KR20030022780A - 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법 - Google Patents

내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법 Download PDF

Info

Publication number
KR20030022780A
KR20030022780A KR1020027012286A KR20027012286A KR20030022780A KR 20030022780 A KR20030022780 A KR 20030022780A KR 1020027012286 A KR1020027012286 A KR 1020027012286A KR 20027012286 A KR20027012286 A KR 20027012286A KR 20030022780 A KR20030022780 A KR 20030022780A
Authority
KR
South Korea
Prior art keywords
test pattern
chip
test
master
master chip
Prior art date
Application number
KR1020027012286A
Other languages
English (en)
Inventor
스미쓰브라이언엘
루이스제임스씨
브로니아크직데이비드
Original Assignee
선 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선 마이크로시스템즈, 인코포레이티드 filed Critical 선 마이크로시스템즈, 인코포레이티드
Publication of KR20030022780A publication Critical patent/KR20030022780A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 내장된 자체검사(BIST)를 이용하여 신호의 상호연결을 테스트하는 시스템 및 방법에 관한 것이다. BIST 기능은 컴퓨터 시스템의 다양한 칩으로 설계된다. 이들 칩은 송신 유닛, 수신 유닛, 제어로직유닛, 중앙로직유닛을 포함한다. 신호 블록(즉, 한 그룹의 신호)과 관련된 제어로직유닛은 테스트 또는 통상의 동작 중 어느 하나를 위한 신호블록을 구성한다. 중앙로직유닛은 해당 칩 상에서의 모든 신호 블록을 위하여 테스트 패턴 생성을 수행한다. 칩들은 테스트 도중에 마스터 또는 슬레이브 칩 중 어느 하나로서 동작한다. 마스터 칩으로서 동작할 때, 칩의 송신 유닛은 하나 이상의 신호선으로 테스트 패턴을 구동한다. 슬레이브 칩의 수신 유닛은 송신된 테스트 패턴을 수신한 후에 대응하는 테스트 패턴을 마스터 칩으로 반송한다. 마스터 칩상의 수신 유닛은 대응하는 테스트 패턴을 수신하여 검증을 수행한다. 모든 테스트는 컴퓨터 시스템의 동작 클록 속도에서 실행된다. 마스터 및 슬레이브 칩은 동일한 회로보드 상에 탑재될 필요는 없으며, 컴퓨터 시스템 내부의 넥터를 통한 테스트를 가능하게 한다.

Description

내장된 자체검사를 이용하여 신호 상호접속을 테스트하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR TESTING SIGNAL INTERCONNECTIONS USING BUILT-IN SELF TEST}
다양한 전자 시스템에 대한 의존성이 계속하여 증가함에 따라, 신뢰성의 필요성도 증가하고 있다. 하드웨어의 견지에서 보면, 다양한 레벨에서 테스트함으로써 신뢰성이 확인될 수 있다. 이러한 테스트 레벨은 시스템 테스트, 인쇄회로 어셈블리(즉, 회로보드) 테스트, 집적회로 테스트를 포함한다. 그러한 테스트로 시스템의 다양한 소자의 구성 및 조립의 적절성을 확인할 수 있다. 그러나, 이들 테스트에는 제한들이 있다.
그러한 제한 중의 하나로는, (컴퓨터 시스템과 같은) 전자 시스템을 위한 인쇄회로 어셈블리의 상호연결(신호선들)을, 시스템이 동작하도록 구성된 동작속도에서 테스트하는 것을 포함한다. 동작속도는 컴퓨터 시스템 버스의 클록 주파수로서 정의된다. 그러한 상호연결은 인-서킷 테스트(ICT;in-circuit test) 또는 바운더리 스캔(boundary scan)을 포함하는 다양한 수단에 의해 테스트된다. 일반적으로,이러한 유형의 테스트 수단들은, 어셈블리가 테스트되는 클록 주파수보다도 현저하게 낮은 최대 주파수로 제한된다.
그러한 수단으로 테스트하는 것은 결함있는 상호연결을 가지는 어셈블리가 최대 테스터 주파수에서 수행되게 할 수 있다. 이들 동일한 어셈블리는, 의도되는 동작 클록 주파수에서 테스트될 때 동작이 실패할 우려가 있거나, 또는 동작 환경에서는 더욱 악화될 우려가 있다. 추위 또는 불충분한 땜납 결합, 손상된 신호선, 손상된 커넥터 핀과 같은 다양한 결함에 의해 흠결있는 상호연결이 발생할 수 있다.
상기 문제점을 보다 복잡하게 하는 것은, 낮은 주파수 테스트에서는 수행되지만 동작속도에서는 동작실패하는 흠결있는 상호연결을 분리시키는 어려움이다. 많은 경우에서, 그러한 동작실패는 시간이 많이 소요되는 시각적인 검사 및/또는 다른 해결방법 기술의 이용을 요구할 수 있다. 그 흠결을 분리하는데 소요되는 시간은 인쇄회로 어셈블리에 상당한 비용을 부가할 수 있다. 더욱이, 어떤 흠결이 정확히 검사되지 않으면, 불필요한 재작업 및 소자 교체가 발생할 수 있고, 어셈블리의 비용을 더욱 증가시킬 수 있다.
상기 문제점의 일부에 대한 부분적인 해결책은, 컴퓨터 시스템의 설계에 내장된 자체검사(BIST;built-in self test)를 추가하는 것이다. 시스템에 내장된 자체검사(BIST) 기능을 추가함으로써, 상호연결의 일부 테스트가 달성될 수 있다. 그러나, 많은 시스템에서, 채용되는 BIST 기능은 제한될 수 있다. 예를 들어, 많은 일반적인 BIST 시스템은 "점-대-점(point-to-point)"으로서, 주어진 시간에 하나의 칩으로부터 다른 칩으로 향하는 신호연결을 엄격히 테스트하는 것이다. 그러한 BIST를 이용하는 시스템은 하나의 칩으로부터의 다중 링크를 동시에 테스트하도록 구성되어 있지 않다. 또한, 일부 BIST 시스템은 최대 속도에서 동작할 때에는 결함이 있는 신호선을 감지하는데 효과적이지 않을 수 있는 저속도에서의 상호연결을 테스트할 수 있을 뿐이다. 더욱이, 많은 BIST 시스템은, 시스템내의 다양한 칩을 위한 테스트 및 구성을 조화시키는데 사용되는 중앙집중된 시스템 콘트롤러를 요구한다. 그러한 시스템 콘트롤러는 다른 기능을 수행하는데 이용할 수도 있는 값비싼 인쇄회로보드 공간을 요구할 수도 있다.
본 발명은 전자설비의 테스트에 관한 것으로, 보다 상세하게는 컴퓨터 시스템내의 집적회로간의 상호연결을 테스트하는 것에 관한 것이다.
본 발명의 다른 목적 및 이점은 첨부된 도면을 참조로 하여 아래의 상세한 설명을 읽으면 보다 명확하게 될 것이다.
도 1은 내장된 자체검사(BIST) 기능을 가지는 컴퓨터 시스템 마더보드(mother board)와 도터보드(daughter board)의 일실시예를 나타낸 도면,
도 2는 BIST 시스템과 관련된 기능적 유닛의 배열을 나타내는 마스터/슬레이브 칩의 일실시예를 나타내는 블록 다이어그램,
도 3은 도 2의 마스터/슬레이브 칩의 중앙로직유닛의 일실시예를 나타내는 블록 다이어그램,
도 4는 BIST 시스템의 일실시예의 두개의 칩 사이의 상호연결을 테스트하는 것을 나타내는 블록 다이어그램,
도 5a는 BIST 시스템의 일실시예에 있어서, 공통버스를 공유하는 마스터 칩과 복수의 슬레이브 칩간의 테스트를 나타내는 블록 다이어그램,
도 5b는 BIST 시스템의 일실시예에 있어서, 공통버스를 공유하지 않는 마스터 칩과 복수의 슬레이브 칩간의 테스트를 나타내는 블록 다이어그램,
도 6은 두개의 마스터 칩과 단일의 슬레이브 칩간의 백-투-백(back-to-back) 테스트를 나타내는 블록 다이어그램이다.
본 발명이 다양한 수정 및 변경된 형식으로 나타날 수 있지만, 그 중 특정 실시예들만이 도면의 예제로서 나타나고 여기에서 상세히 설명될 것이다. 그러나, 그 도면 및 상세한 설명은 본 발명을 그 나타난 특정 형태에 국한시키는 것이 아니라, 그와는 반대로, 본 발명은 첨부된 특허청구범위에서 정의되는 본 발명의 기술적 사상의 범위에 해당되는 모든 수정, 등가, 변경을 포함하는 것으로 이해해야 한다.
상기한 문제점들은, 내장된 자체검사(BIST)를 이용하여 신호 상호연결을 테스트하는 시스템 및 방법에 의해 대부분 해결될 수 있다. 일례로, BIST 기능성은 컴퓨터 시스템의 인쇄회로기판 위에 탑재되는 다양한 칩 안에 설계될 수 있다. 단일의 BIST 시스템 콘트롤러을 이용하는 대신에, 시스템의 각 칩은 BIST 및 테스트 패턴 생성을 수행하기 위한 다양한 포트를 구성하는데 이용될 수 있는, 중앙로직유닛을 포함한다. 또한, 칩들은 테스트 패턴을 송수신하기 위한 송신링크 및 수신링크를 포함할 수도 있다. 일반적으로, 시스템의 해당 칩은 테스트 동안에 마스터(master) 칩 또는 슬레이브(slave) 칩으로서 작용할 수 있다. 시스템 내부의 모든 칩들은 그 컴퓨터 시스템의 동작 클록 주파수에서 수행되는 테스트가 허용되도록 구성된다. 동작 클록 주파수에서 테스트를 수행하는 것은, 칩들간의 상호연결의 양호한 신호 보전성을 확인할 수 있게 한다. 테스트되는 상호연결들은 컴퓨터 시스템 내부의 상이한 회로보드 상의 두개 이상의 칩들 사이에서 테스트가 수행될 수 있도록, 커넥터들을 통하여 통과하는 상호연결들을 포함할 수 있다.
일반적으로, BIST를 이용하여 상호연결을 테스트하는 시스템 및 방법은 다양한 시스템들에서 수행될 수 있으며, 컴퓨터에 국한되지는 않는다. 그러한 시스템들은 디지털 시그널 프로세싱 설비, 전화 및 원거리통신설비, 무선통신설비, 또는 소비자용 전자장치를 포함할 수 있다.
BIST를 시작하기 위해 여러 상이한 방법들이 고찰된다. 일실시예로서, BIST는 동작하고 있는 컴퓨터 시스템 안으로 핫-플러거블(hot-pluggable) 인쇄회로보드를 삽입함으로써 시작되며, 인쇄회로보드의 다양한 칩간의 양호한 신호 보전성을 확보하게 할 수 있다. BIST는 또한 핫-플러거블 회로보드상의 소자들과 다른 인쇄회로보드상의 컴퓨터 시스템의 다른 소자와의 사이의 양호한 신호 보전성을 확보하게 할 수 있다. 일단 BIST가 성공적으로 완수되면, 인쇄회로보드 및 컴퓨터 시스템 상에 탑재된 다양한 칩들 사이의 통신이 시작된다. 다른 실시예에서, BIST는 회로내 테스터(in-circuit tester)와 같은 자동화된 테스트 설비(ATE)로부터의 신호에 의해 시작될 수 있다. 제조 테스트 도중에, 테스터는 BIST 특성을 가지는 인쇄회로 어셈블리로 신호를 보낼 수 있다. 테스트가 완수되면, 인쇄회로보드는 테스트가 완수되었음을 알리는 신호를 결과치와 함께 테스터에 되보내어 준다. 컴퓨터의 전원 온 리셋(power-on reset) 또는 초기 전원 업(power-up)에 의해서 BIST가 시작되는 다른 실시예도 가능하며 고려된다.
BIST 시스템의 또 다른 실시예는 단일 마스터 칩으로부터의 복수의 상호연결을 테스트하는 것을 포함한다. 일부 실시예에서, 단일 마스터 칩은 공통 버스를 공유하는 복수의 슬레이브 칩으로 동시에 테스트 패턴을 송신할 수 있다. 테스트 패턴의 송신 전에, 마스터 칩은 슬레이브 칩들이 테스트를 받는데 응답하는 순서를 프로그램할 수 있다. 마스터 칩으로부터 송신된 테스트 패턴을 수신한 후, 각 슬레이브 칩은 대응하는 테스트 패턴을 마스터 칩에 의해 설계된 순서로 되돌려줌으로써 응답할 수 있다. 이것은 공통버스를 가로지르는 복수의 칩들 사이의 상호연결을 테스트할 때의 버스 충돌(bus conflict)을 방지할 수 있다.
다른 시나리오에 있어서, 단일 마스터 칩은 공통버스를 공유하지 않는 복수의 슬레이브 칩으로 테스트 패턴을 송신할 수 있다. 각 슬레이브 칩을 위한 테스트 패턴은 동일한 포트를 통해 슬레이브 칩들로부터 수신되는 대응 테스트 패턴을 가지고, 마스터 칩의 상이한 신호 블록들을 통하여 송신된다. 그러면, 각 슬레이브 칩으로부터 수신되는 대응 테스트 패턴은, 테스트되는 상호연결을 검증하기 위하여 마스터 칩 내부의 수신유닛에 의해 점검될 수 있다.
그러나, BIST 시스템의 또 다른 특징은 동작 마진(operating margins) 및 입/출력(I/O) 성능을 특성화하는 능력이다. 예를 들어, 테스트 도중에 BIST 시스템은 논리 전압레벨을 낮추고 셋업 시간(setup time)을 조절할 수 있거나, 또는 논리 전압레벨을 올리고 유지 시간(hold time)을 조절할 수 있다. 이것은 칩들 사이의 신호 전달을 위한 최악 및 최선의 조건을 결정할 수 있게 하며, 특정 칩들이 동작실패할 가능성이 있을 때를 예견하는데 특히 유용하다.
따라서, 다양한 실시예에서, 내장된 자체검사(BIST)를 이용하여 상호연결을테스트하는 시스템 및 방법은, 동작 클록 속도에서 신호 상호연결을 유리하게 테스트할 수 있게 한다. 각 마스터 칩 내부의 중앙로직유닛을 이용하면, 단일 BIST 시스템 콘트롤러의 필요성을 제거할 수 있다. 송수신 링크를 수행하면, 해당 칩이 마스터 칩 또는 슬레이브 칩의 어느 하나로서 동작하게 할 수 있다. 복수의 테스트가 동시에 수행될 수 있게 하는 시스템의 능력은, 보다 짧은 테스트 시간을 가능케 한다. 마찬가지로, 테스트가 시스템의 어느 두 개의 적절하게 구성된 칩들 사이에서 수행될 수 있게 하는 시스템의 능력은, 상이한 회로보드상의 두개 이상의 칩들 사이의 상호연결을 테스트할 수 있게 한다.
도 1은 내장된 자체검사(BIST) 기능을 가지는 컴퓨터 시스템 마더보드(mother board)와 도터보드(daughter board)의 일실시예를 나타낸 도면이다. 일반적으로, 여기에서 사용되는 바와 같이, 용어 "컴퓨터 시스템"은 제한적인 의도로 사용된 것이 아니다. 그 대신에, 이 용어는 데스크 탑 컴퓨터, 랩탑, 파일 서버 등을 포함하는 다양한 시스템에 적용될 수 있다. 더욱이, 여기에서 설명되는 BIST 시스템 및 방법은 컴퓨터 시스템에 국한되는 것이 아니라, 다양한 전기적/전자적 시스템에서 실행될 수 있다. 그러한 시스템은 디지털 시그널 프로세싱 설비, 전화 및 원격통신설비, 무선통신설비, 또는 소비자 전자장치를 포함할 수 있다.
컴퓨터 시스템(100)은 마더보드(101)와 도터보드(102) 양자를 모두 포함한다. 도터보드(102)는 모뎀 또는 네트워크 인터페이스 카드와 같이, 컴퓨터 시스템으로 삽입되는 카드(add-in card)의 여러 상이한 유형의 하나일 수 있다. 도터보드(102)는 마더보드(101)와 전기적으로 결합하기 위하여 커넥터 슬롯(103)으로 삽입될 수 있는 에지 커넥터(104)를 포함할 수 있다. 도터보드(102)는 컴퓨터 시스템의 전원이 켜져 있을 때 어느 한 보드에도 손상의 위험 없이 슬롯(103)에 삽입될 수 있게 하는 "핫-플러거블(hot-pluggable)"로서 구성될 수 있다. 일부 실시예에서, 상호연결을 테스트하는 것은 전원이 켜져 있을 때 컴퓨터 시스템의 소켓으로 핫-플러거블 회로보드를 삽입하여 시작될 수도 있다. 이것은 기술자가 전원의 방해 없이 시스템내의 동작실패 보드를 교체하는 것과, 그 보드가 컴퓨터 시스템과 적절히 통신할 수 있게 해주기 위한 간편하고 신속한 테스트 수단을 제공할 수 있게 해준다. 또한, 일부 실시예에 있어서, 테스트의 시작은 (파워 온 리셋과 같은) 글로벌 시그널이나 컴퓨터 시스템의 초기 전원-업에 의해 이루어질 수 있다.
또한, 테스트는 보드를 컴퓨터 시스템 내로 삽입하기 전에 수행될 수 있다. 다양한 실시예에 있어서, BIST 기능을 가진 회로보드는 제조되는 동안에 자동화된 테스트 설비(ATE) 상에서 테스트를 받을 수 있다. ATE는 회로보드에 신호를 구동함으로써 테스트를 시작할 수 있다. 그러면, 회로보드는 ATE로 신호를 되돌림으로써 테스트가 완료됨을 알릴 수 있고, 또 동작실패 정보를 제공할 수도 있다.
마더보드(101) 및 도터보드(102) 양자는 복수의 마스터/슬레이브 칩(200)을 포함한다. 마스터/슬레이브 칩(200)은 이하에서 더 상세히 설명하는 바와 같이,컴퓨터 시스템(100)의 신호 상호연결을 위한 BIST를 수행하기 위한 다양한 기능적 유닛을 포함한다. 폭넓게 말하자면, 마스터/슬레이브 칩(200)은 설계상으로 포함된 BIST 기능을 가지는, 중앙처리장치(CPU), 메모리 콘트롤러, 주문형 반도체(ASIC)와 같이, 컴퓨터 시스템(100)내의 어떠한 유형의 칩일 수 있다.
상호연결을 테스트하는 것은, 시스템의 어떤 두개의 마스터/슬레이브 칩(200)은 마더보드(101)에 탑재되건 또는 도터보드(102)에 탑재되건 상관없이, 그 두개의 마스터/슬레이브 칩 사이에서 수행된다. 상이한 회로보드 상에 탑재되는 마스터/슬레이브 칩(200) 사이의 테스트는, 커넥터를 통과해야 하는 신호 상호연결의 보전성(integrity)을 검증하는데 특히 유용하다.
컴퓨터 시스템(100)은 통상의 동작 모드와 테스트 모드를 모두 가질 수 있다. 통상의 모드는, 테스크탑 컴퓨터상에서 워드 프로세서를 구동하는 것과 같이 장치가 의도되는 동작으로 정의된다. 테스트 모드라 함은, BIST 시스템이 상호연결을 테스트하는 동작을 말한다. 지정된 클록 속도가 통상의 동작 모드와 관계된다. 이 클록 속도는 버스 주파수, CPU 주파수 또는 데이터 전송이 발생하는 클록 속도로서 정의된다. BIST 시스템에 의해 수행되는 테스트는 통상의 모드 동안에 이용되는 지정된 클록 속도에서 수행될 수 있다. 이러한 방식으로, 테스트는 통상의 동작 동안에 시스템 통신을 위한 양호한 신호 보전성을 확보하게 할 수 있다.
도 2는 BIST 시스템과 관련된 기능적 유닛의 배열을 나타내는 마스터/슬레이브 칩(200)의 일실시예를 나타내는 블록 다이어그램이다. 마스터/슬레이브 칩(200)은 테스트 패턴 생성을 포함하는 다양한 BIST 제어 기능을 제공하는 BIST 중앙로직을 가진다. 복수의 신호 블록(205)이 마스터/슬레이브 칩(200)의 주변부를 따라 배치되어 있다. 신호 블록(205)은 칩의 "포트(port)"로 고려될 수 있으며, 칩을 복수의 신호핀(210)을 통하여 외부로 연결할 수 있다. 제어로직유닛(202), 송신유닛(203), 수신유닛(204)이 각 신호 블록(205)과 관련된다. 제어로직유닛(202)은 신호 블록을 테스트 동작 또는 통상의 동작으로 구성하는 것과 같은 신호 블록으로 다양한 제어 기능을 제공할 수 있다. 송신 유닛(203)은 신호 블록을 통해 관련된 시스템 상호연결을 행하여 테스트 패턴을 구동하도록 구성된다. 수신 유닛(204)은 테스트 패턴을 수신하여 그에 대한 응답으로 대응하는 테스트 패턴을 반송하도록 구성된다. 일부 실시예에서, 수신 유닛(204)은 테스트 되는 상호연결이 성공적으로 테스트를 통과했는가를 판단하기 위한 패턴검사기능을 포함할 수도 있다. 다른 실시예도, 중앙로직유닛(201) 내의 패턴검사기능을 수행할 수 있다. 수신 유닛(204)의 일부 실시예는 또한 수신된 테스트 패턴의 일시적인 저장을 위한 하나 이상의 레지스터를 포함할 수도 있다. 또한, 다른 실시예에서 BIST 시스템은 일시적인 패턴 저장을 위한 포트와 관련된 입출력 레지스터를 활용할 수도 있다.
일반적으로, 마스터/슬레이브 칩(200)은 테스트 패턴을 생성 및 송신하도록 구성된 때에는 마스터 칩으로서 동작하고, 테스트 패턴을 수신하고 대응하는 테스트 패턴을 그 기원의 마스터 칩으로 반송할 때에는 슬레이브로서 동작한다. 마스터로서 동작할 때 송신 유닛(203)은 테스트 패턴을 송신할 수 있는 한편, 그 동일한 신호 블록과 관련된 수신 유닛(204)은 슬레이브로부터 되돌아오는 대응 테스트 패턴을 수신할 수 있다. 슬레이브로서 동작할 때, 수신 유닛(203)은 마스터로부터테스트 패턴을 수신하고 마스터 칩으로 대응 테스트 패턴을 반송하여 응답하도록 구성될 수 있다. 또한, 해당 테스트가 (아래에서 더욱 상세히 설명되는 바와 같이) 일방향일 때, 수신 유닛(203)은 수신된 테스트 패턴을 패턴 검사를 위해 중앙로직 유닛(201)으로 보낼 수 있다. 일부 실시예에서, 대응하는 테스트 패턴은 단순히 송신된 테스트 패턴의 논리반전(inverse)일 수도 있다.
도 3은 도 2의 마스터/슬레이브 칩의 중앙로직유닛의 일실시예를 나타내는 블록 다이어그램이다. 도시된 실시예에서 중앙로직유닛(201)은 패턴 생성기(2011), 복수의 비교기(2013), 복수의 패턴 메모리(2012), 에러 상태 메모리(2014)를 포함한다. 이 실시예에서, 패턴 생성기(2011)는 두개의 송신 유닛(203)에 결합되어 있는 한편, 두 송신 유닛(2013)의 각각은 수신 유닛(204)에 결합되어 있다. 드라이버(2020)들은, 일부 실시예에서는 존재하지 않거나 또는 필요로 하지 않을 수 있지만, 송신 유닛과 수신 유닛 양자에 결합된다. 중앙로직유닛은 마스터/슬레이브 칩(200) 안에 포함된다.
패턴 생성기(2011)는 관련된 마스터/슬레이브 칩(200)으로의 상호연결을 테스트 하는데 사용되는 테스트 패턴을 생성한다. 패턴 생성기(2011)는 테스트 패턴 을 생성한 후에, 테스트 패턴을 송신 유닛(203)으로 보낼 수 있다. 또한, 패턴 생성기(2011)는 테스트 패턴 및/또는 패턴 정보를 패턴 메모리(2012)로 보낼 수도 있다. 각 패턴 메모리(2012)는 패턴 생성기(2011)로부터 수신된 하나 이상의 테스트 패턴을 저장할 수 있다. 다른 실시예에서, 패턴 메모리(2012)는 그 재건을 가능케 하는 테스트 패턴에 대한 정보를 저장할 수 있다. 각 패턴 메모리는 비교기(2013)에 결합되어 있다. 수신 유닛(204)에 의해 수신된 테스트 패턴은 비교기(2013)로 보내어져서, 관련된 패턴 메모리(2012) 내에 저장된 예정된 패턴과 비교된다. 따라서, 비교기(2013)는 해당 테스트의 합격/불합격(pass/fail)을 판단할 수 있다. 또한 일부 실시예에서, 비교기(2013)는 동작실패의 위치(즉, 특정 상호연결), 타이밍 정보, 신호 레벨 정보, 또는 다른 정보와 같은 보다 상세한 정보를 결정할 수도 있다.
도면에 도시된 마스터/슬레이브 칩(200)은 제2 마스터/슬레이브 칩(200)에 결합되어 있다. 제1 칩은 마스터 또는 슬레이브로서 동작할 수 있고, 일방향 또는 양방향 버스 상에서 테스트를 수행할 수 있다. 마스터로서 동작하고 일방향 버스 상의 상호연결을 테스트할 때, 칩은 버스를 가로질러 테스트 패턴을 슬레이브 칩을 향해 송신할 수 있다. 마찬가지로, 슬레이브 칩으로서 동작하면, 칩은 송신되는 테스트 패턴을 수신할 수 있다. 일단 테스트 패턴이 슬레이브에 의해 수신되면, 테스트 결과를 결정하기 위하여, 예상되는 테스트 패턴과 비교될 수 있다. 테스트가 양방향 버스 상에서 수행될 때, 테스트 결과는 마스터 또는 슬레이브 칩 상에서 판단될 수 있다. 일실시예에서, 마스터 칩은 테스트 패턴을 슬레이브 칩에 전송할 수 있으며, 슬레이브 칩은 대응하는 테스트 패턴을 그 마스터 칩에게 반송하여 응답할 수 있다. 그러면, 마스터 칩은 예상되는 결과에 대비한 테스트 패턴을 검사할 수 있다. 또한, 양방향 버스상에서 테스트하는 것은 일방향 버스의 그것과 동일한 방식으로 수행될 수 있다. 더욱이, 일부 실시예들은 양방향 버스상에서 테스트하는 도중에, 마스터 및 슬레이브 칩에서 패턴 검사를 수행할 수 있다.
상기한 테스트가 버스에 관련된 한편, 동일한 유형의 테스트가 BIST 시스템의 단일 신호선에서 수행될 수 있다는 것에 주목해야 한다.
도 4는 BIST 시스템의 일실시예에서, 두개의 칩 사이의 상호연결을 테스트하는 것을 나타내는 블록 다이어그램이다. 송신 유닛(203)은 해당 신호 블록(205)을 위한 마스터 칩(200M)의 중앙로직유닛(201)에 의해 활성화된다. 일단 활성화되면, 마스터 칩(200M)의 송신 유닛(203)은 테스트 패턴(300)을 신호선(211)들 및 슬레이브 칩(200S)의 신호 블록(205)으로 보낸다. 도면에 나타낸 경우에서, 마스터 칩(200M) 및 슬레이브 칩(200S)의 신호 블록(205)은 네 개의 신호를 포함한다. 슬레이브 칩(200S)의 수신 유닛(204)은 테스트 패턴(300)을 수신하고, 그 응답으로, 대응하는 테스트 패턴을 마스터 칩(200M)으로 반송할 수 있도록 구성된다. 그러면, 마스터 칩(200M)의 수신 유닛(204)은 대응하는 이들 테스트 패턴을 수신할 수 있다. 일단 수신되면, 대응하는 테스트 패턴들은 원래의 송신된 테스트 패턴과 비교되어, 하나 이상의 테스트되는 상호연결에 대한 흠결이 존재하는지를 판단하도록 할 수 있다.
일반적으로, 각 테스트 패턴은 복수의 데이터 비트로 구성되고, 논리-하이 전압 및 논리-로우 전압간의 전환의 수(number of transitions)를 포함한다. 테스트 패턴은 단일의 상호연결간에 직렬로 송신될 수 있다. 복수의 상호연결이 테스트될 때, 논리-하이 및 논리-로우 사이의 복수의 전환을 포함하는 테스트 패턴은 병렬로 송신될 수 있다.
일부 실시예에서, BIST 시스템은 I/O 성능 및 동작 마진을 특성화할 수 있다. 예를 들어, BIST 시스템은 테스트 전에 신호 송신을 위해 논리 전압레벨들을 낮출 수 있으며, 그 후 셋업 시간(setup time)들을 조절할 수 있다. 마찬가지로, BIST 시스템은 신호 송신을 위해 논리 전압레벨을 올릴 수 있으며, 그 후 유지 시간(hold time)들을 조절할 수 있다. 이것은 두개의 칩 사이에서 신호 송신을 위한 최선 및 최악의 경우의 조건을 결정할 수 있게 한다. 많은 경우에서, 이들 최선 및 최악의 경우의 조건은 시간이 흐름에 따라 바뀔 수 있다. 시간에 따라 이들 조건을 추적하면, 어떤 칩이 동작실패할 가능성이 있는가에 대한 표시가 제공될 수 있다.
다양한 실시예에서, 여러 방법을 이용하여 해당 신호선 상의 흠결이 검출될 수 있다. 흠결을 검출하는 하나의 방법은 마스터 칩에 의해 수신된 대응 테스트 패턴들을 최초에 송신된 테스트 패턴들과 비교하는 것을 포함한다. 테스트 패턴이 전송될 때, 테스트 패턴들은 마스터 칩의 패턴 메모리로 보내어질 수도 있으며 그곳에서 테스트 패턴들은 슬레이브 칩으로부터 수신된 대응 테스트 패턴과 비교되기 위하여 저장될 수 있다. 테스트가 일방향적이면, 슬레이브 칩 내의 패턴 메모리는 예상되는 패턴을 저장할 수 있다. 비교를 위해 저장되며, (예컨대, 만약 대응하는 테스트 패턴이 송신되는 테스트 패턴의 반전(inversion)이면) 전송된 테스트는 예상되는 수신될 대응 테스트 패턴과 조화되도록 변경될 수 있다. 비교는 그룹의 차원에서 수행될 수 있거나(한 그룹의 신호선들로부터 수신된 테스트 패턴은 전체적으로 비교된다), 또는 개인적인 신호선들에 의해 이루어질 수 있다. 각 패턴이 논리-로우 전압 및 논리-하이 전압간의 복수의 전환을 포함하기 때문에, 이들 전환이발생하지 않을 때에는 예상되는 패턴이 수신된 패턴과 조화되지 않으므로, 신호선 상에서 흠결이 검출될 수 있다.
도 5a는 BIST 시스템의 일실시예에 있어서, 공통버스를 공유하는 마스터 칩과 복수의 슬레이브 칩간의 테스트를 나타내는 블록 다이어그램이다. 도면에서, 마스터 칩(200M)은, 공통버스를 공유하는 세 개의 상이한 슬레이브 칩(200S-1, 200S-2, 200S-3)을 향하여 동시에 테스트 패턴들(300)을 전송하였다. 각 슬레이브 칩 내의 수신 유닛(204)은, 테스트 패턴(300)을 수신한 후에, 지정된 시간에 대응 테스트 패턴을 반송하도록 구성된다. 테스트 패턴(300)을 송신하기 전에, 마스터 칩(200M)은 송신된 테스트 패턴(300)에 응답하도록 상이한 슬레이브 칩들의 순서를 프로그램할 수 있다. 예를 들어, 마스터 칩(200M)은 슬레이브 칩(200S-1)으로 하여금 먼저 응답하도록 지시하고, 슬레이브 칩(200S-1)이 두번째로 응답하도록 하며, 슬레이브 칩(200S-3)이 세번째로 응답하도록 지시할 수 있다. 각 슬레이브 칩으로 하여금 다른 슬레이브 칩에 대해 상이한 시간에서 응답하도록 지시함으로써, 버스 충돌(bus conflict)이 방지될 수 있다. 더욱이, 마스터 칩(200M)은 버스상의 다양한 슬레이브 칩을 가지고 많은 독립적인 테스트 순서를 만들어낼 수 있다. 그러한 독립적인 순서는, 통상의 동작 도중에 나타나는 조건들과는 다른 조건상에서의 테스트를 가능케한다.
도 5b는 BIST 시스템의 일실시예에 있어서, 공통버스를 공유하지 않는 마스터 칩과 복수의 슬레이브 칩간의 테스트를 나타내는 블록 다이어그램이다. 마스터 칩(200M)은 테스트 패턴(300)을 복수의 슬레이브 칩(200S)을 향하여 동시에 송신할수 있다. 슬레이브 칩(200S-1, 200S-2, 200S-3)은 각각 상이한 버스를 통해 마스터 칩(200M)에 결합되어 있다. 슬레이브 칩들이 공통 버스를 공유하지 않기 때문에, 마스터 칩(300M)은 상이한 신호 블록(205)을 통해 그들 각각으로 테스트 패턴을 구동할 수 있다. 슬레이브 칩에 의해 반송되는 대응 테스트 패턴은 이들 상이한 신호 블록들을 통해 수신될 수 있고, 그들의 관련된 수신 유닛(204)에 의해 즉시 검증될 수 있다. 단일 마스터 칩이 테스트 패턴을 복수의 슬레이브 칩으로 보낼 수 있는 능력은, 다수의 상호접속을 신속히 테스트할 수 있는데 유리하다.
도 6은 고속의 버스상에서 두개의 마스터 칩과 단일의 슬레이브 칩간의 백-투-백(back-to-back) 테스트를 나타내는 블록 다이어그램이다. 어떤 경우에, 양방향 버스는, 그 버스를 향해 신호를 구동하는 하나의 칩과 동일 버스를 향해 신호를 구동하는 다른 칩과의 사이에서, 아이들 싸이클(idle cycle)을 필요로 할 수 있다. 다른 경우에, 다른 칩이 신호들을 구동한 직후에, 신호들이 하나의 칩에 의해 그 버스로 구동될 수 있으며, 이것은 테스트 하기에 더 어려운 경우가 될 수 있다. 고속의 버스와 관련된 많은 칩은, 수신 유닛 및 송신 유닛과 각각 관련된 입력 레지스터 및 출력 레지스터를 포함할 수 있다. 도 6에 나타난 실시예에서, 이들 레지스터들은 그들 각각의 수신 유닛 내부에 포함될 수 있다. 어떤 고속 테스트의 경우에서, 송신된 패턴은 비교 또는 그것을 기원하는 마스터 칩으로 반송하기 전에 슬레이브 칩의 입력 레지스터에 먼저 저장할 수도 있다. 테스트 패턴을 입력 레지스터로 샘플하는 것은 하나의 버스 싸이클을 소비하는 한편, 테스트 패턴을 분석하는 것은 제2의 버스 싸이클을 소비할 수 있다. 이것은, 제1 마스터 칩으로부터의패턴의 전송과 제2 마스터 칩으로부터의 패턴의 전송 사이의, 아이들 버스 싸이클을 야기할 수 있다.
상기 아이들 버스 싸이클의 문제점을 극복하여, 고속의 버스가 백-투-백(back-to-back) 전송을 가능케 하도록 하기 위하여, 도 6에 나타난 것과 같은 설계가 이용될 수 있다. 도 6에서, 두개의 마스터 칩(200M-1 및 200M-2)은 슬레이브 칩(200S)과 함께 고속의 버스 인터페이스를 테스트하고 있다. 마스터 칩(200M-1)은 테스트 패턴(300-A)을 고속의 버스의 신호선(211)으로 송신함으로써 테스트를 시작할 수 있다. 그리고 나서, 마스터 칩(200M-1)은 후속의 버스 싸이클에서 추가적인 테스트 패턴을 송신할 수 있다. 그리고 나서, 마스터 칩(200M-2)은 마스터 칩(200M-1)에 의한 제2 송신 직후에, 테스트 패턴(300-B)을 버스 싸이클에서 송신할 수 있다. 그리고 나서, 마스터 칩(200M-2)은 제1 송신 직후에 버스 싸이클 동안에 추가적인 테스트 패턴을 송신할 수 있다. 패턴 검사는 해당 테스트 패턴이 기원하는 마스터 칩에 의해 수행될 수 있다. 마스터 칩(200M-2)에 의한 제2 송신 직후에, 슬레이브 칩(200S)은 대응하는 테스트 패턴을 패턴 검사를 위하여 마스터 칩(200M-1)으로 반송할 수 있다. 다음의 버스 싸이클에서, 슬레이브 칩(200S)은 패턴 검사를 위하여, 대응하는 테스트 패턴을 마스터 칩(200M-2)으로 반송할 수 있다. 각 마스터 칩이 테스트 패턴을 두 번 송신할 수 있게 함으로써, 수신된 테스트 패턴을 슬레이브 칩의 입력 레지스터로 샘플링할 때 아이들 버스 싸이클이 방지될 수 있다. 테스트 패턴의 전송에 파이프라인 기법(pipelining)을 이용함으로써, 버스는 테스트의 각 버스 싸이클에서 완전하게 활용될 수 있고,백-투-백 전송이 고속의 버스 상에서 실행됨을 확인할 수 있다.
본 발명이 특정 실시예에 대해 설명되었지만, 그 실시예들은 예제적인 것이며, 본 발명의 범위가 그에 국한되는 것이 아님을 이해해야 한다. 설명한 실시예들에 대해 어떠한 변경, 수정, 부가 및 개선도 가능하다. 이들 변경, 수정, 부가 및 개선은 다음의 특허청구범위 내에서 정의되는 본 발명의 범위에 해당될 수 있다.

Claims (51)

  1. 마스터 칩;
    상기 마스터 칩에 결합된 슬레이브 칩을 포함하는 시스템으로서,
    통상의 동작 모드동안에, 지정된 클록 속도에서 상기 마스터 칩으로부터 데이터가 전송되고;
    상기 마스터 칩은, 제1 테스트 패턴을 상기 지정된 클록 속도에서 상기 슬레이브 칩의 포트를 향해 구동하고 제2 테스트 패턴을 상기 지정된 클록 속도에서 상기 슬레이브 칩의 상기 포트로부터 수신하도록 구성되며, 상기 제2 테스트 패턴은 상기 제1 테스트 패턴에 대응하고 상기 제1 테스트 패턴의 수신하는데 대한 응답으로 송신되며, 상기 마스터 칩은 상기 제2 테스트 패턴에 에러가 존재하는가를 판단하도록 구성되는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서,
    상기 제2 테스트 패턴은 상기 제1 테스트 패턴의 논리 반전(logical inversion)인 것을 특징으로 하는 시스템.
  3. 제1항에 있어서,
    상기 마스터 칩은 복수의 테스트 패턴을 복수의 슬레이브 칩으로 동시에 구동할 수 있도록 구성되는 것을 특징으로 하는 시스템.
  4. 제3항에 있어서,
    상기 마스터 칩은 복수의 테스트 패턴을 복수의 슬레이브 칩으로 동시에 구동할 수 있도록 구성되는 것을 특징으로 하는 시스템.
  5. 제1항에 있어서,
    상기 마스터 칩과 상기 슬레이브 칩은 인쇄회로보드 상에 탑재되는 것을 특징으로 하는 시스템.
  6. 제5항에 있어서,
    상기 인쇄회로보드는 핫-플러거블(hot-pluggable)인 것을 특징으로 하는 시스템.
  7. 제6항에 있어서,
    상기 마스터 칩은 상기 인쇄회로보드가 상기 컴퓨터 시스템으로 핫-플러그(hot-plug)됨에 따라 제1 테스트 패턴을 구동하도록 구성되는 것을 특징으로 하는 시스템.
  8. 제7항에 있어서,
    상기 마스터 칩은 자동화된 테스트 설비(ATE)로부터의 신호에 따라 제1 테스트 패턴을 구동하도록 구성되는 것을 특징으로 하는 시스템.
  9. 제1항에 있어서,
    상기 제1 테스트 패턴 및 상기 제2 테스트 패턴은 복수의 비트(bits)를 포함하는 것을 특징으로 하는 시스템.
  10. 제9항에 있어서,
    상기 제1 테스트 패턴 및 상기 제2 테스트 패턴의 상기 비트는, 복수의 신호선을 가로질러 병렬로 송신되는 것을 특징으로 하는 시스템.
  11. 제1항에 있어서,
    상기 마스터 칩은 중앙로직유닛을 포함하는 것을 특징으로 하는 시스템.
  12. 제11항에 있어서,
    상기 중앙로직유닛은 상기 테스트 패턴의 생성을 조절하는 것을 특징으로 하는 시스템.
  13. 제1항에 있어서,
    상기 마스터 칩은 글로벌 신호에 따라 상기 테스트 패턴을 구동하도록 구성된 것을 특징으로 하는 시스템.
  14. 제13항에 있어서,
    상기 마스터 칩은 전원-온 리셋(power-on reset)에 따라 상기 제1 테스트 패턴을 구동하도록 구성된 것을 특징으로 하는 시스템.
  15. 제1항에 있어서,
    상기 마스터 칩은 상기 컴퓨터 시스템의 초기 전원-업(initial power-up)에 따라 상기 제1 테스트 패턴을 구동하도록 구성된 것을 특징으로 하는 시스템.
  16. 제1항에 있어서,
    각각의 상기 제1 테스트 패턴과 상기 제2 테스트 패턴은, 논리 하이 전압과 논리 로우 전압간의 복수의 전환을 포함하는 것을 특징으로 하는 시스템.
  17. 제16항에 있어서,
    상기 마스터 칩은, 하나 이상의 상기 전환이 발생하지 않을 때 상기 마스터 칩을 상기 슬레이브 칩으로 결합하는 신호선 상의 흠결을 검출하도록 구성되는 것을 특징으로 하는 시스템.
  18. 제16항에 있어서,
    상기 마스터 칩은 테스트 패턴을 송신하기 전에 상기 논리 하이 전압을 감소시키도록 구성되는 것을 특징으로 하는 시스템.
  19. 제18항에 있어서,
    상기 마스터 칩은 셋업 시간(setup time)을 조절하도록 구성되는 것을 특징으로 하는 시스템.
  20. 제16항에 있어서,
    상기 마스터 칩은 테스트 패턴의 송신 전에 상기 논리 하이 전압을 증가시키도록 구성되는 것을 특징으로 하는 시스템.
  21. 제20항에 있어서,
    상기 마스터 칩은 유지 시간(hold time)을 조절하도록 구성되는 것을 특징으로 하는 시스템.
  22. 제1항에 있어서,
    상기 마스터 칩과 상기 슬레이브 칩은 고속의 버스 상에서 테스트하도록 구성되는 것을 특징으로 하는 시스템.
  23. 제22항에 있어서,
    상기 마스터 칩과 상기 슬레이브 칩은 백-투-백 전송(back-to-backtransfers)을 위해 구성되는 것을 특징으로 하는 시스템.
  24. 시스템의 신호 상호연결을 테스트하는 방법으로서,
    제1 칩으로부터 그 제1 칩과 전기적으로 결합된 제2 칩의 포트를 향하여, 제1 테스트 패턴을 구동하는 단계;
    상기 제2 칩으로부터 상기 제1 칩을 향하여, 상기 제1 테스트 패턴을 상기 제2 칩이 수신함에 따라 상기 제2 칩에 의해 구동되는 제2 테스트 패턴을 구동하는 단계;
    상기 제1 칩에서 상기 제2 테스트 패턴을 수신하는 단계;
    상기 제2 테스트 패턴에 에러가 있는지를 결정하는 단계를 포함하고,
    통상의 동작모드 동안에, 데이터는 지정된 클록 속도로 상기 제1 칩으로부터 전송되고,
    상기 제1 및 상기 제2 패턴을 구동하는 단계와 상기 제1 및 제2 테스트 패턴을 수신하는 단계는 상기 지정된 클록 속도에서 발생하는, 시스템의 신호 상호연결을 테스트하는 방법.
  25. 제24항에 있어서,
    상기 제1 테스트 패턴과 상기 제2 테스트 패턴은 논리 하이 전압과 논리 로우 전압간의 복수의 전환을 포함하는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  26. 제25항에 있어서,
    상기 전환이 발생하지 않을 때, 상기 제1 칩을 상기 제2 칩에 결합하는 신호선 상에서 흠결이 검출되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  27. 제24항에 있어서,
    상기 제1 테스트 패턴과 상기 제2 테스트 패턴은 복수의 데이터 비트를 포함하는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  28. 제25항에 있어서,
    상기 복수의 데이터 비트중 개별적인 데이터 비트는 상기 제1 테스트 패턴과 상기 제2 테스트 패턴의 송신 동안에 마스크(mask)되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  29. 제28항에 있어서,
    상기 제1 칩은 복수의 테스트 패턴을 복수의 제2 칩을 향하여 동시에 구동하도록 구성되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  30. 제29항에 있어서,
    상기 제1 칩은 상기 복수의 제2 칩으로부터 복수의 테스트 패턴을 동시에 수신하도록 구성되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  31. 제30항에 있어서,
    상기 테스트는 자동화된 테스트 설비로부터의 신호에 의해 시작되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  32. 제24항에 있어서,
    상기 테스트는 글로벌 신호에 의해 시작되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  33. 제32항에 있어서,
    상기 테스트는 상기 인쇄회로 어셈블리가 삽입되는 상기 컴퓨터 시스템의 전원-온 리셋(power-on reset)에 의해 시작되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  34. 제32항에 있어서,
    상기 테스트는 상기 컴퓨터 시스템의 초기 전원-업(initial power-up)에 의해 시작되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  35. 제25항에 있어서,
    상기 제1 칩과 상기 제2 칩은 인쇄회로보드 상에 탑재되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  36. 제35항에 있어서,
    상기 테스트는 상기 컴퓨터 시스템으로 상기 인쇄회로보드를 핫-플러그(hot-plug)함으로써 시작되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  37. 제29항에 있어서,
    상기 제1 칩은, 상기 제2 테스트 패턴을 상기 제1 칩을 향해 구동하도록 각각의 상기 제2 칩의 순서를 프로그램하도록 구성되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  38. 제37항에 있어서,
    각각의 상기 제2 칩은, 상기 제1 칩에 의해 프로그램된 상기 순서로 상기 제2 테스트 패턴을 구동하도록 구성되는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  39. 제25항에 있어서,
    테스트 패턴의 전송 전에 상기 논리 하이 전압을 줄이고 셋업 시간을 조절하는 단계를 더 포함하는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  40. 제25항에 있어서,
    테스트 패턴의 전송 전에 상기 논리 하이 전압을 증가시키고 유지 시간(hold time)을 조절하는 단계를 더 포함하는 것을 특징으로 하는 시스템의 신호 상호연결을 테스트하는 방법.
  41. 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로로서,
    테스트 패턴을 생성하도록 구성되는 중앙로직유닛;
    상기 중앙로직유닛에 결합된 적어도 하나의 송신 유닛으로서, 상기 중앙로직유닛으로부터 생성된 테스트 패턴을 수신하고 상기 생성된 테스트 패턴을 하나 이상의 신호선을 가로질러서 하나 이상의 슬레이브 칩으로 송신하도록 구성되는 적어도 하나의 송신 유닛;
    상기 중앙로직유닛에 결합된 적어도 하나의 수신 유닛으로서, 하나 이상의 슬레이브 칩으로부터 반송되는 적어도 하나의 테스트 패턴을 수신하고 상기 반송된 테스트 패턴을 상기 중앙로직유닛으로 송신하도록 구성되고, 상기 반송되는 테스트패턴은 상기 생성된 테스트 패턴에 대응하는, 적어도 하나의 수신 유닛;
    상기 중앙로직유닛에 결합되며, 제어 신호를 신호 블록을 향해 구동하도록 구성되는 적어도 하나의 제어로직유닛;
    을 포함하는 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  42. 제41항에 있어서,
    각각의 상기 송신 유닛, 수신 유닛 및 제어로직유닛은 신호 블록과 상관하고, 각각의 상기 신호블록은 한 비트의 데이터에 각각 대응하는 하나 이상의 신호 연결을 포함하는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  43. 제41항에 있어서,
    상기 집적회로는 컴퓨터 시스템에 삽입되도록 된 인쇄회로보드 상에 탑재되는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  44. 제43항에 있어서,
    상기 컴퓨터 시스템은 통상의 동작모드와 테스트 동작모드를 포함하고, 상기 통상의 동작모드는 지정된 클록 속도를 가지는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  45. 제44항에 있어서,
    상기 집적회로는 상기 지정된 클록속도에서 테스트 패턴을 송신하고 테스트 패턴을 수신하도록 구성되는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  46. 제41항에 있어서,
    각각의 상기 생성되는 테스트 패턴과 상기 반송되는 테스트 패턴은, 논리 하이 전압과 논리 로우 전압간의 복수의 전환을 포함하는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  47. 제46항에 있어서,
    상기 집적회로는 상기 전환이 발생하지 않을 때 상호연결 상의 흠결을 검출하도록 구성되는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  48. 제46항에 있어서,
    상기 집적회로는 테스트 패턴을 전송하기 전에 상기 논리 하이 전압을 감소시키도록 구성되는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  49. 제48항에 있어서,
    상기 집적회로는 셋업 시간(setup time)을 조절하도록 구성되는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  50. 제49항에 있어서,
    상기 집적회로는 테스트 패턴을 전송하기 전에 상기 논리 하이 전압을 증가시키도록 구성되는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
  51. 제50항에 있어서,
    상기 집적회로는 유지 시간(hold time)을 조절하도록 구성되는 것을 특징으로 하는, 컴퓨터 시스템내의 상호 연결에 대한 내장된 자체검사(BIST)를 위해 구성되는 집적회로.
KR1020027012286A 2000-03-24 2001-03-26 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법 KR20030022780A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/534,839 US6505317B1 (en) 2000-03-24 2000-03-24 System and method for testing signal interconnections using built-in self test
US09/534,839 2000-03-24

Publications (1)

Publication Number Publication Date
KR20030022780A true KR20030022780A (ko) 2003-03-17

Family

ID=24131747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012286A KR20030022780A (ko) 2000-03-24 2001-03-26 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법

Country Status (8)

Country Link
US (1) US6505317B1 (ko)
EP (1) EP1266236B1 (ko)
JP (1) JP2003529145A (ko)
KR (1) KR20030022780A (ko)
AT (1) ATE249632T1 (ko)
AU (1) AU2001247815A1 (ko)
DE (1) DE60100754T2 (ko)
WO (1) WO2001073459A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731400B1 (ko) * 2004-07-23 2007-06-21 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전자 기기, 및 실장 구조체
US9423454B2 (en) 2014-02-18 2016-08-23 SK Hynix Inc. Test circuit and semiconductor apparatus including the same

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518701B (en) * 2000-04-19 2003-01-21 Samsung Electronics Co Ltd Interface board and method for testing semiconductor integrated circuit device by using the interface board
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
US6704827B1 (en) * 2001-03-08 2004-03-09 Sun Microsystems, Inc. Hot plug interface (HPI) test fixture
US6728916B2 (en) * 2001-05-23 2004-04-27 International Business Machines Corporation Hierarchical built-in self-test for system-on-chip design
US6961881B2 (en) * 2001-09-14 2005-11-01 Fujitsu Limited Semiconductor device
US7162670B2 (en) * 2001-12-03 2007-01-09 Sun Microsystems, Inc. IBIST interconnect and bridge fault detection scheme
KR100427029B1 (ko) * 2001-12-29 2004-04-14 주식회사 하이닉스반도체 집적회로의 설계 검증 방법
KR100510502B1 (ko) * 2002-12-06 2005-08-26 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 테스트하는 방법
US7047458B2 (en) * 2002-12-16 2006-05-16 Intel Corporation Testing methodology and apparatus for interconnects
US20040117708A1 (en) * 2002-12-16 2004-06-17 Ellis David G. Pre-announce signaling for interconnect built-in self test
US7155370B2 (en) * 2003-03-20 2006-12-26 Intel Corporation Reusable, built-in self-test methodology for computer systems
US7464307B2 (en) * 2003-03-25 2008-12-09 Intel Corporation High performance serial bus testing methodology
US20040193976A1 (en) * 2003-03-31 2004-09-30 Slaight Thomas M. Method and apparatus for interconnect built-in self test based system management failure monitoring
US7331001B2 (en) * 2003-04-10 2008-02-12 O2Micro International Limited Test card for multiple functions testing
US7366952B2 (en) * 2003-06-16 2008-04-29 Intel Corporation Interconnect condition detection using test pattern in idle packets
JP2005098981A (ja) 2003-08-27 2005-04-14 Nec Corp 半導体集積回路装置、測定結果管理システム、及び管理サーバ
US7031868B2 (en) * 2003-09-15 2006-04-18 Rambus, Inc. Method and apparatus for performing testing of interconnections
US20050080581A1 (en) * 2003-09-22 2005-04-14 David Zimmerman Built-in self test for memory interconnect testing
US7447953B2 (en) * 2003-11-14 2008-11-04 Intel Corporation Lane testing with variable mapping
US7072788B2 (en) 2003-12-04 2006-07-04 Hewlett-Packard Development Company System and method for testing an interconnect in a computer system
US7360129B2 (en) * 2003-12-30 2008-04-15 Broadcom Corporation Simultaneous switch test mode
US7378853B2 (en) * 2004-02-27 2008-05-27 International Business Machines Corporation System and method for detecting cable faults for high-speed transmission link
JP4222248B2 (ja) * 2004-04-13 2009-02-12 沖電気工業株式会社 試験方法
US7178076B1 (en) 2004-06-16 2007-02-13 Sun Microsystems, Inc. Architecture of an efficient at-speed programmable memory built-in self test
US7260759B1 (en) 2004-06-16 2007-08-21 Sun Microsystems, Inc. Method and apparatus for an efficient memory built-in self test architecture for high performance microprocessors
US7293199B1 (en) 2004-06-22 2007-11-06 Sun Microsystems, Inc. Method and apparatus for testing memories with different read/write protocols using the same programmable memory bist controller
US7206979B1 (en) 2004-06-28 2007-04-17 Sun Microsystems, Inc. Method and apparatus for at-speed diagnostics of embedded memories
GB0419868D0 (en) * 2004-09-08 2004-10-13 Koninkl Philips Electronics Nv Testing of a system-on-chip integrated circuit
US8621304B2 (en) * 2004-10-07 2013-12-31 Hewlett-Packard Development Company, L.P. Built-in self-test system and method for an integrated circuit
JP4558519B2 (ja) 2005-01-18 2010-10-06 富士通株式会社 情報処理装置およびシステムバス制御方法
JP2006252267A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd システム検証用回路
US7478005B2 (en) * 2005-04-28 2009-01-13 Rambus Inc. Technique for testing interconnections between electronic components
US7437643B2 (en) * 2005-06-21 2008-10-14 Intel Corporation Automated BIST execution scheme for a link
JP5261874B2 (ja) * 2005-12-22 2013-08-14 富士ゼロックス株式会社 電子回路および接続診断回路
US7394272B2 (en) * 2006-01-11 2008-07-01 Faraday Technology Corp. Built-in self test for system in package
US20070186131A1 (en) * 2006-02-06 2007-08-09 Texas Instruments Incorporated Low cost imbedded load board diagnostic test fixture
US7448008B2 (en) * 2006-08-29 2008-11-04 International Business Machines Corporation Method, system, and program product for automated verification of gating logic using formal verification
US7549098B2 (en) * 2006-12-19 2009-06-16 International Business Machines Corporation Redundancy programming for a memory device
US7954028B2 (en) * 2006-12-19 2011-05-31 International Business Machines Corporation Structure for redundancy programming of a memory device
US7855563B2 (en) * 2007-06-21 2010-12-21 International Business Machines Corporation Robust cable connectivity test receiver for high-speed data receiver
US7873922B2 (en) * 2007-11-19 2011-01-18 International Business Machines Corporation Structure for robust cable connectivity test receiver for high-speed data receiver
US7979754B2 (en) * 2008-01-30 2011-07-12 Oracle America, Inc. Voltage margin testing for proximity communication
JP5407257B2 (ja) * 2008-10-01 2014-02-05 富士通株式会社 回路試験装置及び回路試験システム
US8533543B2 (en) 2009-03-30 2013-09-10 Infineon Technologies Ag System for testing connections between chips
US20100262671A1 (en) * 2009-04-14 2010-10-14 Si Ruo Chen Delay Parameter Testing for Multiple-Device Master-slave Configuration Using a Single-Device Testing System
US8255183B1 (en) * 2009-06-30 2012-08-28 Qualcomm Atheros, Inc Communication unit with analog test unit
US8499193B2 (en) 2010-07-30 2013-07-30 Honeywell International Inc. Integrated dissimilar high integrity processing
CN102377593A (zh) * 2010-08-25 2012-03-14 鸿富锦精密工业（深圳）有限公司 网络管理卡测试装置及方法
US8423846B2 (en) * 2010-09-16 2013-04-16 Advanced Micro Devices, Inc. Integrated circuit with memory built-in self test (MBIST) circuitry having enhanced features and methods
US8595678B2 (en) 2012-02-03 2013-11-26 International Business Machines Corporation Validating interconnections between logic blocks in a circuit description
US8853847B2 (en) 2012-10-22 2014-10-07 International Business Machines Corporation Stacked chip module with integrated circuit chips having integratable and reconfigurable built-in self-maintenance blocks
US8872322B2 (en) 2012-10-22 2014-10-28 International Business Machines Corporation Stacked chip module with integrated circuit chips having integratable built-in self-maintenance blocks
US9194912B2 (en) 2012-11-29 2015-11-24 International Business Machines Corporation Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking
KR102147916B1 (ko) * 2014-04-14 2020-08-26 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
US9672094B1 (en) * 2014-10-24 2017-06-06 Xilinx, Inc. Interconnect circuitry fault detection
JP6869660B2 (ja) * 2016-08-01 2021-05-12 キヤノン株式会社 情報処理装置、及び情報処理装置の制御方法
CN112505520B (zh) * 2019-08-26 2023-02-21 比亚迪半导体股份有限公司 一种芯片测试方法、设备及***
CN117280417A (zh) * 2021-08-20 2023-12-22 华为技术有限公司 芯片和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150047A (en) * 1989-07-21 1992-09-22 Nippon Steel Corporation Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements
JPH06249919A (ja) 1993-03-01 1994-09-09 Fujitsu Ltd 半導体集積回路装置の端子間接続試験方法
US5809226A (en) 1996-04-12 1998-09-15 Xerox Corporation Method and apparatus for testing a connection between digital processing modules, such as in digital printing
US6018810A (en) 1997-12-12 2000-01-25 Compaq Computer Corporation Fault-tolerant interconnection means in a computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731400B1 (ko) * 2004-07-23 2007-06-21 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전자 기기, 및 실장 구조체
US9423454B2 (en) 2014-02-18 2016-08-23 SK Hynix Inc. Test circuit and semiconductor apparatus including the same

Also Published As

Publication number Publication date
JP2003529145A (ja) 2003-09-30
AU2001247815A1 (en) 2001-10-08
DE60100754T2 (de) 2004-07-15
WO2001073459A2 (en) 2001-10-04
ATE249632T1 (de) 2003-09-15
DE60100754D1 (de) 2003-10-16
WO2001073459A3 (en) 2002-01-03
EP1266236B1 (en) 2003-09-10
EP1266236A2 (en) 2002-12-18
US6505317B1 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
US7536267B2 (en) Built-in self test for memory interconnect testing
US6425101B1 (en) Programmable JTAG network architecture to support proprietary debug protocol
US6256760B1 (en) Automatic test equipment scan test enhancement
US5617430A (en) Testing system interconnections using dynamic configuration and test generation
US6826100B2 (en) Push button mode automatic pattern switching for interconnect built-in self test
US5852617A (en) Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US5115435A (en) Method and apparatus for bus executed boundary scanning
US7155370B2 (en) Reusable, built-in self-test methodology for computer systems
US6163867A (en) Input-output pad testing using bi-directional pads
US6487610B2 (en) Direct processor access via an external multi-purpose interface
US20070022333A1 (en) Testing of interconnects associated with memory cards
US7047458B2 (en) Testing methodology and apparatus for interconnects
EP3660526A1 (en) Test system with embedded tester
US5359547A (en) Method and apparatus for testing processor-based computer modules
JP2008170444A (ja) 集積回路
CN111290891B (zh) 计算机***及测试计算机***的方法
US6901344B2 (en) Apparatus and method for verification of system interconnect upon hot-plugging of electronic field replaceable units
US7970569B2 (en) Apparatus and method for connection test on printed circuit board
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
CN112462246A (zh) 边界扫描测试***及其方法
TW202113385A (zh) 邊界掃描測試系統及其方法
JP3586609B2 (ja) 複数のスロットを持つボードの検査方式
CN109901958B (zh) 快捷外设互联标准插槽的检测***及其方法
US6553519B1 (en) Method for detecting signal transfer errors in near real time in a digital system

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid