KR20030022361A - 티타늄 질화물 에칭방법 - Google Patents

티타늄 질화물 에칭방법 Download PDF

Info

Publication number
KR20030022361A
KR20030022361A KR10-2003-7001638A KR20037001638A KR20030022361A KR 20030022361 A KR20030022361 A KR 20030022361A KR 20037001638 A KR20037001638 A KR 20037001638A KR 20030022361 A KR20030022361 A KR 20030022361A
Authority
KR
South Korea
Prior art keywords
titanium nitride
nitride layer
etching
chlorine
source gas
Prior art date
Application number
KR10-2003-7001638A
Other languages
English (en)
Inventor
낼란패드매파니
장통
Original Assignee
어플라이드 머티어리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼즈 인코포레이티드 filed Critical 어플라이드 머티어리얼즈 인코포레이티드
Publication of KR20030022361A publication Critical patent/KR20030022361A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 구조내에 티타늄 질화물 층을 플라즈마 에칭하는 방법에 관한 것이다. 본 발명의 방법의 많은 실시형태에서, 티타늄 질화물층은 염소와 플루오로화탄소로 이루어진 소스가스를 이용하여 에칭된다. 또한, 여기서 개시되는 티타늄 질화물 게이트의 플라즈마에칭의 2 단계 방법은 메인에칭 단계 후에, 염소와 플루오르함유 화합물로 이루어진 소스가스를 이용하는 오버에칭 단계로 구성되어, 메인에칭 단계에서 에칭되지 않은 티타늄 질화물 층의 부위를 에칭한다. 염소/브롬 오버에칭 케미스트리는 염소/플루오로화탄소 메인에칭 케미스트리 또는 종래 기지의 다른 어떠한 티타늄 질화물 에칭 케미스트리와 결합하여 이용될 수 있다.

Description

티타늄 질화물 에칭방법 {METHOD OF ETCHING TITANIUM NITRIDE}
발명의 배경
1. 발명의 분야
본 발명은 반도체 구조내에 티타늄질화물의 에칭방법에 관한 것이다. 특히, 본 발명은 티타늄 질화물 게이트와 같은 패턴된 구조를 에칭하는데 유용할 뿐만 아니라, 티타늄 질화물 층의 표면 에칭백 (etchback) 에도 사용될 수 있다.
2. 배경기술의 간단한 설명
반도체 구조내에 금속게이트의 사용은 종래 반도체 구조에서 비교적 새로운 개념이다. 티타늄 질화물은 게이트 용도로 연구가 진행중인 재료 중 하나이다. 게이트 재료로서 티나늄 질화물을 사용하는 것은, 예를 들면, Thomas Tang et al, (International Electronic Devices Meeting Technical Digest, pp.590-593, 1985; IEEE Transactions on Electron Devices, Vol. ED-34, No.3, pp.682-688, 1987); J. G. Fleming 등 (Proceedings of the 9th International Vacuum Microelectronics Conference, pp. 375-379, 1996); D.B.King 등 (Proceedings of the 9th International Vacuum Microelectronics Conference, pp. 411-414, 1996); J.T.C. Lee 등 (J. Vac. Sci. Technol. B, Vol.14, No.5, pp.3283-3290, 1996); and Dong-Gu Lee 등 (J. Vac. Sci. Technol. B, Vol.18, NO.2, pp.1085-1088, 2000) 에서 개시되었다.
종종, 티타늄 질화물이, 하부 기판으로부터 상부 알루미늄 금속화층으로 실리콘의 유동을 방지하기 위하여, 종래 알루미늄 금속화 구소내에 배리어 층재료로서 사용되었다. 종래 티타늄 질화물층의 에칭 케미스트리는 염소계열이었다. 염소는 티타늄 질화물에 대하여 매우 높은 에칭레이트를 제공한다. 그러나, 매우 얇은 (예를 들면, 1000 Å 미만) 티타늄 질화물 층을 고려하면, 특히 반도체 구조내에서 박층이 게이트로서 사용될 경우에는, 높은 에칭레이트가 항상 바람직한 것은 아니다.
따라서, 티타늄 질화물 박층의 에칭을 조절, 특히, 반도체 구조내에서 티타늄 질화물 금속 게이트의 에칭과 같은 티타늄 질화물의 패턴된 에칭을 조절하는 방법을 제공한 것이 바람직하다.
발명의 요약
패턴된 구조의 에칭동안, 프로파일을 탁월하게 조절할 수 있으면서, 우수한 에칭레이트를 제공하는 티타늄 질화물의 플라즈마 에칭방법을 개시하였다. 본 방법은 단일 에칭 단계에서 단독으로, 또는 오버에칭 (overetch) 공정이 메인에칭 공정 후에 있는 2 단계 공정내의 메인에칭 단계로서 사용될 수 있다. 통상, 인접 (주로 하부) 산화물에 대한 티타늄 질화물이 에칭 선택비가 중요할 경우, 그 2 단계 에칭 공정이 사용된다.
티타늄 질화물의 에칭방법 (또는 메인에칭 단계) 은 화학 에쳔트 종 (species) 을 제조하기 위해, 염소와 플루오로화탄소 가스를 포함하는 플라즈마 소스가스를 채용한다. 염소는 메인 에쳔트 종인 반면, 플루오로카본은 부가적인에쳔트로서 기능하고 측벽 패시베이션도 제공한다. 플루오로화탄소는 화학식 CXHYFZ을 갖는 플루오르함유 화합물로부터 선택되며, 여기서 x 는 1 내지 4, y 는 0 내지 3, z 는 1 내지 10 이다. 플라즈마 소스 가스에서 염소 대 플루오르의 비율을 변경함으로써, 에칭레이트를 조절할 수 있다. 또한, 에칭이 패턴된 에칭인 경우, 게이트 구조와 같은 에칭된 티타늄 질화물 피쳐 (feature) 의 에칭프로파일이 정확하게 조절될 수 있다. 또한, 소스가스에 플루오로화탄소를 추가함으로써, 예를 들면, 측벽패시베이션 양과, 에칭된 게이트의 측벽 프로파일을 조절할 수 있다. 또한, 플루오로화탄소의 존재는 티타늄 에칭레이트를 감소시켜, 염소가 티타늄 질화물에 대해 단일 에쳔트일 경우보다 에칭 공정에서 보다 우수한 조절을 가능하게 한다.
예를 들면, 염소와 플루오로화탄소로 이루어진 소스가스로부터 발생하는 플라즈마에 티타늄 질화물을 노출함으로써, 반도체 구조내에 티타늄 질화물 금속 게이트가 에칭된다. 성능이 좋은 것으로 알려진 플라즈마 소스가스 중의 하나는, 화학 에쳔트 종으로서 Cl2와 CF4을 이용한다. 본질적으로 화학적 불활성인 다른 가스들이 화학 에쳔트종과 결합하여 사용될 수 있다. 통상, 본 방법은 염소: 플루오르의 원자비가 약 1:10 에서 10:1, 바람직하게는, 염소:플루오르의 원자비가 1:5 에서 5:1 이 되는 원자비를 채택한다. 티타늄 질화물 금속게이트 에칭의 경우, 약 1:1 내지 1:5 의 염소:플루오르 원자비가 특히 우수하게 작용한다.
티타늄 질화물 층이 에칭백되는 경우, 서브마이크론 크기의 패터닝을 할 필요 없이, 반응 에쳔트 종으로서 CF4만을 사용하는 것도 가능하다. 주요 관심사는 에칭된 패턴프로파일 조절이 아닌, 에칭공정의 종료에 대한 조절이므로, CF4단독으로는 전체적으로 느린 에칭레이트를 제공하여, 에칭백 단계의 종료에 대한 보다 우수한 조절을 가능하게 한다. 티타늄 질화물 층이 얇은 경우 (예를 들면, 1000 Å 미만), 반응 에쳔트로서 CF4를 단독으로 사용하는 것은 공정을 단순화시킨다. 티타늄 질화물이 두꺼운 경우, 에칭시간이 중요한 범위까지는, 플루오르함유 화합물을 메인에칭 단계에서 사용한 후, CF4반응에쳔트를 단독으로 사용하여 에칭백을 완료한다. 선택적으로, 메인에칭 단계후, 티타늄 질화물 층이 에칭백되는 하부 표면층에 도달하는데, 아래 설명하는 케미스트리를 사용하는 오버에칭 단계가 사용될 수 있다.
상술한 에칭 케미스트리의 사용 뿐만 아니라, 하부 산화물 층 (예를 들면, 그리고 한정하려는 것이 아닌, 실리콘 산화물, 실리콘 산화질화물, 바륨 스트론튬 티타네이트, 실리콘 질화물 및 그들의 조합) 에 대한 티타늄 질화물의 향상된 에칭 선택비가 2 단계 에칭방법을 이용하여 획득될 수 있다는 것을 발견했다. 상술한 바와 같이, 그 2 단계 에칭방법에서, 염소 및 플루오로화탄소 (또는 티타늄 질화물을 에칭하는 종래기술에서 에칭 케미스트리) 를 포함하는 제 1 플라즈마 소스가스를 사용하여 메인에칭이 행해진 후, 화학 에쳔트 종으로서 기능하는 플루오르 및 브롬을 플라즈마 소스가스가 포함하는 오버에칭 단계가 행해진다. 다른 본질적으로 화학적 불활성인 다른 가스가 화학 에쳔트 종으로 제공되는 가스와 결합하여 사용될 수도 있다.
통상, 오버에칭 단계에서, 염소와 브롬 종은 약 1:4 내지 약 4:1 의 염소:브롬 원자비를 제공하도록 농축되어 있다. 이 원자비는 바이어스 전압과 결합하여 에칭되는 티타늄 질화물 층을 포함하는 구조에 조정될 수 있다. 특히 우수한 동작을 나타내는 것으로 알려진 오버에칭 단계의 플라즈마 가스들 중 하나는, Cl2와 HBr 을 화학 에쳔트 종을 발생하는데 사용되는 플라즈마 소스 가스로서 채용한다.
메인에칭 단계의 종료가 종점 (endpoint) 에 의해 결정되는 경우, 광학 센스기술을 이용하여, 예를 들면, 통상, (게이트와 같은) 티타늄 질화물 피쳐 두께의 약 98 % 가 메인에칭 단계 동안 에칭되며, 잔류물은 오버에칭 단계동안 에칭된다. 메인에칭 단계가 정기에칭 (timed etch) 인 경우, 통상, 메인에칭 단계동안, 에칭의 약 80% 가 행해지고, 잔류물이 오버에칭동안 에칭된다 .
메인에칭 단계에서 에칭 레이트를 조절함으로써, 티타늄질화물의 박층 (예를 들면, 1000 Å 미만) 조차도 신뢰성있게 에칭될 수 있다. 메인에칭 단계에서, 게이트 에칭프로파일을 조절함으로써, 보다 많은 장치가 반도체기판의 주어진 표면영역상에 위치될 수 있다. 하부 산화물층에 대한 티타늄 질화물의 에칭 선택비를 조절함으로써, 하부 산화물층이 에칭 관통하는 위험없이 게이트가 에칭될 수 있다.
도면의 간단한 설명
도 1 은 여기서 설명하는 에칭공정들을 행하는데 사용할 수 있는 장치의 일 실시예를 나타낸다.
도 2a 는 본 발명의 방법을 행하는 초기 반도체 구조를 나타낸다. 반도체 구조 (200) 는, 위에서 아래로, 포토레지스트의 패턴된 층 (210), 유전 ARC (DARC) 층 (208), 티타늄 질화물 게이트층 (206), 및 산화물층 (204) 이며, 이들 모두는 실리콘 기판 (202) 상에 증착된다. 도시된 막 적층 (stack layer) 두께비는 스케일된 것은 아니다.
도 2b 는 DARC 층 (208) 의 에칭 후, 반도체구조 (200) 을 나타낸다.
도 2c 는 티타늄 질화물 게이트층 (206) 두께를 적어도 80 % 에칭한 후, 반도체 구조 (200) 를 나타낸다. 이 구조는 2 단계 에칭방법에서, 정기 메인에칭 단계후, 오버에칭 단계 전을 나타낸다.
도 2d 는 티타늄 질화물 게이트층 (206) 의 두께 전체를 에칭한 후, 반도체 구조 (200) 을 나타낸다.
바람직한 실시예의 상세한 설명
이하, 반도체 구조내에서의, 티타늄 질화물의 에칭방법을 설명한다. 특히, 본 방법은 플루오르와 플루오로화탄소로 이루어진 소스가스로부터 발생되는 플라즈마에 티타늄 질화물을 노출하는 것을 포함하며, 여기서, 소스 가스의 염소:플루오르 비율은 바람직하게는 1:5 이다. 또한, 이하, 메인에칭 단계 후, 오버에칭 단계로 이루어진 티타늄 질화물 게이트의 2 단계 플라즈마 에칭을 설명하고자 한다. 그 2 단계 방법에서 메인에칭 단계의 플라즈마 소스가스는 플루오르 및플루오로화탄소 (또는 티타늄 질화물의 에칭에 유용한 다른 기지의 소스가스) 를 포함하며, 오버에칭 단계의 플라즈마 소스가스는 플루오르와 브롬을 포함한다.
바람직한 실시예에 대한 상세한 설명의 서언으로서, 본 명세서와 첨부된 청구범위에서 사용된 바와 같이, 단수 형태는, 명백히 다른 것을 지시하지 않는 한, 복수의 지시대상을지칭한다는 점에 주의해야 한다.
I. 발명을 실시하기 위한 장치
여기서 설명하는 에칭공정의 일 실시형태는 Applied Materials, Inc. of Santa Clara, California 의 Centure 집적처리 시스템에서 행해질 수 있다. 그 시스템은 미국특허번호 제 5,186,718 호에서 개시되며, 여기서 참조된다. 여기서 제시되는 EXAMPLES 에서 사용된 에칭공정 챔버는 도 2 에서 개략적으로 나타냈지만, 산업계에서 유용한 어떠한 에칭프로세서도, 다른 프로세스 패러미터에 약간의 조절을 통해, 여기서 설명되는 에칭 케미스트리를 이용할 수 있다. 도 1 에서 개략적으로 나타낸 장비는 Yan Ye et al. at the Proceedings of the Eleventh International Symposim of Plasma Processing, May 7, 1996 에서 설명되고, Electrochemical Society Proceedings, Volume 96-12, pp. 222-233 (1996) 에서 발행된 종류의 디커플링된 (decoupled) 플라즈마 소스 (DPS) 를 구비한다. 그 플라즈마 프로세싱 챔버는 8 인치 (200 ㎜) 직경의 웨이퍼를 프로세싱할 수 있게 한다.
도 1 은 개별 CENTURADPSTM폴리실리콘 에칭챔버 (100) 의 측면개략도를 나타낸다. 그 에칭챔버 (100) 은 세라믹 돔을 갖는 상부챔버 (104), 및 하부챔버 (108) 로 이루어진다. 그 하부챔버 (108) 은 단극 정전 처크 (monopolar electrostatic chuck; ESC) 캐소드 (110) 를 구비한다. 균일한 가스배분을 위하여, 가스는 가스주입노출 (114) 를 통하여, 챔버내로 유입된다. 트로틀 밸브 (118) 를 이용하여, 폐루프 압력조절 시스템 (도시 생략) 에 의해 챔버압력이 조절된다. 프로세싱동안, 입구 (122) 를 통해 하부챔버 (108) 로 기판 (12) 이 도입된다. 처크 표면상의 유전막 (도시 생략) 하부에 위치한 도전층 (도시 생략) 에 DC 전압을 인가함으로써, 정전 스턱 (ESC) 캐소드 (110) 의 표면상에 발생하는 정전전하에 의하여, 기판 (120) 이 유지된다. 그 후, 캐소드 (110) 와 기판 (120) 이 웨이퍼 리프트 (124) 에 의해 올려지고, 프로세싱용 위치의 상부 챔버 (104) 에 대하여 밀봉된다. 에칭가스는 가스주입 노즐 (114) 을 통하여, 상부 챔버 (104) 로 도입된다. 에칭챔버 (100) 는 고농도 플라즈마를 발생시키고 유지하는데 12.56 ㎒ 에서 동작하는 매칭네트워크 (128) 와 유도성으로 커플링된 플라즈마 소스전력 (126) 을 사용한다. 12.56 ㎒ 에서 동작하는 매칭네트워크 (132) 와 RF 소스 (130) 에 의해 웨이퍼가 바이어싱된다. 플라즈마 소스 전력 (126) 과 기판바이어싱 수단 (130) 은 (나타내지 않은) 개별 컨트롤러에 의해 조절된다.
비록 여기서 설명되는 실시예는 CENTURADPSTM에칭시스템을 사용하여 행해졌지만, Applied Material, Inc. 의 eMaxTMCENTURA에칭시스템과 같은 용량성의에칭도구도 사용할 수 있다.
II. 티타늄 질화물 금속 게이트의 에칭방법
도면을 참조하여, 도 2a 는 본 발명의 방법을 도시하는 종류의 초기 반도체구조 (200) 를 설명하고자 한다. 도 2a 는 스케일링한 것은 아니다. 반도체 구조 (200) 는, 위에서 아래로, 패턴된 포토레지스트 층 (210), 유전 ARC (DARC) 층 (208), 티타늄 질화물 게이트층 (206), 및 산화물 (또는 실리콘 질화물) 층 (204) 을 구비하며, 이들 모두는, 통상 실리콘인 기판 (202) 상에 증착된다. ARC 라는 용어는 반반사 코팅 (anti-reflective coating) 으로서 사용되는 재료층을 지칭한다.
포토레지스트층 (210) 의 두께와 그 패터닝 방법은 사용되는 특정 포토레지스트 재료에 의존한다. 포토레지스트층 (210) 은 종래 기지의 어떠한 적합한 포토레지스트 재료일 수도 있다. 통상, 포토레지스트는 유기, 탄소함유재료이다. 자주 사용되는 포토레지스트는 JSR 또는 Shipley 에서 구입할 수 있는 DUV 포토레지스트이다. 통상, 이러한 DUV 포토레지스트 막두께는 4000 Å 내지 10000 Å 이다.
통상, DARC 층 (208), 은 실리콘 산화질화물 (SiOxNy) 로 이루어지며, 통상 약 300 Å 내지 600 Å 두께로 형성된다. 통상, 산화질화물 DARC 층 (208) 은 플라즈마 향상 화학 증기 증착 (PECVD) 과 같은, 종래 기지의 방법을 사용하여 증착된다. 또한, 본 발명의 일부로서, 유기계 ARC 층의 사용이 고려될 수 있다.
통상, 게이트가 형성되는 티타늄 질화물층 (206) 은 약 200 Å 내지 1500 Å 두께이다. 통상, 티타늄 질화물 게이트층 (206) 은 물리 증기증착 (PVD) 또는 화학증기증착 (CVD) 과 같은, 종래 기지의 방법을 사용하여 증착된다.
통상, 예를들면, 산화물층 (204) 이, 실리콘 산화물인 경우, 산화물층 두께는 15 Å 내지 50 Å 이다. 통상, 예를 들면, 산화물층이, 탄탈륨 펜톡사이드인 경우, 산화물층 두께는 30 Å 내지 200 Å 이다. 통상, 이 산화물층은 열산화 또는 PECVD 와 같은 종래 기지의 방법을 사용하여 증착된다.
포토레지스트층 (210) 의 패턴 후에, 도 2a 에 나타낸 구조를 달성하기 위하여, 도 2b 에 나타낸 바와 같이, DARC 층 (208) 은 에칭되어 티타늄 질화물 게이트 층 (206) 의 표면이 노출된다. 종종, (표 2 및 표 3 에서 나타낸 바와 같이), 그 DARC 층 (208) 은, 동일한 에칭 케미스트리와 프로세싱 조건을 사용하여, 단일 프로체싱 단계에서, 티타늄 질화물 게이트층 (206) 과 함께 에칭된다. 또한, DARC 층 (208) 은 종래 기지의 에칭 케미스트리와 방법들을 사용하여, 개별 단계에서 에칭될 수도 있다.
본 발명의 방법에 따라서, DARC 층 (208) 을 에칭한 후, 염소와 플루오로화탄소로 이루어진 소스 가스로부터 발생하는 플라즈마를 사용하여, 티타늄 질화물 게이트 층 (206) 이 에칭된다. 통상, 티타늄 질화물 메인에칭 단계용 소스가스는 Cl2와 플루오르함유 화합물을 채용하여 반응에쳔트 종을 제공한다. 플루오르함유 화합물은, 바람직하게는, 화학식 CxHyFz를 갖는 플루오로화탄소이며, 여기서 x는 1 내지 4, y 는 0 내지 3, z 는 1 내지 10 이다. 바람직한 일 실시형태에서 티타늄 질화물 메인에칭 단계용 소스가스는 Cl2와 CF4이다. HCl 은 반도체구조내에 인접재료에 의존하여, 반응 염소 종을 제공하는데 사용될 수 있다. 티타늄 질화물 메인에칭 단계용 소스가스는, 예를 들면, 전체 가스 플로우의 70 % 체적까지의 농도일 수 있는 아르곤, 네온, 크립톤, 또는 헬륨과 같은 화학적 불활성 가스를 포함할 수 있다. 체적농도가 전체 가스플로우의 70 % 체적일 때까지 패시번트 (passivant) 로서 질소가 추가될 수 있다. 플라즈마 소스 가스에 추가되는 불활성 가스 또는 질소의 양은, 화학에칭에 비해 바람직한 반응에칭인 물리 (폭발성) 에칭이 공헌하는 정도에 의해 결정된다.
메인에칭 플라즈마 소스 가스의 염소 : 플루오르의 원자비는 대체적으로 약 1 : 10 내지 10 : 1 의 범위이되, 약 1 : 5 내지 5 : 1 인 것이 바람직하다. 메인에칭에서는, 도 2D 에 나타낸 바와 같이, 염소/플루오르카본 화학 작용을 이용하여 티타늄 질화물 게이트층 (206) 의 전두께를 에칭하여, 산화물층 (204) 의 표면을 노출한다. 그러나, 하부의 산화물층 (204) 은 비교적 얇은 층 (장치에 따라, 일반적으로 실리콘 산화물인 경우에는 약 15 Å 내지 약 50 Å 두께이고, 탄탈륨 펜톡사이드의 경우에는 약 30 Å 내지 200 Å 두께) 이어서, 티타늄 질화물 게이트층 (206) 을 통한 에칭이 완성되는 동안, 산화물층을 에칭관통을 방지하도록, 산화물에 대한 티타늄 질화물의 우세한 에칭 선택비가 염소/플루오르카본 화학 작용에서는 부적절할 수 있는 위험이 있다. 염소/플루오르카본 화학 작용에서실리콘 산화물에 대한 티타늄 질화물의 에칭 선택비는 일반적으로 약 2:1 내지 약 5:1 이다. 산화물층의 두께가 약 50 Å 이상일 경우에는, 약 2:1 의 선택비가 적절하다. 산화물층의 두께가 약 20 Å 미만일 경우에는, 티타늄 질화물 게이트층에 2 단계 메인에칭/오버에칭 방법 (two step main etch/overetch method) 을 이용하는 것이 바람직하다.
도 2c 및 도 2d 의 조합에 의해 나타낸 바와 같이, 본 발명의 방법의 2 단계 실시예를 이용할 수 있다. 2 단계 실시예에서, 메인에칭 단계는 정기에칭일 수 있고, 도 2c 에 나타낸 바와 같이, 이는 티타늄 질화물 게이트층 (206) 두께의 약 80 % 를 에칭하는데 이용된다. 다른 방법으로, 하부의 산화물층이 충분히 두꺼운 경우, 메인에칭은 (간섭 종점 (interferometric end point) 과 같이) 측정된 종점 에칭 (measured end point etch) 일 수 있고, 이는 티타늄 질화물 게이트층 (206) 두께의 약 98 % 이상을 에칭하는데 이용된다. ("소프트 랜딩 (soft landing)" 에칭이라고도 하는) 정기 에칭을 참조하면, 다음에는, "피트" (212) 의 제거를 포함하여, 티타늄 질화물층 두께의 나머지 20 % 를 에칭하는 오버에칭 단계를 행함으로써, 하부의 실리콘 산화물층 (204) 을 노출한다. 그 후, 측정된 종점 에칭을 참조하면, (보다 노출된 영역에서는 티타늄 질화물층 모두가 제거되었으나) 보다 보호되어 있을 수 있는 패턴된 영역으로부터 잔여 티타늄 질화물 소재를 제거하는 오버에칭 단계를 수행한다.
오버에칭 단계에서는, 염소 및 브롬 반응종 (reactive species) 를 이용하여 나머지 티타늄 질화물을 에칭한다. 통상, 오버에칭 단계에 이용되는 플라즈마소스 가스는 Cl2및 HBr 과 같은 화합물을 함유한 브롬으로 이루어진다. 오버에칭에서의 염소 : 브롬의 원자비는 일반적으로 약 1:4 내지 약 4:1 의 범위이다. 이는 일반적으로 약 50:1 내지 약 100:1 에 이르는 티타늄 질화물:실리콘 산화물의 에칭 선택비 및 약 800 Å/min 내지 약 500 Å/min 범위의 에칭 속도를 제공한다. 선택비는 기판 바이어스 전력의 인가에 의해 달라질 수 있으며, 그 효과는 장치에 민감하다 (apparatus sensitive). 그러나, 당업자라면, 염소 : 브롬의 원자비와 원하는 결과를 발생할 인가된 기판 바이어스의 조합을 개발할 수 있다. 방출 종점 검출 시스템을 이용하여 하부 산화물층 (204) 으로의 침투 (breakthrough) 를 검출한다.
본 발명의 방법에 따른 메인에칭 및 오버에칭 단계에 대한 일반적인 프로세스 조건을 다음의 표 1 에 나타낸다.
표 1. 메인 티타늄 질화물 게이트에칭 및 오버에칭에 대한 일반적인 프로세스 조건
바어어스 전력이라는 용어는 기판 표면에 음전압을 발생하기 위해 기판 (일반적으로 기판 지지 페달) 에 인가한 전력을 의미한다. 일반적으로, 음전압은 고에너지 종에 의한 기판 표면의 충격을 제어하는데 이용된다. 소스 전력이라는 용어는 플라즈마를 생성하고 유지하기 위해 인가되는 전력을 의미한다.
상술한 오버에칭 화학 작용은, 표 1 에 나타낸 바와 같이, 본 발명의 메인에칭 화학 작용과 함께 이용되거나, 업계에 공지된 다른 티타늄 질화물 에칭 화학 작용과 함께 이용될 수 있다.
표 2 및 표 3 은 본 발명의 방법에 대한 메인에칭 및 오버에칭의 진행 동안에 생성된 예시적인 데이터를 제공한다. 표 2 및 표 3 은 DARC 에칭, TiN 메인에칭 (ME), 및 TiN 오버에칭 (OE) 단계에 대한 프로세스 조건을 제공한다. 제시된 프로세스 조건은, 프로세스 가스 유속 (sccm 으로), 프로세스 챔버압 (mTorr 로), 플라즈마 소스 전력 (Ws), 기판 바이어스 전력 (Wb), 에칭 동안의 기판 온도 (℃), 및 종점 시간 (초로) 을 포함한다. "EP" 로 표시하지 않는한, 모든 종점은 정기 종점이고, 이 경우, 이들은 간섭 종점 검출 시스템을 이용하여 결정된다.
표 2 및 표 3 에서 실험예 # 1-6 에 대해 기술된 실험 진행은, 모두가 실리콘 기판상에 증착된, (미리 패턴된) 5500 Å Shipley DUV 포토레지스트층; 300 Å SiOxNyDARC 층; 800 Å TiN 층; 및 500 Å Ta2O5층 (위에서부터 아래로 열거된 층) 의 필름 스택을 이용하여 수행된다. 표 3 의 실험예 # 7 및 8 은, 45 Å 두께의 SiO2층인 산화물층을 제외하면, 동일한 필름 스택을 이용하여 수행된다.
아래에서 사용되는 "에칭 프로파일" (또는 "피처 프로파일") 이란 용어는 일반적으로, 도 2A 내지 도 2D 에 나타낸 바와 같은, 게이트 구조의 종단면도를 의미하지만, 이에 한정되지는 않으며, 게이트층의 에칭된 측벽과 게이트 구조 (즉, 탄탈륨 펜톡사이드의 하부층) 가 서 있는 표면 사이의 각도로써 설명된다. "수직 프로파일" 이란 용어는, 에칭된 게이트층의 측벽이 실리콘 산화물 표면에 수직인 에칭된 게이트층의 종단면도를 의미한다. "언더컷" 프로파일이란 용어는, 기판 표면상의 개구로부터 거리가 증가함에 따라 에칭된 개구의 폭이 더 커지는 에칭된 게이트층의 종단면도를 의미한다. "경사진" 프로파일이란 용어는, 기판 표면상의 개구로부터의 거리가 감소함에 따라 에칭된 개구의 폭이 더 작아지는 에칭된 게이트층의 종단면도를 의미한다. "임계 치수" 라는 용어는 일반적으로 소정 구조를 제조하기 위해 제어해야 하는 피처의 최소 치수를 의미한다.
표 2. 티타늄 질화물 메인에칭 및 오버에칭. 구현데이타
표 3. 티타늄 질화물 메인에칭 및 오버에칭, 구현데이타
"발명의 요약" 에서 설명한 바와 같이, 플라즈마 소스 가스에서 염소와 플루오르 비율을 변경함으로서, 티타늄 질화물 게이트의 에칭 레이트와 에칭 프로팡일이 정확하게 조절될 수 있다. 이하, 도 4 는, 플라즈마 소스가스 내에서 다른 모든 공정조건들은 55 sccm 의 전체 가스유량, 4 mTorr 의 공정챔버압력, 450Ws, 60Wb, 및 50 ℃ 의 기판온도를 유지한채, 다양한 염소:플루오르 원자비를 이용하여 획득된 TiN 에칭레이트와 에칭프로파일 데이타를 제공한다.
표4. 염소:플루오르 원자비 변화가 TiN 에칭레이트와 에칭프로파일에 미치는 영향
특정 티타늄 질화물 게이트 에칭공정에서 사용되는 염소 대 플루오르의 원자비는 변수의 갯수, 특히, 에칭되는 티타늄 질화물 게이트의 두게에 의존한다. 예를 들면, 매우 얇은 TiN 게이트 (예를 들면, 1000 Å 미만) 를 에칭하는 경우, 보다 느리고, 보다 조절가능한 티타늄 질화물 에칭레이트를 제공하기 위해서 플라즈마 소스 가스에서 보다 낮은 염소:플루오르 비율이 바람직하다. 반도체 제조의 당업자는, 본 발명을 읽은 후, 통상의 실험에 의해서, 특정 티타늄 질화물 게이트를 에칭하는데 최적인 염소:플루오르 원자비를 결정할 수 있을 것이다.
표 4 에 나타낸 바와 같이, 본 발명의 메인 에칭단계에서 염소:플루오르의 원자비를 조절함으로써, 티타늄 질화물 에칭레이트와 게이트 에칭 프로파일 양자 모두를 우수하게 조절할 수 있다.
Cl2:Br 의 1:1 원자비 및 10 Wb를 이용하는 오버에칭 단계에 있어서, 탄탈 륨 펜톡사이드에 대한 티타늄 질화물의 우세한 에칭 선택비는 약 100:1 이지만, 티타늄 질화물의 에칭된 프로파일이 메인 에칭 후에는 경사지고, 오버에칭 후에는 언더컷되어, 바이어스 전력 (Wb) 이 너무 낮음을 나타낸다. 바이어스 전력을 60 Wb로 증가시킬 경우, 이는 너무 높은 바이어스 전력으로, 약간의 산화물 손실이 관찰된다 (선택비는 약 10:1 미만으로 감소했다). 바이어스 전력을 40 Wb로 조정하면, 이는 탄탈륨 펜톡사이드의 외견상 손실이 없는 수직 티타늄 질화물 에칭 프로파일을 제공한다. 일반적으로 오버에칭 단계는 하부 산화물층 두께의 약 25 % 가 제거될 때까지 수행된다. 하부 산화물층 두께의 10 % 제거가 적절하며, 25 % 값은 티타늄 질화물 메인 에칭 단계로부터 잔존한 어떠한 "피트" 도 제거됨을 보장하는데 이용된다. 일반적으로, 화학 에천트 효과를 증가시키고자 할 경우, Wb를 낮추면 에칭은 보다 등방성이 된다. 보다 낮은 Wb를 가진 하부 산화물에 비해 선택비가 높지만, 티타늄 질화물의 수직 에칭 프로파일의 언더컷을 방지하기 위한 주의가 필요하다. 물리적 충격의 에칭 기여 (physical bombardment etching contribution) 을 증가시키고 보다 이방성 에칭을 제공하고자 한다면, Wb를 증가시킨다. 보다 높은 Wb에서의 오버에칭 동안 수직 프로파일이 유지되는 경향이 있지만, 티타늄 질화물 에칭에 대한 선택도 우세는 감소하며, 하부 산화물은 보다 신속하게 에칭된다. 당업자라면, 최소의 실험으로써, 예를 들어, 실리콘 산화물, 실리콘 산질화물, 바륨 스트론튬 티탄산염, 탄탈 산화물, 지르코늄 산화물, 지르코늄 규산염, 하프늄 산화물, 하프늄 규산염, 실리콘 질화물, 또는 이들의 조합과 같은, 티타늄 질화물의 하부층일 수 있는, 소정의 하부층에 적합하도록 바이어스 전력을 조정할 수 있다.
메인에칭 단계에서 유용한 염소:플루오르의 원자비와 오버에칭 단계에서 유용한 염소:브롬의 원자비 및 기판 바이어스 전력의 조합에 의해, 임의의 소정 프로세스 장치에서 최적의 결과를 실현할 수 있다.
당업자는 본 개시내용의 견지에서 이들 실시예를 이하 청구하는 본 발명의 요지와 대응하도록 확장시킬 수 있기 때문에, 상기 설명한 바람직한 실시형태는 본 발명의 범위를 제한하려는 것이 아니다.

Claims (36)

  1. 반도체 구조물 내의 패턴된 티타늄 질화물층을 에칭하는 방법으로서,
    염소와 플루오르카본로 이루어지는 소스 가스로부터 생성되는 플라즈마에 티타늄 질화물층을 노출시키는 단계를 포함하되,
    상기 소스 가스에서 염소 대 플루오르의 원자비가 약 1:10 내지 10:1 인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  2. 제 1 항에 있어서,
    상기 플루오르카본는 CxHyFz의 화학식을 가지며,
    상기 x 는 1 내지 4 의 범위이며, 상기 y 는 0 내지 3 의 범위이며, 상기 z 는 1 내지 10 의 범위인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  3. 제 2 항에 있어서,
    상기 플루오르카본는 CF4인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 티타늄 질화물층은 약 1000Å 미만의 두께를 갖는 것을 특징으로 하는티타늄 질화물층의 에칭방법.
  5. 제 4 항에 있어서,
    상기 티타늄 질화물층 하부에 있는 산화물층 또는 질화물층의 두께는 약 500Å 미만인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  6. 제 5 항에 있어서,
    상기 산화물층 또는 질화물층의 두께는 약 50Å 미만이며,
    소스 가스에서 염소 대 플루오르의 원자비는 약 2:1 내지 5:1 인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  7. 제 6 항에 있어서,
    상기 산화물층 또는 질화물층의 두께는 약 20Å 미만이며,
    상기 소스 가스에서 염소 대 플루오르의 원자비는 적어도 약 5:1 인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  8. 제 1 항 내지 제 3 항중 어느 한항에 있어서,
    상기 패턴은 게이트 구조물을 포함하는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  9. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 반도체 구조물은 상기 티타늄 질화물층의 상부에 있는 유전 ARC 층을 포함하며,
    상기 유전 ARC 층은 상기 티타늄 질화물층과 동일한 공정 단계에서 에칭되는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  10. 반도체 구조물 내의 패턴된 티타늄 질화물층을 에칭하는 방법으로서,
    a) 티타늄 질화물층이, 티타늄 질화물층을 약 98% 미만으로 에칭하는 플라즈마에 노출되는 주 에칭 단계; 및
    b) 상기 주 에칭 단계동안 에칭되지 않은 상기 티타늄 질화물층의 부분이, 염소와 브롬함유 화합물로 이루어진 소스 가스로부터 생성되는 플라즈마에 노출되는, 주 에칭 단계에 후속하는 오버에칭 단계를 포함하는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  11. 제 10 항에 있어서,
    a) 단계에서의 상기 에칭은 상기 티타늄 질화물층의 약 80% 미만인 것을 특징으로 하는 패턴된 티타늄 질화물층을 에칭하는 방법.
  12. 제 10 항에 있어서,
    상기 오버에칭 소스 가스는 Cl2와 HBr 로 이루어진 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  13. 제 11 항에 있어서,
    상기 오버에칭 소스 가스는 Cl2와 HBr 로 이루어진 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제 2 소스 가스에서 염소 대 브롬의 원자비는 약 1:4 내지 4:1 의 범위인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  15. 제 14 항에 있어서,
    상기 오버에칭 단계동안, 상기 염소 대 브롬의 원자비와 상기 반도체 구조체에 인가되는 바이어스 전력은, 하부에 있는 산화물층 또는 질화물층에 대한 선택비와 원하는 티타늄 질화물 에칭 프로파일을 제공하도록 조절되는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  16. 제 15 항에 있어서,
    상기 주 에칭 단계 플라즈마는 염소와 플루오르카본로 이루어진 소스 가스로부터 생성되는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  17. 제 16 항에 있어서,
    상기 소스 가스에서, 상기 염소 대 플루오르의 원자비는 약 1:10 내지 10:1 인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  18. 제 10 항 또는 제 11 항에 있어서,
    상기 패턴은 게이트 구조물을 포함하는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  19. 제 10 항에 있어서,
    상기 반도체 구조물은 상기 티타늄 질화물층 상부에 있는 유전 ARC 층을 포함하며,
    상기 유전 ARC 층은 상기 주 에칭 단계에서 에칭되는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  20. 반도체 구조물 내의 패턴된 티타늄 질화물층을 에칭하는 방법으로서,
    a) 티타늄 질화물층이, 티타늄 질화물층을 약 98% 이상으로 에칭하는 플라즈마에 노출되는 주 에칭 단계; 및
    b) 상기 주 에칭 단계동안 에칭되지 않은 상기 티타늄 질화물층의 부분이,염소와 브롬함유 화합물로 이루어진 소스 가스로부터 생성되는 플라즈마에 노출되는, 주 에칭 단계에 후속하는 오버에칭 단계를 포함하는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  21. 제 20 항에 있어서,
    상기 오버에칭 소스 가스는 Cl2와 HBr 이루어진 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  22. 제 20 항 또는 제 21 항에 있어서,
    상기 제 2 소스 가스에서, 염소 대 브롬의 원자비는 약 1:4 내지 4:1 의 범위인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  23. 제 22 항에 있어서,
    상기 오버에칭 단계동안, 상기 염소 대 브롬의 원자비와 상기 반도체 구조물에 인가되는 바이어스 전력의 조합은, 하부에 있는 산화물층 또는 질화물층에 대한 선택비와 원하는 티타늄 질화물 에칭 프로파일을 제공하도록 조절되는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  24. 제 20 항 또는 제 21 항에 있어서,
    상기 주 에칭 단계 플라즈마는 염소와 플루오르카본으로 이루어진 소스 가스로부터 생성되는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  25. 제 24 항에 있어서,
    상기 소스 가스에서, 상기 브롬 대 플루오르의 원자비는 약 1:10 내지 10:1 인 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  26. 제 20 항에 있어서,
    상기 반도체 구조물은 상기 티타늄 질화물층 상부에 있는 유전 ARC 층을 포함하며,
    상기 유전 ARC 층은 상기 주 에칭 단계에서 에칭되는 것을 특징으로 하는 티타늄 질화물층의 에칭방법.
  27. 티타늄 질화물층을 플라즈마 에칭백하는 방법으로서,
    플라즈마 소스 가스는 플루오르카본 가스인 단일 화학 반응종 발생기로 이루어진 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  28. 제 27 항에 있어서,
    상기 플루오르카본는 CxHyFz의 화학식을 갖는 플루오르 함유 화합물로부터선택되며,
    상기 x 는 1 내지 4 의 범위이며, 상기 y 는 0 내지 3 의 범위이며, 상기 z 는 1 내지 10 의 범위인 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  29. 제 27 항에 있어서,
    상기 플루오르카본는 CF4인 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  30. 플라즈마 소스 가스는 화학 에천트 종을 제공하도록 염소와 플루오르카본로 이루어진 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  31. 제 30 항에 있어서,
    상기 플라즈마 소스 가스에서, 염소 대 플루오르의 비는 상기 티타늄 질화물층 에칭레이트를 제어하도록 조절되는 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  32. 제 31 항에 있어서,
    상기 플루오르카본는 CxHyFz의 화학식을 갖는 플루오르 함유 화합물로부터선택되며,
    상기 x 는 1 내지 4 의 범위이며, 상기 y 는 0 내지 3 의 범위이며, 상기 z 는 1 내지 10 의 범위인 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  33. 제 31 항에 있어서,
    상기 플루오르 함유 화합물은 CF4인 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  34. 제 31 항에 있어서,
    화학 불활성 가스가 상기 플라즈마 소스 가스의 부분으로 존재하는 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  35. 제 31 항에 있어서,
    상기 화학 불활성 가스는 아르곤, 네온, 크립톤, 크세논, 또는 헬륨으로 구성된 군으로부터 선택되는 것을 특징으로 하는 티타늄 질화물층의 플라즈마 에칭백 방법.
  36. 제 32 항에 있어서,
    염소 대 플루오르의 원자비는 약 1:10 내지 10:1 의 범위인 것을 특징으로 하는 티타늄 질화물층 플라즈마 에칭백 방법.
KR10-2003-7001638A 2000-08-04 2001-08-03 티타늄 질화물 에칭방법 KR20030022361A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/632,455 2000-08-04
US09/632,455 US6531404B1 (en) 2000-08-04 2000-08-04 Method of etching titanium nitride
PCT/US2001/024501 WO2002013241A2 (en) 2000-08-04 2001-08-03 Method of etching titanium nitride

Publications (1)

Publication Number Publication Date
KR20030022361A true KR20030022361A (ko) 2003-03-15

Family

ID=24535593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7001638A KR20030022361A (ko) 2000-08-04 2001-08-03 티타늄 질화물 에칭방법

Country Status (6)

Country Link
US (1) US6531404B1 (ko)
EP (1) EP1307901A2 (ko)
JP (1) JP2004519838A (ko)
KR (1) KR20030022361A (ko)
TW (1) TW589390B (ko)
WO (1) WO2002013241A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380409B1 (ko) * 2001-01-18 2003-04-11 삼성전자주식회사 반도체 메모리 소자의 패드배열구조 및 그의 구동방법
US6977184B1 (en) * 2001-10-31 2005-12-20 Lam Research Corporation Method and apparatus for nitride spacer etch process implementing in situ interferometry endpoint detection and non-interferometry endpoint monitoring
US20040242005A1 (en) * 2003-04-14 2004-12-02 Chentsau Ying Method of etching metal layers
US7078337B2 (en) * 2003-09-30 2006-07-18 Agere Systems Inc. Selective isotropic etch for titanium-based materials
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
JP4447419B2 (ja) * 2004-09-29 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100705397B1 (ko) * 2005-07-13 2007-04-10 삼성전자주식회사 저 저항의 텅스텐막 형성 방법
US7276450B2 (en) * 2005-11-01 2007-10-02 International Business Machines Corporation Etching processes using C4F8 for silicon dioxide and CF4 for titanium nitride
JP4908824B2 (ja) * 2005-11-11 2012-04-04 ローム株式会社 半導体装置の製造方法
JP4849881B2 (ja) * 2005-12-08 2012-01-11 株式会社日立ハイテクノロジーズ プラズマエッチング方法
KR20090008240A (ko) * 2006-03-16 2009-01-21 테갈 코퍼레이션 Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
US7442650B2 (en) * 2007-01-10 2008-10-28 International Business Machines Corporation Methods of manufacturing semiconductor structures using RIE process
US7815814B2 (en) * 2007-03-23 2010-10-19 Tokyo Electron Limited Method and system for dry etching a metal nitride
US8282844B2 (en) * 2007-08-01 2012-10-09 Tokyo Electron Limited Method for etching metal nitride with high selectivity to other materials
US8507385B2 (en) * 2008-05-05 2013-08-13 Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. Method for processing a thin film micro device on a substrate
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电***装置的方法
US8501628B2 (en) * 2010-03-23 2013-08-06 Tokyo Electron Limited Differential metal gate etching process
KR101868319B1 (ko) * 2010-10-06 2018-06-15 엔테그리스, 아이엔씨. 질화 금속을 선택적으로 에칭하기 위한 조성물 및 방법
US9059250B2 (en) 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch
US9437449B2 (en) * 2012-12-31 2016-09-06 Texas Instruments Incorporated Uniform, damage free nitride etch
US8987133B2 (en) 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
US8853095B1 (en) 2013-05-30 2014-10-07 International Business Machines Corporation Hybrid hard mask for damascene and dual damascene
RU2533740C1 (ru) * 2013-07-04 2014-11-20 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) Способ реактивного ионного травления слоя нитрида титана селективно к двуокиси кремния, поликремнию и вольфраму
KR101724456B1 (ko) * 2015-07-27 2017-04-07 현대자동차 주식회사 연료전지용 분리판의 코팅 방법 및 연료전지용 분리판
JP6817752B2 (ja) * 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
US10672618B2 (en) 2017-09-26 2020-06-02 International Business Machines Corporation Systems and methods for patterning features in tantalum nitride (TaN) layer
US11387111B2 (en) 2018-04-13 2022-07-12 Mattson Technology, Inc. Processing of workpieces with reactive species generated using alkyl halide
WO2021040823A1 (en) * 2019-08-23 2021-03-04 Tokyo Electron Limited Non-plasma etch of titanium-containing material layers with tunable selectivity to alternate metals and dielectrics
CN115461846B (zh) 2020-03-31 2023-07-25 玛特森技术公司 使用氟碳等离子体的工件的加工
JP7482684B2 (ja) 2020-05-21 2024-05-14 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US4675073A (en) 1986-03-07 1987-06-23 Texas Instruments Incorporated Tin etch process
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US5326427A (en) * 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5952244A (en) * 1996-02-15 1999-09-14 Lam Research Corporation Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6043163A (en) 1997-12-29 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. HCL in overetch with hard mask to improve metal line etching profile
KR100259352B1 (ko) * 1998-01-09 2000-08-01 김영환 반도체 소자의 다층막 건식각 방법
JP2000150477A (ja) * 1998-11-12 2000-05-30 Nec Corp ドライエッチング方法
US6358790B1 (en) * 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor

Also Published As

Publication number Publication date
WO2002013241A2 (en) 2002-02-14
EP1307901A2 (en) 2003-05-07
WO2002013241A3 (en) 2002-11-07
TW589390B (en) 2004-06-01
US6531404B1 (en) 2003-03-11
JP2004519838A (ja) 2004-07-02

Similar Documents

Publication Publication Date Title
KR20030022361A (ko) 티타늄 질화물 에칭방법
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US6440870B1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6660127B2 (en) Apparatus for plasma etching at a constant etch rate
US6759286B2 (en) Method of fabricating a gate structure of a field effect transistor using a hard mask
KR20040017805A (ko) 유기 반사방지 코팅（ａｒｃ）층의 에칭 방법
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
KR20040098598A (ko) 비결정 탄소 마스크를 사용하는 알루미늄층의 에칭방법
JP2003518738A (ja) シリコンの金属マスクエッチング方法
KR20030022272A (ko) 반도체 구조에서 텅스텐 또는 텅스텐 질화물 전극게이트를 에칭하는 방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
EP0820093A1 (en) Etching organic antireflective coating from a substrate
US6933243B2 (en) High selectivity and residue free process for metal on thin dielectric gate etch application
US6383941B1 (en) Method of etching organic ARCs in patterns having variable spacings
US6544896B1 (en) Method for enhancing etching of TiSix
US20030109138A1 (en) Method of etching tantalum
WO2004042813A1 (en) Method of etching a silicon-containing dielectric material
Labelle et al. Metal stack etching using a helical resonator plasma
KR980012064A (ko) 단결성 실리콘 에칭 방법
Tan et al. Direct trim etching process of Si/SiO 2 gate stacks using 193 nm ArF patterns

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid