KR20030022016A - 신호처리회로 - Google Patents

신호처리회로 Download PDF

Info

Publication number
KR20030022016A
KR20030022016A KR1020020035365A KR20020035365A KR20030022016A KR 20030022016 A KR20030022016 A KR 20030022016A KR 1020020035365 A KR1020020035365 A KR 1020020035365A KR 20020035365 A KR20020035365 A KR 20020035365A KR 20030022016 A KR20030022016 A KR 20030022016A
Authority
KR
South Korea
Prior art keywords
signal
output
high level
input signal
quality
Prior art date
Application number
KR1020020035365A
Other languages
English (en)
Inventor
마시모아키라
Original Assignee
티아크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티아크 가부시키가이샤 filed Critical 티아크 가부시키가이샤
Publication of KR20030022016A publication Critical patent/KR20030022016A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은, 신호처리회로에 관한 것으로, 입력신호에 포함되는 정보의 검출오류가 발생하기 전에도 2치화된 입력신호의 품질을 판정시키는 것을 목적으로 한다. 펄스신호 생성회로(60)에 있어서, 광학계(24)로부터 공급된 FM 변조된 워블신호를 FM 펄스신호로 2치화 변환시킨다. 펄스신호 생성회로(60)에서 2치화된 펄스형 워블신호로부터 잡음을 제거함으로써, 워블신호의 하이레벨기간 및 로우레벨기간을 검출한다. 그 하이레벨기간과 로우레벨기간을 합친 일주기 기간중에서, 펄스신호 생성회로(60)에서 2치화된 펄스형 워블신호의 상승 엣지 회수를 카운트한다. 그리고, 그 상승 엣지 회수에 따라서 워블신호의 품질을 판정한다.

Description

신호처리회로{SIGNAL PROCESSING CIRCUIT}
본 발명은, 신호처리회로에 관한 것으로, 특히, 예를 들면 워블신호 등의 2치화된 입력신호의 품질에 따른 신호를 출력하는 신호처리회로에 관한 것이다.
종래부터, CD나 DVD 등의 기록형 광 디스크에는, 정보가 기록/재생되는 트랙이 반경방향을 향하여 지그재그하는 워블이 형성된다. 광 디스크장치는, 디스크가 장착되었을 때에 해당 디스크의 표면에 대향하는 광학 헤드를 구비하고 있다. 광학 헤드는, 레이저 광을 디스크에 조사함으로써 디스크에 정보를 기록함과 동시에, 디스크로부터의 반사광을 수광함으로써 디스크에 기록된 정보에 따른 재생신호를 출력한다. 광학 헤드에 의해 재생된 정보에는, 디스크에 형성된 워블로 인한 신호(이하, 워블신호라 칭함)가 포함된다. 광 디스크장치는, 광학 헤드에 의해 재생된 정보로부터 워블신호를 추출하여, 그 워블신호에 따라서 디스크위치를 나타내는 어드레스정보의 취득, 디스크를 회전시키는 스핀들 모터의 구동제어, 또는 기준클록의 생성 등을 한다.
이와 같이 광 디스크장치를 적정하게 기능시키기 위해서는, 광 디스크에 형성된 워블로부터 적정하게 해당 워블에 따른 워블신호를 생성할 필요가 있다. 즉, 워블신호가 디스크의 워블에 따라서 적정하고 확실하게 재생된 것이 아니면, 디스크에의 기록이 중단되거나, 또는 그 기록의 속행이 불가능해지는 사태가 생기기 쉽다. 따라서, 이러한 불편함을 회피하기 위해서는, 광 디스크의 워블로부터 생성된워블신호의 품질을 감시하는 것이 중요해진다.
워블신호의 품질은, 워블신호에 포함되는 어드레스 정보 등의 검출 오류가 발생하였을 때는 악화되었다. 따라서, 워블신호의 품질을 어드레스 정보의 검출 오류 유무에 따라서 판정하는 것이 가능하다.
그러나, 워블신호에 근거한 어드레스정보의 검출 오류는, 워블신호의 품질이 상당히 악화되지 않는 한 발생하지 않는다. 이 때문에, 어드레스 정보의 검출 오류가 검출되었을 때는 이미 워블신호의 품질의 악화로 인해 디스크에의 기록이 중단되거나, 또는 그 기록의 속행이 불가능해질 가능성이 있다. 따라서, 이러한 점을 고려하면, 워블신호의 품질판정을 어드레스 정보의 검출 오류가 발생했는지 안했는지에 따라서 하는 것은 적절하지 않다.
본 발명은, 상술한 점을 감안하여 이루어진 것으로, 입력신호에 포함되는 정보의 검출 오류가 발생하기 전에도, 2치화된 입력신호의 품질을 판정시키는 것이 가능한 신호처리회로를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 일 실시예인 신호처리회로를 갖는 광 디스크장치의 블록 구성도,
도 2는 본 실시예의 광 디스크장치에 장착되는 광 디스크의 구성도,
도 3은 본 실시예에서의 광 디스크장치의 신호처리회로 내의 블록 구성도,
도 4는 본 실시예의 신호처리회로의 동작 파형도,
도 5는 본 실시예에서 워블신호의 품질을 판정하는 수법을 설명하기 위한 도면,
도 6은 워블신호의 품질판정을, 본 실시예의 수법을 사용하여 한 경우와, 대비예의 수법을 사용하여 한 경우를 비교한 도면.
*도면의 주요 부분에 대한 부호의 설명*
10 : 광 디스크장치12 : DVD-R/RW 디스크
14 : 그루브(트랙)16 : 워블
36 : 워블신호 처리회로60 : 펄스신호 생성회로
90 : 카운터92 : 래치
상기 목적은, 청구항 1에 기재한 것처럼, 2치화된 입력신호의 품질에 따른 신호를 출력하는 신호처리회로에 있어서, 소정 기간 중에 상기 입력신호의 상승 및/또는 하강의 회수를 카운트하는 엣지 카운터와,
상기 엣지 카운터에 의해 카운트된 상기 회수에 따른 신호를 상기 입력신호의 품질에 따른 신호로서 출력하는 출력수단을 구비하는 신호처리회로에 의해 달성된다.
청구항 1에 기재된 발명에 있어서, 2치화된 입력신호의 품질에 따른 신호로서, 소정 기간 중에 그 입력신호의 상승 및/또는 하강의 회수에 따른 신호가 출력된다. 입력신호의 상승 및/또는 하강의 회수는, 그 품질이 열화하지 않는 경우는 일회로, 그 품질이 열화할 수록 일회를 넘은 복수회가 된다. 따라서, 본 발명에서는, 입력신호의 품질에 따른 신호가 출력된다. 그런데, 입력신호에 포함되는 정보의 검출 오류는, 입력신호의 품질이 상당히 악화한 후가 아니면 생기지 않는다. 따라서, 입력신호의 품질에 따른 신호를 출력하는 것으로 하면, 상기한 검출 오류가 생기기 전에도 입력신호의 품질을 판정시키는 것이 가능해진다.
이 경우, 청구항 2에 기재한 것처럼, 청구항 1에 기재된 신호처리회로에 있어서, 상기 소정 기간은, 상기 입력신호의 일주기를 단위로서 설정되어 있는 것으로 하면 좋다.
또한, 청구항 3에 기재한 것처럼, 청구항 1 또는 2에 기재된 신호처리회로에 있어서, 상기 입력신호로부터 잡음성분을 제거한 신호를 생성하는 잡음제거신호 생성수단을 구비하고, 상기 소정기간은 상기 잡음제거신호 생성수단에 의해 생성된 신호의 극성이 반전하는 2개의 시기의 사이인 것으로 하면, 엣지 카운터의 카운트 값을, 입력신호의 잡음을 제거한 신호의 극성이 반전하는 2개의 시기의 사이에서의 상승 또는 하강의 회수로 할 수 있다.
청구항 4에 기재한 것처럼, 청구항 3에 기재된 신호처리회로에 있어서, 상기 잡음제거신호 생성수단은, 상기 입력신호가 하이레벨상태 또는 로우레벨상태가 되는 누적시간을 계수하는 누적시간 계수수단과, 상기 누적시간 계수수단에 의해 계수된 상기 누적시간에 따라서 하이레벨상태를 세트 또는 리세트함과 동시에, 해당 상태에 따라서 상기 누적시간을 클리어하는 유지부로 구성되고, 상기 엣지 카운터는, 상기 유지부가 하이레벨상태를 세트 또는 리세트하고 다음에 하이레벨상태를 세트 또는 리세트할 때까지의 기간 중의, 상기 입력신호의 상승 및/또는 하강의 회수를 카운트하는 것으로 하면 좋다.
또한, 청구항 5에 기재한 것처럼, 청구항 4에 기재된 신호처리회로에 있어서, 상기 누적시간 계수수단은, 상기 입력신호에 따라서 소정의 클록을 출력하는 게이트부와, 상기 게이트부로부터 출력되는 소정의 클록을 카운트하는 카운트부로 구성되고, 상기 유지부는, 상기 카운트부의 카운트 값에 따라서 하이레벨상태를 세트 또는 리세트하여, 해당 상태에 따라서 상기 카운트부의 카운트값을 클리어하는 것으로 하면 좋다.
이 경우, 청구항 6에 기재한 것처럼, 청구항 5에 기재된 신호처리회로에 있어서, 상기 게이트부는, 상기 입력신호가 하이레벨상태에 있는 기간만큼 소정의 클록을 출력하는 제 1 게이트부와, 상기 입력신호가 로우레벨상태에 있는 기간만큼 소정의 클록을 출력하는 제 2 게이트부를 갖고, 상기 카운트부는, 상기 제 1 게이트부로부터 출력되는 소정의 클록을 카운트하는 제 1 카운트부와, 상기 제 2 게이트부로부터 출력되는 소정의 클록을 카운트하는 제 2 카운트부를 갖고, 상기 유지부는, 상기 제 1 카운트부의 카운트값이 제 1 카운트 값에 이른 경우에, 하이레벨상태를 세트하고 상기 제 2 카운트부의 카운트값을 클리어함과 동시에, 상기 제 2 카운트부의 카운트값이 제 2 카운트값에 이른 경우에, 하이레벨상태를 리세트하고 상기 제 1 카운트부의 카운트값을 클리어하는 것으로 하면 좋다.
또한, 청구항 7에 기재한 것처럼, 청구항 5에 기재된 신호처리회로에 있어서, 상기 카운트부의 카운트값이 소정값에 이른 경우에 상기 엣지 카운터의 카운트값을 래치하는 래치회로와, 상기 카운트부의 출력을 소정의 시간만큼 지연시키는 지연회로를 구비하고, 상기 엣지 카운터는, 상기 지연회로의 출력에 따라서 클리어되는 것으로 하여도 된다.
한편, 출력수단이 출력하는 입력신호의 품질에 따른 신호에 의하면, 그 입력신호의 품질을 판정할 수 있다.
따라서, 청구항 8에 기재한 것처럼, 청구항 1 내지 7 중 어느 하나에 기재된 신호처리회로에 있어서, 상기 출력수단에 의해 출력되는 신호에 따라서 상기 입력신호의 품질을 판정하는 품질판정수단을 구비하는 것으로 하여도 된다.
이 경우, 청구항 9에 기재한 것처럼, 청구항 8에 기재된 신호처리회로에 있어서, 상기 품질판정수단은, 상기 출력수단에 의해 출력된 신호가 나타내는 상기 회수가 소정 회수를 넘는 경우, 상기 입력신호의 품질이 악화하고 있다고 판정하는 것으로 하여도 된다.
또한, 청구항 10에 기재한 것처럼, 청구항 8 또는 9에 기재된 신호처리회로에 있어서, 상기 품질판정수단은, 상기 출력수단에 의해 출력된 신호가 나타내는상기 회수가 많을수록, 상기 입력신호의 품질의 악화정도가 크다고 판정하는 것으로 하여도 된다.
그런데, 청구항 11에 기재한 것처럼, 청구항 1 내지 10 중 어느 한 항에 기재된 신호처리회로에 있어서, 상기 출력수단에 의해 출력된 신호가 나타낸 상기 회수가 소정 회수를 넘는 경우, 상기 입력신호에 이상이 생긴 것으로서 소정의 경고를 하는 경고수단을 구비한 신호처리회로는, 사용자에게 입력신호의 품질 이상을 알리는 데에 유효하다.
또한, 청구항 8에 기재된 발명에 있어서, 소정기간 중의 입력신호의 상승 및/또는 하강의 회수가 소정 회수를 넘은 경우, 소정의 경고가 행해진다. 이 때문에, 사용자에게 입력신호의 품질에 이상이 생겼다는 것을 알릴 수 있다.
[발명의 실시예]
도 1은 본 발명의 일 실시예인 광 디스크장치(10)의 블록 구성도를 나타낸다. 또한, 도 2는 본 실시예의 광 디스크장치(10)에 장착되는 광 디스크의 구성을 나타낸 도면이다.
본 실시예에서, 광 디스크장치(10)는, 예를 들면, DVD-R/RW 드라이브(기록계 블록은 도면 생략)로, DVD-R/RW 디스크(이하, 간단히 디스크라 칭함)(12)가 장착됨으로서 그 디스크(12)에 대해서 정보를 기록/재생한다. 광 디스크장치(10)에 장착되는 디스크(12)는, 도 2에 나타낸 것처럼, 정보가 기록/재생되는 트랙인 그루브(14)를 갖고 있다. 그루브(14)는, 디스크(12)의 반경방향으로 소정의 주기로지그재그하고 있다. 즉, 디스크(12)에는, 정현파형 워블(16)이 형성된다.
도 1에 나타낸 것처럼, 광 디스크장치(10)는, 스핀들 모터(20)를 구비하고 있다. 스핀들 모터(20)는, 광 디스크장치(10)에 장착된 디스크(12)를 회전시키는 기능을 갖고 있다. 스핀들 모터(20)에는, 스핀들 서보회로(22)가 접속된다. 스핀들 서보회로(22)는, 소정의 회전수로 디스크(12)가 회전하도록 스핀들 모터(20)에 대하여 구동지령을 한다.
또한, 광 디스크장치(10)는, 광학계(24)를 구비한다. 광학계(24)는, 광학 헤드(24a)를 갖고, 광학 헤드(24a)가 광 디스크장치(10)에 장착된 디스크(12)의 표면에 대향하도록 배치된다. 광학 헤드(24a)는, 레이저 광을 디스크(12)에 조사함으로써 디스크(12)에 정보를 기록함과 동시에, 디스크(12)로부터의 반사광을 수광함으로써 디스크(12)에 기록된 정보에 따른 재생신호를 출력한다.
광 디스크장치(10)는, 또한, 스레드 모터(26)를 구비한다. 스레드 모터(26)는, 광학계(24)를 구성하는 캐리지를 디스크(12)의 반경방향으로 이동시키는 기능을 갖고 있다. 스레드 모터(26)에는, 이송 서보회로(28)가 접속된다. 이송 서보회로(28)는, 소정의 지름 방향 위치에 광학계(24)의 캐리지가 위치하도록 스레드 모터(26)에 대하여 구동지령을 한다.
광학계(24)는, 광학계(24)의 포커스/트랙킹을 제어하는 포커스·트랙킹 액추에이터(도시하지 않음)를 갖고 있다. 포커스·트랙킹 액추에이터에는, 포커스/트랙킹 서보회로(30)가 접속된다. 서보회로(30)는, 광학계(24)가 소정의 규칙에 따라서 포커스/트랙킹되도록 그 액추에이터에 대하여 구동지령을 한다. 이와 같이 스레드모터(26) 및 포커스·트랙킹 액추에이터가 구동됨으로써, 광학계(24)가 디스크(12)에 조사하는 레이저 빔의 위치가 제어된다.
광학계(24)에는, RF 앰프(32)가 접속된다. 광학 헤드(24a)가 출력한 디스크(12)에 기록된 정보에 따른 재생신호는, RF 앰프(32)에 공급된다. RF 앰프(32)는, 재생신호를 증폭한다. RF 앰프(32)에는, 인코드/디코드회로(34)가 접속된다. RF 앰프(32)에서 증폭된 재생신호의 주신호는, 인코드/디코드회로(34)에 공급된다. 인코드/디코드회로(34)는, RF 앰프(32)로부터 공급된 신호로부터 각 종의 서보신호를 추출하여, 그 신호를 각 서보회로에 출력한다.
광학계(24)에는, 또한, 워블신호 처리회로(36)가 접속된다. 광학 헤드(24a)가 출력한 재생신호에는, 디스크(12)에 형성된 워블(16)로 인해 정현파형 신호(이하, 워블신호라 칭함)가 포함된다. 워블신호 처리회로(36)는, 광학 헤드(24a)에 의한 재생신호로부터 정현파형 워블신호를 추출하여, 그 신호를 후술하는 것처럼 처리한다. 워블신호 처리회로(36)는, 또한, 상기한 인코드/디코드회로(34)에 접속한다. 인코드/디코드회로(34)는, 또한, 워블신호 처리회로(36)로부터 공급된 신호를 복조처리하여, 그 신호로부터 디스크(12)의 트랙위치를 나타내는 어드레스 정보를 추출한다.
인코드/디코드회로 34에는, 인코드/디코드회로 40가 접속된다. 인코드/디코드회로 40은, 광 디스크장치(10)에 장착된 디스크(12) 고유의 ECC(Error Correcting Code)의 인코드/디코드, 헤더의 검출 등을 처리한다. 인코드/디코드회로 40은, RAM(42)를 갖는다. RAM(42)은, 인코드/디코드회로 40에서의 처리 작업용기억영역으로서 사용된다.
인코드/디코드회로(40)에는, 인터페이스/버퍼 제어기(44)가 접속된다. 인터페이스/버퍼 제어기(44)는, 호스트 컴퓨터(46)에 접속하고, 호스트 컴퓨터(46)와 데이터를 주고받아 데이터의 버퍼링을 제어한다. 인터페이스/버퍼 제어기(44)는, RAM(48)을 갖고 있다. RAM(48)은, 인터페이스/버퍼 제어기(40)의 작업용 기억영역으로서 사용된다.
인코드/디코드회로(34, 40) 및 인터페이스/버퍼 제어기(44)에는, CPU(50)가 접속된다. CPU(50)는, 호스트 컴퓨터(46)로부터의 지령에 따라서 광 디스크장치(10) 전체의 제어, 구체적으로는, 상기한 스핀들 서보회로(22), 이송 서보회로(28) 및 포커스/트랙킹 서보회로(30)에 의한 제어 및 광학계(24)에서의 레이저의 제어 등을 한다. CPU(50)에는, 경보 스피커(52) 및 경고 램프(54)가 접속된다. CPU(50)는, 광 디스크장치(10)의 제어에 관해서 이상이 생긴 경우에 경보 스피커(52) 및 경고 램프(54)를 구동한다. 경보 스피커(52) 및 경고 램프(54)는, CPU(50)로부터의 지령에 따라서 광 디스크장치(10)의 이상에 관해서 경보·경고를 한다.
도 3은 본 실시예에서의 광 디스크장치(10)의 워블신호 처리회로(36)내의 블록 구성도이다. 워블신호 처리회로(36)는, 펄스신호 생성회로(60)를 구비하고 있다. 펄스신호 생성회로(60)에는, 광학계(24)의 광학 헤드(24a)로부터 FM 변조된 워블신호가 공급된다. 펄스신호 생성회로(60)는, 우선, 워블신호로서 공급된 FM 변조신호를 제로레벨과 비교한다. 그리고, FM 변조신호의 레벨이 "0"이상인 경우는 하이레벨신호를, 한편, FM 변조신호의 레벨이 "0"보다 작은 경우는 로우레벨신호를 출력함으로써, 워블신호를 디지털 데이터로 변환하여 FM 펄스신호를 생성한다.
펄스신호 생성회로(60)의 출력단자는, AND 게이트(62)에 접속됨과 동시에, 반전회로(64)를 통해 AND 게이트(66)에 접속된다. AND 게이트(62, 66)에는, 함께 CPU(50)로부터 일정 시간간격의 기준클록이 공급된다. AND 게이트(62)는, 펄스신호 생성회로(60)에서 FM 펄스신호로 변환된 결과 얻어진 워블신호가 하이레벨에 있을 때에 CPU(50)로부터의 기준클록을 통과시킨다. AND 게이트(62)의 출력단자에는, 하이(High) 게이트 카운터(68)의 클록입력단자가 접속된다. AND 게이트(62)를 통과한 기준클록은, 하이 게이트 카운터(68)에 공급된다. 하이 게이트 카운터(68)는, 공급된 기준클록을 카운트하는 기능을 갖고 있다. 하이 게이트 카운터(68)의 출력단자는, RS 플립플롭(70)의 세트단자에 접속한다. 하이 게이트 카운터(68)는, 기준클록을 카운트 하여 얻은 카운트값 중 제 i 자리수의 값 Qi를 RS 플립플롭(70)의 세트단자에 공급한다.
반전회로(64)는, 펄스신호 생성회로(60)에서 FM 펄스신호로 변환된 워블신호를 반전시켜, 그 반전신호를 AND 게이트(66)에 공급한다. AND 게이트(66)는, 반전회로(64)로부터의 신호가 하이레벨에 있을 때, 즉, 펄스신호 생성회로(60)에서 FM 펄스신호로 변환된 워블신호가 로우레벨에 있을 때에 CPU(50)로부터의 기준클록을 통과시킨다. AND 게이트(66)의 출력단자에는, 로우(Low) 게이트 카운터(72)의 클록입력단자가 접속된다. AND 게이트(66)를 통과한 기준클록은, 로우 게이트 카운터(72)에 공급된다. 로우 게이트 카운터(72)는, 공급된 기준클록을 카운트하는기능을 갖고 있다. 로우 게이트 카운터(72)의 출력단자는, RS 플립플롭(70)의 리세트 단자에 접속된다. 로우 게이트 카운터(72)는, 기준클록을 카운트 하여 얻은 카운트값 중 제 i 자리수의 값 Qi을 RS 플립플롭(70)의 리세트 단자에 공급한다.
즉, RS 플립플롭(70)은, 하이 게이트 카운터(68)의 제 i 자리수의 값 Qi가 상승하였을 때, 비반전 출력 Q를 세트(즉, 하이레벨로)하고, 반전출력 인버터 Q를 리세트(즉, 로우레벨로) 한다. 또한, RS 플립플롭(70)은, 로우 게이트 카운터(72)의 제 i 자리수의 값 QI가 상승하였을 때, 비반전 출력 Q를 리세트하고, 반전출력 인버터 Q를 세트한다.
RS 플립플롭(70)의 비반전 출력단자 Q는, 하이 게이트 카운터(68)의 클리어단자에 접속된다. 하이 게이트 카운터(68)는, RS 플립플롭(70)의 비반전 출력 Q가 하이레벨에 있을 때에 클리어 된다. 또한, RS 플립플롭(70)의 반전출력 인버터 Q는, 로우 게이트 카운터(72)의 클리어단자에 접속된다. 로우 게이트 카운터(72)는, RS 플립플롭(70)의 반전출력 인버터 Q가 하이레벨에 있을 때에 클리어 된다.
RS 플립플롭(70)의 비반전 출력단자 Q는, 또한, D 플립플롭(74)의 데이터단자에 접속함과 동시에, EX-OR 게이트(76)에 접속한다. D 플립플롭(74)의 클록단자에는, 상기한 CPU(50)로부터의 기준클록이 공급된다. D 플립플롭(74)은, 기준클록이 상승할 때의 데이터단자에 나타나는 레벨을 유지하여 출력한다. D 플립플롭(74)의 출력단자 Q는, D 플립플롭(78)의 데이터단자에 접속하고, 상기한 EX-OR 게이트 76에 접속함과 동시에, EX-OR 게이트 80에 접속한다. EX-OR 게이트 76은, RS 플립플롭(70)의 비반전 출력 Q와 D 플립플롭(74)의 출력과의 배타적 논리합을 출력한다.
D 플립플롭(78)의 클록단자에는, 상기한 CPU(50)로부터의 기준클록이 공급된다. D 플립플롭(78)은, 기준클록이 상승할 때의 데이터단자에 나타나는 레벨을 유지하여 출력한다. D 플립플롭(78)의 출력단자 Q는, 상기한 EX-OR 게이트(80)에 접속된다. EX-OR 게이트(80)는, D 플립플롭 74의 출력과 D 플립플롭 78의 출력과의 배타적 논리합을 출력한다.
EX-OR 게이트(80)의 출력단자는, 카운터(82)의 클리어단자에 접속된다. 카운터(82)에는, CPU(50)로부터의 기준클록이 공급된다. 카운터(82)는, 기준클록을 카운트함과 동시에, EX-OR 게이트(80)의 출력이 하이레벨에 있는 경우에 카운트값을 클리어 한다. 카운터(82)의 출력단자는, 래치(84)에 접속된다. 상기한 EX-OR 게이트(76)의 출력단자는, 래치(84)의 래치단자에 접속된다. 래치(84)는, EX-OR 게이트(76)의 출력이 상승하였을 때에 카운터(82)로부터 공급되는 카운트값을 래치한다.
래치(84)의 출력단자에는, 디지털 LPF(Low Pass Filter)(86)가 접속된다. 디지탈 LPF(86)는, 래치(84)로부터 공급된 디지탈값인 카운트값에 관해서 저역통과처리를 하여 잡음을 제거한다. 따라서, 워블신호 처리회로(36)는, 디스크(12)에 어드레스정보에 따라서 형성된 워블(16)에 의한 워블신호를 정현파형으로 FM 변조된 신호로부터 디지털 신호로 변환하여, 인코드/디코드회로(34)에 공급한다.
로우 게이트 카운터(72)의 출력단자는, 또한, 지연회로(88)의 입력단자에 접속된다. 지연회로(88)에는, CPU(50)로부터의 기준클록이 공급된다. 지연회로(88)는, 로우 게이트 카운터(72)의 출력이 하이레벨로 되었을 때, 다음의 클록이 입력될 때까지 출력을 로우레벨로 하여, 클록이 입력된 경우에 출력을 하이레벨로 함과 동시에, 그 다음 클록이 입력된 경우에 출력을 로우레벨로 한다. 지연회로(88)의 출력단자는, 카운터(90)의 클리어단자에 접속된다. 카운터(90)에는, 펄스신호 생성회로(60)가 접속되고, FM 펄스신호로 2치화 변환된 워블신호가 공급된다. 카운터(90)는, 워블신호의 로우레벨로부터 하이레벨에의 상승 엣지 회수를 카운트함과 동시에, 지연회로(88)의 출력이 하이레벨에 있는 경우에 그 카운트값을 클리어한다.
카운터(90)의 출력단자는, 래치(92)의 입력단자에 접속된다. 또한, 상기한 로우 게이트 카운터(72)의 출력단자는, 래치(92)의 래치단자에 접속된다. 래치(92)는, 로우 게이트 카운터(72)의 출력이 상승하였을 때에 카운터(90)로부터 공급된 카운트값을 래치한다. 래치(92)의 출력단자에는, 상기한 CPU(50)가 접속된다. CPU(50)는, 래치(92)에서 래치된 카운트값에 따라서 FM 펄스신호로 되어 있는 워블신호의 로우레벨로부터 하이레벨로의 상승 엣지 회수를 검출한다.
다음에, 도 4를 참조하여, 도 3에 나타낸 워블신호 처리회로(36)의 동작에 관하여 설명한다.
도 4는 본 실시예의 워블신호 처리회로의 동작 파형을 나타낸 도면이다. 또한, 도 4a에는 펄스신호 생성회로(60)의 출력파형이, 도 4b에는 기준클록이, 도 4c에는 AND 게이트(62)의 출력파형이, 도 4d에는 반전회로(64)의 출력파형이, 도 4e에는 AND 게이트(66)의 출력파형이, 도 4f에는 하이 게이트 카운터(68)의 출력파형이, 도 4g에는 로우 게이트 카운터(72)의 출력파형이, 도 4h에는 RS 플립플롭(70)의 비반전 출력파형이, 도 4i에는 RS 플립플롭(70)의 반전 출력파형이, 도 4j에는 D 플립플롭(74)의 출력파형이, 도 4k에는 D 플립플롭(78)의 출력파형이, 도 4l에는 EX-OR 게이트(76)의 출력파형이, 도 4m에는 EX-OR 게이트(80)의 출력파형이, 도 4n에는 지연회로(88)의 출력파형이, 각각 도시되어 있다.
펄스신호 생성회로(60)에서 생성된 펄스형의 워블신호가 로우레벨로 유지되어 있는 상황하(시각 t1(또는 시각 t9)이전)에서는, RS 플립플롭(70)의 비반전 출력 Q는 로우레벨로 유지되고, 반전출력 인버터 Q는 하이레벨로 유지된다. 이 때문에, 로우 게이트 카운터(72)는, 도 4g에 나타낸 것처럼 클리어상태로 되어 있다. 이러한 상태로부터 도 4a에 나타낸 것처럼, 시각 t1에서 펄스형의 워블신호가 하이레벨로 변화되면, 그 동안만큼 AND 게이트(62)가 도 4c에 나타낸 것처럼 기준클록을 통과시킴으로써, 하이 게이트 카운터(68)가 클록의 카운트를 시작한다. 또한, 펄스형의 워블신호가 하이레벨로부터 로우레벨로 변화된 경우는, AND 게이트(62)가 기준클록을 통과시키지 않으므로, 하이 게이트 카운터(68)는 클록의 카운트를 중단한다.
하이 게이트 카운터(68)가 RS 플립플롭(70)의 세트단자에 예를 들면, 제 3 자리수의 값 Q3을 공급하는 것으로 하면, 하이 게이트 카운터(68)는, 클록을 8카운트할 때까지는 RS 플립플롭(70)의 세트단자에 로우레벨신호를 공급한다. 그리고, 시각 t2(또는 시각 t10)에 있어서 클록을 8 카운트한 경우, RS 플립플롭(70)의 세트단자에 도 4f에 나타낸 것처럼 하이레벨신호를 공급한다. 세트단자에 하이레벨신호가 공급되면, RS 플립플롭(70)의 비반전 출력 Q는 도 4h에 나타낸 것처럼 하이레벨로 반전하고, 반전출력 인버터 Q는 도 4i에 나타낸 것처럼 로우레벨로 반전한다. RS 플립플롭(70)의 비반전 출력 Q가 하이레벨이 되면, 하이 게이트 카운터(68)는 클리어상태로 된다. 또한, RS 플립플롭(70)의 반전출력 인버터 Q가 로우레벨이 되면, 로우레벨 카운터(72)의 클리어상태가 해제된다.
또한, RS 플립플롭(70)의 비반전 출력 Q가 하이레벨로 반전하면, D 플립플롭(74)의 출력은, 다음 클록이 입력될 때까지 로우레벨을 유지한다. 이러한 상태가 실현되는 경우는, EX-OR 게이트(76)의 2개의 입력이 로우레벨과 하이레벨이 되므로, EX-OR 게이트(76)의 출력은 도 4l에 나타낸 것처럼 로우레벨로부터 하이레벨로 반전한다. EX-OR 게이트(76)의 출력이 하이레벨로 반전하면, 그 업(up) 엣지에서 래치(84)는 카운터(82)의 출력을 래치한다.
그 후, 시각 t3(또는 시각 t11)에서 클록이 입력되면, D 플립플롭(74)의 출력이 도 4j에 나타낸 것처럼 하이레벨로 반전하고, EX-OR 게이트(76)의 2개의 입력이 동시에 하이레벨이 된다. 이 경우, EX-OR 게이트(76)의 출력은, 하이레벨로부터 로우레벨로 반전한다. 또한, D 플립플롭(74)의 출력이 하이레벨로 반전하면, D플립플롭(78)의 출력은 다음 클록이 입력될 때까지 로우레벨을 유지한다. 이러한 상태가 실현되는 경우는, EX-OR 게이트(80)의 2개의 입력이 로우레벨과 하이레벨로 되기 때문에, EX-OR 게이트(80)의 출력은 도 4m에 나타낸 것처럼 로우레벨로부터 하이레벨로 반전한다. EX-OR 게이트(80)의 출력이 하이레벨로 반전하면, 카운터(82)의 카운트값은 클리어 된다. 따라서, 카운터(82)의 카운트값은, 래치(84)에 래치된 직후에 클리어 된다.
그 후, 시각 t4(또는 시각 t12)에서, 클록이 입력되면, D 플립플롭(78)의 출력이 도 4k에 나타낸 것처럼 하이레벨로 반전하고, EX-OR 게이트(80)의 2개의 입력이 동시에 하이레벨이 된다. 이 경우, EX-OR 게이트(80)의 출력은, 하이레벨로부터 로우레벨로 반전한다. EX-OR 게이트(80)의 출력이 로우레벨상태가 되면, 카운터(82)의 클리어상태가 해제된다.
다음에, 시각 t5(또는 시각 t13)에서, 펄스형의 워블신호가 하이레벨로부터 로우레벨로 변화되면, 그 동안만큼 AND 게이트(66)가 도 4e에 나타낸 것처럼 기준클록을 통과시킴으로써 로우 게이트 카운터(72)는 클록을 카운트 한다. 또한, 펄스형의 워블신호가 로우레벨로부터 하이레벨로 변화된 경우는, AND 게이트(66)가 기준클록을 통과시키지 않기 때문에, 로우 게이트 카운터(72)는 클록의 카운트를 중단한다.
로우 게이트 카운터(72)가 RS 플립플롭(70)의 리세트 단자에 예를 들면, 제 3 자리수의 값 Q3을 공급하는 것으로 하면, 로우 게이트 카운터(72)의 출력은, 클록을 8 카운트할 때까지는 로우레벨로 유지된다. 그리고, 시각 t6(또는 시각 t14)에서 클록이 8 카운트된 경우, 도 4g에 나타낸 것처럼 하이레벨로 반전한다. 이 경우, RS 플립플롭(70)의 리세트 단자, 래치(92)의 래치단자 및 지연회로(88)에는 하이레벨의 신호가 공급된다.
RS 플립플롭(70)의 리세트 단자에 하이레벨신호가 공급되면, RS플립플롭(70)의 비반전 출력 Q는 로우레벨로 반전하여 리세트 되고, 반전출력 인버터 Q는 하이레벨로 반전한다. RS 플립플롭(70)의 비반전 출력 Q가 리세트 되면, 하이 게이트 카운터(68)의 클리어 상태는 해제된다. 또한, RS 플립플롭(70)의 반전출력 인버터 Q가 하이레벨이 되면, 로우레벨 카운터(72)는 클리어상태로 된다. 래치(92)의 래치단자에 하이레벨의 신호가 공급되면, 래치(92)는, 그 업 엣지에서 카운터(90)의 출력을 래치한다.
또한, RS 플립플롭(70)의 비반전 출력 Q가 로우레벨로 반전하면, D 플립플롭(74)의 출력은, 다음 클록이 입력될 때까지 하이레벨을 유지하기 때문에, EX-OR 게이트(76)의 2개의 입력이 하이레벨과 로우레벨로 되어, 그 출력이 로우레벨로부터 하이레벨로 반전한다. 이 경우, 래치(84)는, 그 업 엣지에서 그 시점에서의 카운터(82)의 카운트값을 래치한다.
그 후, 시각 t7(또는 시각 t15)에서 클록이 입력되면, D 플립플롭(74)의 출력이 로우레벨로 반전하고, EX-OR 게이트(76)의 2개의 입력이 동시에 로우레벨이 되어, 그 출력이 하이레벨로부터 로우레벨로 반전한다. 또한, D 플립플롭(74)의 출력이 로우레벨로 반전하면, D 플립플롭(78)의 출력은 다음 클록이 입력될 때까지 하이레벨을 유지하기 때문에, EX-OR 게이트(80)의 2개의 입력이 하이레벨과 로우레벨로 되어, 그 출력이 로우레벨로부터 하이레벨로 반전한다. 이 경우에는, 카운터(82)의 카운트값이 클리어 된다.
또한, 시각 t7(또는 시각 t15)에서 클록이 입력되면, 지연회로(88)의 출력이 로우레벨로부터 하이레벨로 반전한다. 이 경우에는, 카운터(90)의 카운트값이 클리어 된다. 따라서, 카운터(90)의 카운트값은 래치(92)에 래치된 직후에 클리어 된다.
그 후, 시각 t8에서 클록이 입력되면, D 플립플롭(78)의 출력이 로우레벨로 반전하고, EX-OR 게이트(80)의 2개의 입력이 동시에 로우레벨로 되기 때문에, EX-OR 게이트(80)의 출력은 하이레벨로부터 로우레벨로 반전한다. 이 경우에는, 카운터(82)의 클리어상태가 해제된다. 또한, 시각 t8에서 클록이 입력되면, 지연회로(88)의 출력이 하이레벨로부터 로우레벨로 반전한다. 이 경우에는, 카운터(90)의 클리어상태가 해제된다.
이러한 구성에서는, 펄스신호로 2치화 변환된 결과 얻어진 워블신호가 하이레벨에 있는 상태에서만 하이 게이트 카운터(68)가 기준클록의 회수를 카운트하고, 그 결과, 그 회수가 소정의 값에 이른 경우에 워블신호가 하이레벨로 되었다고 판정된다. 또한, 워블신호가 로우레벨에 있는 상태에서만 로우 게이트 카운트(72)가 기준클록의 회수를 카운트하고, 그 결과, 그 회수가 소정의 값에 이른 경우에 워블신호가 로우레벨로 되었다고 판정된다. 즉, 워블신호가 하이레벨로 되었는지 아닌지를 판정하기 위한 기준클록의 회수는, 워블신호가 로우레벨에 있는 상태에서는 카운트되지 않고, 또한, 워블신호가 로우레벨로 되었는지 아닌지를 판정하기 위한 기준클록의 회수는, 워블신호가 하이레벨에 있는 상태에서는 카운트되지 않는다.
이 때문에, 본 실시예에서는, 펄스신호 생성회로(60)에서 펄스신호로 2치화 변환된 워블신호가 잡음을 포함하고 있는 경우에도, 제 1회의 잡음으로 인해 기준클록 회수의 카운트가 그 후 계속되어 버리는 사태는 회피된다. 따라서, 2치화된워블신호에서의 하이레벨기간의 검출 및 로우레벨기간의 검출을 동시에 잡음의 영향을 경감하면서 하는 것이 가능해진다.
또한, 이러한 구성에서는, 카운터(90)의 클리어상태가 해제된 후, 그 카운터(90)가 래치되기까지의 기간, 구체적으로는, 워블신호가 하이레벨로부터 로우레벨로 변화되었다고 판정된 후, 다음에 하이레벨로부터 로우레벨로 변화되었다고 판정되기까지의 기간에, 펄스신호 생성회로(60)에서 2치화된 워블신호가 로우레벨로부터 하이레벨로 변화된 회수, 즉, 워블신호의 상승 엣지 회수가 계수된다.
워블신호가 디스크(12)의 워블(16)에 따라서 적정하게 2치화되어 있는 경우에는, 워블신호에 잡음은 중첩되어 있지 않으므로, 워블신호의 일주기 기간 중에 상승하는 회수는 일회이지만, 2치화된 워블신호가 잡음의 영향을 받으면, 워블신호의 일주기 기간 중에 상승하는 회수가 일회를 넘는 복수회가 된다. 워블신호에 중첩된 잡음이 과대해질수록, 그 상승 엣지 회수는 많아지고, 펄스신호 생성회로(60)에서 펄스신호로 2치화 변환된 워블신호의 품질은 악화되게 된다. 따라서, 일주기 기간중의, 펄스신호 생성회로(60)에서 펄스신호로 변환된 워블신호의 상승 엣지 회수를 계수하는 것으로 하면, 그 워블신호의 품질을 판정하는 것이 가능해진다.
도 5는 본 실시예에 있어서 워블신호의 품질을 판정하는 수법을 설명하기 위한 도면이다. 또한, 도 5는, 일주기 기간 중에 워블신호의 상승 엣지 회수가, 1회인 경우(기본검출주기 1), 2회인 경우(기본검출주기 2) 및 4회인 경우(기본검출주기 3)를 각각 도시하고 있다.
본 실시예에서, 카운터(90)는, 펄스신호 생성회로(60)에서 2치화된 펄스형의워블신호의 일주기 기간중의 상승 엣지 회수를 출력한다. 그리고, 그 출력은, CPU(50)에 공급된다. CPU(50)는, 워블신호의 일주기 기간중의 그 신호의 상승 엣지 회수에 따라서 워블신호의 품질을 판정한다. 구체적으로는, 공급된 상승 엣지 회수가 일회인 경우는, 워블신호는 열화하지 않아, 그 품질은 악화하지 않고 있다고 판정하고, 또한, 상승 엣지 회수가 1회를 넘어 복수회에 이른 경우는, 워블신호에 잡음이 중첩되어, 그 품질은 악화하고 있다고 판정한다. 그리고, 그 상승 엣지 회수가 많을수록, 워블신호의 주입 잡음이 크고, 그 품질의 악화가 진행하고 있다고 판정한다.
또한, CPU(50)는, 워블신호의 복수의 주기 기간 중에 상승 엣지 회수를 검출하여, 그 회수에 따라서 워블신호의 품질을 판정하는 것으로 하여도 된다. 즉, 워블신호의 일주기인 기본 검출주기를 n(자연수)개 합친 기간을 워블신호의 상승 엣지의 회수를 검출하기 위한 검출주기(=(기본검출주기)*n)로서 설정해두고, 그 검출주기에서의 상승 엣지 회수에 따라서 워블신호의 품질을 판정하는 것으로 하여도 된다. 이 경우에도, 워블신호의 상승 엣지 회수가 소정값을 넘은 경우에 그 품질이 악화하고 있다고 판정하고, 또한, 그 엣지 회수가 많을수록 품질의 악화가 진행되고 있다고 판정할 수 있다.
또한, 검출주기 중에 각 기본 검출주기에서의 상승 엣지 회수를 각각 검출하여, 그 중의 최대 엣지 회수에 따라서 품질을 판정하여도 된다. 또한, 각 기본 검출주기에서의 상승 엣지 회수에 허용범위를 설치하고, 그 엣지 회수가 예를 들면 3회 이내인 경우는 품질은 악화하지 않았다고 판정하고, 3회를 넘는 경우는 품질이상이 생겼다고 판정하여도 된다.
이와 같이, 본 실시예에 의하면, 펄스신호 생성회로(60)에서 생성된 펄스형의 워블신호의 품질상태에 따른 상승 엣지 회수를 카운터(90)로부터 출력할 수 있어, 그 회수에 따라서 워블신호의 품질판정을 단계적으로 세밀하게 할 수 있다.
도 6은 워블신호의 품질판정을, 본 실시예의 수법을 이용하여 한 경우와, 워블신호에 따라서 추출되어야 할 어드레스 정보의 검출 오류가 발생하였는지 아닌지에 따라서 한 경우(이하, 이 수법을 대비예라 칭함)를 비교한 도면을 나타낸다. 또한, 도 6은 광학계(24)의 포커스 오프셋, 트랙킹 오프셋 또는 틸트 오프셋을 횡축으로 하고, 판정되는 워블신호의 품질을 종축으로 하여서, 본 실시예의 경우를 실선으로, 대비예의 경우을 일점쇄선으로 각각 도시한 것이다.
워블신호에 따라서 추출되어할 어드레스정보의 검출 오류는, 도 6에 일점쇄선으로 나타낸 것처럼, 포커스 오프셋, 트랙킹 오프셋 및 틸트 오프셋이 최적 오프셋으로부터 상당히 이격하지 않는 한 발생하지 않는다. 즉, 이들의 오프셋이 최적 오프셋에 가까운 것이면, 어드레스 정보의 검출 오류가 생기는 경우는 없다. 이 때문에, 어드레스정보의 검출 오류 유무에 따라서 워블신호의 품질을 판정하는 대비예의 구성에서는, 워블신호의 품질을 세밀하게 정확히 판정하는 것은 불가능하다.
이에 대하여, 본 실시예에 있어서, 워블신호의 품질판정은, 워블신호에 따라서 추출되어야 할 어드레스정보의 검출 오류 유무에 관계없이 행해진다. 포커스 오프셋, 트랙킹 오프셋 및 틸트 오프셋이 최적 오프셋으로부터 어긋날 수록, 그에 따라서 워블신호의 품질은 악화하는 것이다. 따라서, 본 실시예의 수법에 의하면, 어드레스정보의 검출 오류가 발생하기 전에 있더라도 워블신호의 품질을 판정할 수 있어, 세밀하게 정확히 워블신호의 품질을 판정하는 것이 가능해진다.
또한, 본 실시예에 있어서, CPU(50)는, 펄스신호 생성회로(60)에서 2치화된 펄스형 워블신호의 일주기 기간 중에 상승 엣지 회수가 소정 회수(예를 들면, 3회)를 넘은 경우에, 경보 스피커(52) 및 경고 램프(54)를 구동하는 것으로 하여도 된다. 이러한 구성에 의하면, 광 디스크장치(10)에서 생성되는 워블신호에 이상이 생긴 것을 사용자에게 알릴 수 있다.
또한, CPU(50)는, 펄스신호 생성회로(60)에서 2치화된 펄스형 워블신호의, 일주기 기간중에 상승 엣지 회수가 소정의 회수(예를 들면, 2회)를 넘은 경우에, 포커스 오프셋, 트랙킹 오프셋 또는 틸트 오프셋을 최적 오프셋에 가깝도록 각 종 제어를 하는 것으로 하여도 된다. 이러한 구성에 의하면, 워블신호의 품질을 가장 양호하게 하는 것이 가능해진다.
그런데, 상기한 실시예에서는, 펄스신호로 변환된 워블신호의 일주기 기간 중의 상승 엣지 회수를 계수하는 구성으로 되어 있지만, 워블신호의 하강 회수를 계수하는 구성에 적용하는 것도 가능하다.
상술한 것처럼, 청구항 1 내지 7에 기재된 발명에 의하면, 2치화된 입력신호의 품질에 따른 신호를 출력하기 때문에, 입력신호에 포함되는 정보의 검출 오류가 발생하기 전에도, 2치화된 입력신호의 품질을 판정시킬 수 있다.
또한, 청구항 8 내지 10에 기재된 발명에 의하면, 입력신호에 포함되는 정보의 검출 오류가 발생하기 전에도, 2치화된 입력신호의 품질을 판정할 수 있다.
또한, 청구항 11에 기재된 발명에 의하면, 사용자에게 입력신호의 품질 이상을 알릴 수 있다.

Claims (11)

  1. 2치화된 입력신호의 품질에 따른 신호를 출력하는 신호처리회로에 있어서,
    소정 기간 중에 상기 입력신호의 상승 및/또는 하강 회수를 카운트하는 엣지 카운터와,
    상기 엣지 카운터에 의해 카운트된 상기 회수에 따른 신호를 상기 입력신호의 품질에 따른 신호로서 출력하는 출력수단을 구비한 것을 특징으로 하는 신호처리회로.
  2. 제 1 항에 있어서,
    상기 소정기간은, 상기 입력신호의 일주기를 단위로서 설정된 것을 특징으로 하는 신호처리회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 입력신호로부터 잡음성분을 제거한 신호를 생성하는 잡음제거신호 생성수단을 구비하고,
    상기 소정기간은, 상기 잡음제거신호 생성수단에 의해 생성된 신호의 극성이 반전하는 2개의 시기의 사이인 것을 특징으로 하는 신호처리회로.
  4. 제 3 항에 있어서,
    상기 잡음제거신호 생성수단은, 상기 입력신호가 하이레벨상태 또는 로우레벨상태가 되는 누적시간을 계수하는 누적시간 계수수단과,
    상기 누적시간 계수수단에 의해 계수된 상기 누적시간에 따라서 하이레벨상태를 세트 또는 리세트함과 동시에, 해당 상태에 따라서 상기 누적시간을 클리어하는 유지부로 구성되고,
    상기 엣지 카운터는, 상기 유지부가 하이레벨상태를 세트 또는 리세트하고나서 다음에 하이레벨상태를 세트 또는 리세트할 때까지의 기간 중의, 상기 입력신호의 상승 및/또는 하강의 회수를 카운트하는 것을 특징으로 하는 신호처리회로.
  5. 제 4 항에 있어서,
    상기 누적시간 계수수단은, 상기 입력신호에 따라서 소정의 클록을 출력하는 게이트부와,
    상기 게이트부로부터 출력되는 소정의 클록을 카운트하는 카운트부로 구성되고,
    상기 유지부는, 상기 카운트부의 카운트값에 따라서 하이레벨상태를 세트 또는 리세트하고, 해당 상태에 따라서 상기 카운트부의 카운트값을 클리어하는 것을특징으로 하는 신호처리회로.
  6. 제 5 항에 있어서,
    상기 게이트부는, 상기 입력신호가 하이레벨상태에 있는 기간만큼 소정의 클록을 출력하는 제 1 게이트부와,
    상기 입력신호가 로우레벨상태에 있는 기간만큼 소정의 클록을 출력하는 제 2 게이트부를 갖고,
    상기 카운트부는, 상기 제 1 게이트부로부터 출력되는 소정의 클록을 카운트하는 제 1 카운트부와,
    상기 제 2 게이트부로부터 출력되는 소정의 클록을 카운트하는 제 2 카운트부를 갖고,
    상기 유지부는, 상기 제 1 카운트부의 카운트값이 제 1 카운트값에 이른 경우에, 하이레벨상태를 세트하고 상기 제 2 카운트부의 카운트값을 클리어함과 동시에, 상기 제 2 카운트부의 카운트값이 제 2 카운트값에 이른 경우에, 하이레벨상태를 리세트하고 상기 제 1 카운트부의 카운트값을 클리어하는 것을 특징으로 하는 신호처리회로.
  7. 제 5 항에 있어서,
    상기 카운트부의 카운트값이 소정 값에 이른 경우에 상기 엣지 카운터의 카운트값을 래치하는 래치회로와,
    상기 카운트부의 출력을 소정의 시간만큼 지연시키는 지연회로를 구비하고,
    상기 엣지 카운터는, 상기 지연회로의 출력에 따라서 클리어되는 것을 특징으로 하는 신호처리회로.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 출력수단에 의해 출력되는 신호에 따라서 상기 입력신호의 품질을 판정하는 품질판정수단을 구비하는 것을 특징으로 하는 신호처리회로.
  9. 제 8 항에 있어서,
    상기 품질판정수단은, 상기 출력수단에 의해 출력된 신호가 나타내는 상기 회수가 소정 회수를 넘는 경우, 상기 입력신호의 품질이 악화하고 있다고 판정하는 것을 특징으로 하는 신호처리회로.
  10. 제 8 항에 있어서,
    상기 품질판정수단은, 상기 출력수단에 의해 출력된 신호가 나타내는 상기회수가 많을수록, 상기 입력신호의 품질의 악화 정도가 크다고 판정하는 것을 특징으로 하는 신호처리회로.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 출력수단에 의해 출력된 신호가 나타내는 상기 회수가 소정 회수를 넘은 경우, 상기 입력신호에 이상이 생긴 것으로 하여 소정의 경고를 하는 경고수단을 구비하는 것을 특징으로 하는 신호처리회로.
KR1020020035365A 2001-09-06 2002-06-24 신호처리회로 KR20030022016A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001270995A JP3785972B2 (ja) 2001-09-06 2001-09-06 信号処理回路
JPJP-P-2001-00270995 2001-09-06

Publications (1)

Publication Number Publication Date
KR20030022016A true KR20030022016A (ko) 2003-03-15

Family

ID=19096565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035365A KR20030022016A (ko) 2001-09-06 2002-06-24 신호처리회로

Country Status (5)

Country Link
US (1) US6954709B2 (ko)
JP (1) JP3785972B2 (ko)
KR (1) KR20030022016A (ko)
CN (1) CN1312692C (ko)
TW (1) TWI250510B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4048747B2 (ja) * 2001-09-17 2008-02-20 ティアック株式会社 信号処理回路および復調回路
JP2003091932A (ja) * 2001-09-17 2003-03-28 Teac Corp 信号処理回路
JP2004246948A (ja) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd データ記録制御装置
KR100924775B1 (ko) 2003-04-12 2009-11-05 삼성전자주식회사 동기 신호 보상 장치 및 방법
US7512043B2 (en) * 2004-07-08 2009-03-31 Realtek Semiconductor Corp. Apparatus and method for generating a tracking error signal in an optical disc drive
US7583569B2 (en) * 2004-07-08 2009-09-01 Realtek Semiconductor Corp. Apparatus and related method for generating a tracking error signal in an optical disc drive
US7633842B2 (en) * 2004-07-08 2009-12-15 Realtek Semiconductor Corp. Apparatus for generating tracking error signal in optical disc drive
TWI258740B (en) * 2004-07-08 2006-07-21 Realtek Semiconductor Corp Apparatus and method for generating a tracking error signal in an optical disc drive
KR20070082504A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 신호 품질 평가 장치 및 방법과 광 디스크 구동기
US7424381B2 (en) * 2006-02-15 2008-09-09 Samsung Electronics Co., Ltd. Apparatus and method of estimating the quality of input signal, and optical disc driver
EP3017547A1 (en) * 2013-07-01 2016-05-11 ESS Technology, Inc. Suppression of fixed-pattern jitter using fir filters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006109A (ko) * 1992-06-30 1994-03-23 오오가 노리오 동기 신호 검출기 및 동기 신호 검출 방법
KR19990085660A (ko) * 1998-05-20 1999-12-15 윤종용 디지탈 회로에 있어서의 아날로그 소자를 이용한 파라미터 제어장치
JP2000057701A (ja) * 1998-08-06 2000-02-25 Matsushita Electric Ind Co Ltd ディジタル情報再生装置
JP2000232343A (ja) * 1998-11-02 2000-08-22 Wavetek Wandel & Goltermann Eningen Gmbh & Co デジタル情報伝送システムの信号品質を測定する方法と装置
JP2001237681A (ja) * 2000-02-21 2001-08-31 Toshiba Corp 入力断検出装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6349211A (ja) * 1986-08-15 1988-03-02 Ebara Corp 脱水方法
US5099153A (en) * 1990-08-13 1992-03-24 Dallas Semiconductor Corporation Frequency-independent monitor circuit
US5095264A (en) * 1990-09-12 1992-03-10 Sundstrand Data Control, Inc. Frequency counter and method of counting frequency of a signal to minimize effects of duty cycle modulation
ES2109357T3 (es) * 1991-06-07 1998-01-16 Thomson Brandt Gmbh Señalizacion del tipo de defectos en soportes de informacion optica.
JPH10276064A (ja) * 1997-03-31 1998-10-13 Toshiba Corp デジタルフィルタ
JP3109465B2 (ja) * 1997-12-04 2000-11-13 日本電気株式会社 ディジタルｐｌｌ回路及び信号再生方法
EP0967612B1 (en) * 1998-06-23 2005-08-31 Matsushita Electric Industrial Co., Ltd. Optical disk recording apparatus and method for recording data on optical disk
JP3494912B2 (ja) 1999-02-02 2004-02-09 松下電器産業株式会社 周波数誤差検出装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006109A (ko) * 1992-06-30 1994-03-23 오오가 노리오 동기 신호 검출기 및 동기 신호 검출 방법
KR19990085660A (ko) * 1998-05-20 1999-12-15 윤종용 디지탈 회로에 있어서의 아날로그 소자를 이용한 파라미터 제어장치
JP2000057701A (ja) * 1998-08-06 2000-02-25 Matsushita Electric Ind Co Ltd ディジタル情報再生装置
JP2000232343A (ja) * 1998-11-02 2000-08-22 Wavetek Wandel & Goltermann Eningen Gmbh & Co デジタル情報伝送システムの信号品質を測定する方法と装置
JP2001237681A (ja) * 2000-02-21 2001-08-31 Toshiba Corp 入力断検出装置

Also Published As

Publication number Publication date
CN1312692C (zh) 2007-04-25
JP3785972B2 (ja) 2006-06-14
US20030046037A1 (en) 2003-03-06
JP2003085887A (ja) 2003-03-20
US6954709B2 (en) 2005-10-11
TWI250510B (en) 2006-03-01
CN1419238A (zh) 2003-05-21

Similar Documents

Publication Publication Date Title
KR100500090B1 (ko) 신호처리회로 및 신호처리방법
KR20030022016A (ko) 신호처리회로
US6097678A (en) Information recording apparatus
KR100507562B1 (ko) 신호처리회로
JP2001034946A (ja) 光記録媒体の非記録領域検出装置及びその方法
KR100591198B1 (ko) 신호처리회로
KR100507563B1 (ko) 신호처리회로 및 복조회로
JP4048956B2 (ja) 光ディスク装置
US7813231B2 (en) Optical disc drive apparatus
JP4268578B2 (ja) 光ディスク装置
KR100617169B1 (ko) 광 기록매체의 비기록 영역 검출 장치
KR100532418B1 (ko) 디스크 드라이브의 ｄｖｄｒａｍ 디스크 판별 방법 및 장치
US6716508B2 (en) Optical recording medium
KR100697772B1 (ko) 광디스크 장치
KR100698105B1 (ko) 광 기록매체의 랜드/그루브 트랙 판별 방법 및 장치
JP2010040068A (ja) 光ディスク装置及びトラッキング制御方法
JPH07220416A (ja) トラック検索装置
JP2004326918A (ja) 光ディスク記録再生装置のレーザー出力設定方法
JP2006120289A (ja) 光ディスク記録再生装置のレーザー出力設定方法
JP2006164335A (ja) 光ディスク装置および情報記録方法
JP2008004240A (ja) 光ディスク装置およびアドレス検出方法
JP2006228323A (ja) 記録再生装置
JP2013093085A (ja) ヘッダ領域判定回路、光ディスク装置、及びヘッダ領域判定方法
JP2009032348A (ja) 光ディスク再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application