KR20030006540A - 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 - Google Patents

액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 Download PDF

Info

Publication number
KR20030006540A
KR20030006540A KR1020010042352A KR20010042352A KR20030006540A KR 20030006540 A KR20030006540 A KR 20030006540A KR 1020010042352 A KR1020010042352 A KR 1020010042352A KR 20010042352 A KR20010042352 A KR 20010042352A KR 20030006540 A KR20030006540 A KR 20030006540A
Authority
KR
South Korea
Prior art keywords
clock signal
phase delay
delay amount
sampling clock
phase
Prior art date
Application number
KR1020010042352A
Other languages
English (en)
Other versions
KR100393068B1 (ko
Inventor
최동훈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0042352A priority Critical patent/KR100393068B1/ko
Priority to US10/142,959 priority patent/US7081878B2/en
Publication of KR20030006540A publication Critical patent/KR20030006540A/ko
Application granted granted Critical
Publication of KR100393068B1 publication Critical patent/KR100393068B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 디스플레이 시스템에 있어서 샘플링 클록신호를 지연시키면서 입력되는 영상신호의 액티브 데이터 폭(active data width)을 측정한 결과를 이용하여 샘플링 클록신호의 위상을 최적의 상태로 제어하기 위한 샘플링 클록신호 위상 제어 장치 및 방법이다.
본 발명에 따른 샘플링 클록신호 위상 제어 장치는, 인가되는 위상 지연 량에 따라 위상이 지연된 샘플링 클록신호를 영상신호의 샘플링 클록신호로 발생하는 클록신호 발생회로; 제 1 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 입력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 가질 때까지 제공되었던 위상 지연 량과 제 2 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 입력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났을 때까지 제공되었던 위상 지연 량의 중간 값으로 샘플링 클록신호의 위상 지연 량을 제어하는 제어부를 포함한다.
따라서 샘플링 클록신호의 위상을 제어하기 위하여 별도의 레지스터들을 사용할 필요가 없어 시스템의 가격을 다운시킬 수 있고, 입력되는 영상신호의 변화에 관계없이 최적의 화면 상태를 유지할 수 있다.

Description

액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어 장치 및 방법{Apparatus for controlling phase of sampling clock in the LCD system and method thereof}
본 발명은 액정 디스플레이(Liquid Crystal Display, 이하 LCD라고 약함) 시스템에서 샘플링 클록신호의 위상 제어 장치 및 방법에 관한 것으로, 특히, 화면의 상태를 최적의 상태로 설정할 수 있도록 샘플링 클록신호의 위상(phase)을 제어하는 장치 및 방법에 관한 것이다.
액정 디스플레이 시스템은 평판 디스플레이 장치(Flat Panel Display)의 일종이다. 이러한 액정 디스플레이 시스템은 기존의 아날로그 영상처리 환경을 지원하기 위해서, 영상신호를 디스플레이 가능한 포맷으로 스케일링하기 전에 입력되는 아날로그 영상 신호를 디지털 영상 신호로 변환시키는 기능이 구비되어 있다.
그러나 아날로그 영상 신호를 디지털 영상 신호로 변환시킬 때, 이용된 샘플링 클록신호의 위상이 입력되는 아날로그 영상 신호의 위상과 일치하지 않으면, 화질 특성이 저하되기 때문에, 입력되는 아날로그 영상 신호에 변화가 발생될 때마다 샘플링 클록신호의 위상을 최적의 상태로 조정해 주어야 한다.
이를 위하여, 기존의 액정 디스플레이 시스템은 샘플링 클록신호의 위상을 수 차례 지연시켜 샘플링 한 영상신호의 차 값을 검출하고, 검출된 영상신호의 차 값을 이용하여 샘플링 클록신호에 대한 최적의 위상 포인트를 검출하였다. 그리고, 검출된 최적의 위상 포인트를 갖는 샘플링 클록신호가 아날로그 영상신호를 디지털 영상신호로 변환시키는데 이용되도록 제공함으로써, 샘플링 클록신호의 위상을 제어하였다.
도 1을 참조하여 기존의 액정 디스플레이 시스템에서 샘플링 클록신호의 위상을 제어하는 방법을 좀 더 상세하게 설명하면 다음과 같다. 즉, 도 1의 (a)와 같이 아날로그 영상 신호가 인가 될 때, 도 1의 (b)와 같은 위상을 갖는 샘플링 클록신호를 이용하여 입력되는 영상신호의 2곳을 샘플링 한다. 그리고, 샘플링 된 영상신호간의 차 값(Vd1)을 검출한다. 그 다음, 도 1의 (c)와 같이 t1만큼 위상을 지연시킨 샘플링 클록신호를 이용하여 다시 입력되는 영상신호의 2곳을 샘플링하고, 샘플링 된 영상신호간의 차 값(Vd2)을 검출한다. 그리고, 도 1의 (d)와 같이 t2만큼 위상을 지연시킨 샘플링 클록신호를 이용하여 입력되는 영상신호의 2곳을 샘플링하고, 샘플링 된 영상신호간의 차 값(Vd3)을 검출한다.
그리고, 검출된 차 값들(Vd1, Vd2, Vd3)을 비교하여 최대 차 값을 검출하고, 검출된 최대 차 값을 얻을 때 이용된 샘플링 클록신호가 아날로그 영상신호를 디지털 영상신호로 변환시키는데 이용하는 방식으로 샘플링 클록신호의 위상을 제어하였다. 이와 같이 최대 차 값을 검출한 샘플링 클록신호를 최적의 위상을 갖는 샘플링 클록신호로 결정하는 것은, 샘플링 클록신호가 입력되는 영상신호의 극점을 검출한 것으로 간주되기 때문이다.
그러나, 이와 같이 처리하기 위하여 기존의 액정 디스플레이 시스템은 다수의 레지스터들이 필요하다. 즉, 샘플링 된 영상신호의 값을 저장하는 레지스터, 샘플링 된 영상신호간의 차 값을 저장하는 레지스터, 및 차 값의 비교를 위한 레지스터들이 필요하다. 이는 시스템의 가격 다운을 어렵게 하고 있다.
또한, 샘플링 된 2지점의 영상신호간의 차가 가장 큰 값을 갖는 경우를 상술한 바와 같이 입력되는 영상신호의 극점으로 간주할 수는 있으나 실질적으로 영상신호의 극점에 인접한 곳일 수도 있다. 만약 상기 샘플링 된 2지점의 영상신호의 위치가 극점에 인접한 곳이라면, 선택된 위상을 갖는 샘플링 클록신호로는 정확하게 화면 상태를 조정할 수 없게 된다.
본 발명은 상술한 문제들을 해결하기 위한 것으로, 액정 디스플레이 시스템에 있어서 샘플링 클록신호를 지연시키면서 입력되는 영상신호의 액티브 데이터 폭(active data width)을 측정한 결과를 이용하여 샘플링 클록신호의 위상을 최적의 상태로 제어하기 위한 샘플링 클록신호 위상 제어 장치 및 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 샘플링 클록신호 위상 제어 장치는, 입력되는 영상신호에 대한 샘플링 클록신호의 위상을 제어하는 장치에 있어서, 인가되는 위상 지연 량에 따라 위상이 지연된 샘플링 클록신호를 영상신호의 샘플링 클록신호로 발생하는 클록신호 발생회로; 제 1 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 입력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 가질 때까지 제공되었던 위상 지연 량과 제 2 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 입력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났을 때까지 제공되었던 위상 지연 량의 중간 값으로 샘플링 클록신호의 위상 지연 량을 제어하는 제어부를 포함하는 것이 바람직하다.
상기 원하는 폭을 가질 때까지 제공되었던 위상 지연 량은 제 1 위상 지연 량의 배수이고, 원하는 폭을 벗어났을 때까지 제공되었던 위상 지연 량은 제 2 위상 지연 량의 배수인 것을 특징으로 하는 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 입력되는 아날로그 영상신호를 디지털 영상신호로 변환하는 변환기, 변환기로부터 출력되는 디지털 영상신호를 디스플레이 가능한 포맷으로 스케일링하는 그래픽 처리부를 포함한 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어 장치에 있어서, 인가되는 위상 지연 량에 따라 위상이 지연된 샘플링 클록신호를 변환기로 발생하는 클록신호 발생회로; 제 1 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 가질 때까지 제공되었던 위상 지연 량과 제 2 위상 지연 량을 클록신호 발생회로로 제공한 후, 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났을 때까지 제공되었던 위상 지연 량의 중간 값으로 상기 샘플링 클록신호의 위상 지연 량을 제어하는 제어부를 포함하는 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명에 따른 샘플링 클록신호 위상 제어 방법은, 입력되는 영상신호에 대한 샘플링 클록신호의 위상을 제어하는 방법에 있어서, 제 1 위상 지연 량만큼 위상이 지연된 샘플링 클록신호로 샘플링 된 영상신호의 액티브 데이터 폭이 원하는 폭을 갖는지를 측정하는 단계; 액티브 데이터 폭이 원하는 폭을 가지면, 샘플링 클록신호의 제 1 현재 위상 지연 량을 저장하는 단계; 제 2 위상 지연 량만큼 위상이 지연된 샘플링 클록신호로 샘플링 된 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났는지를 측정하는 단계; 액티브 데이터 폭이 원하는 폭을 벗어났으면, 샘플링 클록신호의 제 2 현재 위상 지연 량을 저장하는 단계; 제 1 현재 위상 지연 량과 제 2 현재 위상 지연 량의 중간 값으로 샘플링 클록신호의 위상 지연을 제어하는 단계를 포함하는 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명에 따른 방법은, 입력되는 아날로그 영상신호를 디지털 영상신호로 변환하는 변환기, 변환기로부터 출력되는 디지털 영상신호를 디스플레이 가능한 포맷으로 스케일링하는 그래픽 처리부를 포함한 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어 방법에 있어서, 제 1 위상 지연 량만큼 위상이 지연된 샘플링 클록신호를 변환기로 제공한 뒤, 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 갖는지를 측정하는 단계; 액티브 데이터 폭이 원하는 폭을 가지면, 샘플링 클록신호의 제 1 현재 위상 지연 량을 저장하는 단계; 제 2 위상 지연 량만큼 위상이 지연된 샘플링 클록신호를 변환기로 제공한 뒤, 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났는지를 측정하는 단계; 액티브 데이터 폭이 원하는 폭을 벗어났으면, 샘플링 클록신호의 제 2 현재 위상 지연 량을 저장하는 단계; 제 1 현재 위상 지연 량과 제 2 현재 위상 지연 량의 중간 값으로 변환기로 제공되는 샘플링 클록신호의 위상 지연을 제어하는 단계를 포함하는 것이 바람직하다.
도 1은 기존의 액정 디스플레이 시스템에서 샘플링 클록신호의 위상 제어방법을 설명하기 위한 타이밍 도이다.
도 2는 본 발명에 따른 샘플링 클록신호의 위상 제어 장치를 구비한 액정 디스플레이 시스템의 기능 블록 도이다.
도 3은 본 발명에 따른 샘플링 클록신호의 위상 제어장치의 동작을 설명하기 위한 타이밍 도이다.
도 4는 본 발명에 따른 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어 방법에 대한 동작 흐름 도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 샘플링 클록신호의 위상 제어 장치를 구비한 액정 디스플레이 시스템의 기능 블록 도이다. 도 2를 참조하면, 액정 디스플레이 시스템은 아날로그/디지털 변환기(이하 ADC라고 약함)(201), 그래픽 처리부(202), 제어부(203) 및 위상 동기 루프(이하 PLL이라 약함) 회로(204)로 구성된다.
ADC(201)는 입력되는 아날로그 영상신호를 PLL회로(204)로부터 제공되는 샘플링 클록신호에 의해 샘플링하고, 샘플링 된 영상신호를 디지털 영상신호로서 출력한다. 입력되는 아날로그 영상신호를 디지털 영상신호로 변환시키기 위한 샘플링 방식은 지금까지 공지된 바와 같이 이루어진다.
그래픽 처리부(202)는 ADC(201)로부터 전송되는 디지털 영상신호를 디스플레이 가능한 포맷으로 스케일링(scaling)하여 미 도시된 디스플레이 패널로 전송한다. 그래픽 처리부(202)에서 이루어지는 스케일링 방식은 기존에 잘 알려진 방식으로 이루어진다.
제어부(203)는 외부로부터 디스플레이 패널(미 도시됨)상의 화면 조정신호가 인가되거나 액정 디스플레이 시스템의 운영 제어 중 내부적으로 화면 조정의 필요성이 인식되면, 사전에 정해 놓은 제 1 위상 지연 량을 PLL회로(2024)로 제공한다.
그 다음, ADC(201)로부터 출력되는 디지털 영상신호를 토대로 액티브 데이터 폭을 측정한다. 즉, 현재 ADC(201)로부터 출력되는 디지털 영상신호의 액티브 데이터 폭이 원하는 폭(또는 표준 폭)을 가지는지 측정한다. 상기 액티브 데이터 폭은 1 수평라인 폭이다.
따라서 액티브 데이터 폭 측정은 제 1 위상 지연 량을 PLL회로(204)로 제공한 후, ADC(201)로부터 1 수평라인에 존재하는 첫 번째 데이터가 출력된 것으로 인식되면, 1 수평라인동안 발생될 수 있는 샘플링 클록신호의 개수를 기준으로 ADC(201)로부터 출력되는 영상신호의 액티브 데이터 폭의 끝점을 검출하는 방식으로 이루어진다. 예를 들어, 상기 1수평라인동안 발생될 수 있는 샘플링 클록신호의 개수가 1024이면, 제어부(203)는 첫 번재 데이터가 출력된 것을 인식한 후, 내부적으로 1024를 카운트하면서 ADC(201)로부터 출력되는 데이터에서 액티브 데이터 폭의 끝점을 검출한다.
액티브 데이터 폭의 끝점을 검출한 결과, 현재 ADC(201)로부터 출력되는 디지털 영상신호의 액티브 데이터 폭이 원하는 폭을 만족하지 않으면, 제어부(203)는 원하는 폭을 만족하는 액티브 데이터 폭이 검출될 때까지 상기 제 1 위상 지연 량을 PLL회로(204)로 계속 제공한다.
이에 따라 ADC(210)로부터 출력되는 디지털 영상신호의 액티브 데이터 폭이 도 3의 (a)에 도시된 바와 같이 원하는 폭을 갖게 되면, 제어부(203)는 샘플링 클록신호에 대한 위상 제어를 시작한 후 샘플링 클록신호의 위상 변화가 발생되기 시작한 것으로 인식하여 상기 제 1 위상 지연 량이 처음으로 제공된 후 지금까지 PLL회로(204)로 제공되었던 위상 지연 량을 저장한다. 이 때 저장되는 위상 지연 량은 제 1 위상 지연 량의 배수에 해당된다. 예를 들어 제 1 위상 지연 량으로 샘플링 클록신호에 대한 위상 지연 제어회수가 n회인 경우에, 저장되는 위상 지연 량은 제 1 위상 지연 량×n의 값을 갖게 된다. 상기 위상 지연 량은 제어부(203)의 외부에 구비되어 있는 메모리(미 도시됨)에 저장되도록 구현할 수도 있다. 도 3의 (a)는 아날로그 영상신호의 액티브 데이터 폭이 원하는 폭을 갖는 경우, ADC(201)로 제공된 샘플링 클록신호와 입력되는 아날로그 영상신호간의 관계 도이다.
그 다음, 제어부(203)는 다시 사전에 정해 놓은 제 2 위상 지연 량을 PLL회로(204)로 제공한다. 이 때, 위상 지연 량은 상술한 위상 지연 량과 동일한 량이 될 수도 있고 다른 양이 될 수도 있다. 제어부(203)는 PLL회로(204)로 위상 지연 량을 제공한 후, 상술한 바와 동일한 방식으로 ADC(201)로부터 출력되는 디지털 영상신호의 액티브 데이터 폭을 측정한다. 그러나, 이 때의 측정 기준은 상술한 바와는 달리 디지털 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났는지를 검출하기 위한 측정이 이루어진다.
측정된 액티브 데이터 폭이 원하는 폭을 벗어나지 않았으면, 제어부(203)는 계속해서 PLL회로(204)로 제 2 위상 지연 량을 제공한다. 그러나, 측정된 액티브 데이터 폭이 원하는 폭을 벗어난 것으로 인식된 순간 제어부(203)는 상기 제 2 위상 지연 량이 처음으로 제공된 후 지금까지 PLL회로(204)로 제공되었던 위상 지연 량을 저장한다. 즉 도 3(b)에 도시된 바와 같이 측정된 액티브 데이터 폭이 원하는 폭을 벗어난 것으로 인식되면, 제어부(203)는 상술한 바와 같은 위상 지연 량을 저장하게 된다. 이 때, 저장되는 위상 지연 량은 제 2 위상 지연량의 배수에 해당된다. 예를 들어 제 2 위상 지연 량으로 샘플링 클록신호에 대한 위상 지연 제어회수가 m회인 경우에, 저장되는 위상 지연 량은 제 2 위상 지연 량×m의 값을 갖게 된다. 그리고, 측정된 액티브 데이터 폭이 원하는 폭을 벗어났다는 의미는 샘플링 클록신호와 영상신호의 위상이 틀어지기 직전인 상황으로 위상을 제어할 수 있는 마지막 영역에 도달하였음을 의미하는 것이다. 이 때, 제어부(203)는 제어부(203)의 외부에 구비되어 있는 메모리(미 도시됨)에 상기 위상 지연 량을 저장하도록 구현할 수도 있다.
제어부(203)는 저장된 두 위상 지연 량의 중간 값(또는 평균 값)을 검출하고, 검출된 중간 값을 샘플링 클록신호에 대한 최적의 위상 지연 량으로서 PLL회로(204)로 제공한다.
PLL회로(204)는 제어부(203)로부터 제공되는 위상 지연 량에 따라 위상이 지연된 클록신호를 ADC(201)의 샘플링 클록신호로서 발생한다. 따라서 PLL회로(204)는 클록신호 발생회로로서의 역할을 수행하게 된다.
도 4는 본 발명에 따른 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어 방법에 대한 동작 흐름 도이다.
제 401 단계에서 제 1 위상 지연 량으로 샘플링 클록신호의 위상 지연을 제어한 뒤, 제 402 단계에서 ADC(201)로부터 출력되는 디지털 영상신호를 토대로 현재 인가되는 영상신호의 액티브 데이터 폭을 측정한다. 액티브 데이터 폭 측정 방식은 상술한 제어부(203)에서 설명한 바와 같이 이루어진다. 상기 액티브 데이터 폭은 1수평 라인 폭이다.
측정된 액티브 데이터 폭이 원하는 폭을 만족하지 않으면, 제 403 단계에서 제 401 단계로 진행되어 제 1 위상 지연 량만큼 다시 샘플링 클록신호의 위상이 지연되도록 제어한 뒤, 액티브 데이터 폭을 측정한다.
그러나. 측정된 액티브 데이터 폭이 도 3의 (a)와 같이 원하는 폭을 만족하면, 제 403 단계에서 제 404 단계로 진행되어 샘플링 클록신호에 대한 현재까지의 위상 지연 량을 제 1 현재 위상 지연 량으로서 저장한다.
그 다음, 제 405 단계에서 제 2 위상 지연 량으로 샘플링 클록신호의 위상 지연을 제어한 뒤, 제 406 단계에서 상기 제 402 단계에서와 같은 방식으로 ADC(201)로부터 출력되는 영상신호의 액티브 데이터 폭(1 수평 라인 폭)을 측정한다. 제 2 위상 지연 량은 상기 제 1 위상 지연 량과 같은 값을 가질 수도 있고, 다른 값을 가질 수도 있다.
측정된 액티브 데이터 폭이 원하는 폭을 벗어나지 않으면, 제 407 단계에서 제 405 단계로 진행되어 제 2 위상 지연 량만큼 다시 샘플링 클록신호의 위상이 지연되도록 제어한다.
그러나, 측정된 액티브 데이터 폭이 도 3의 (b)와 같이 벗어나면, 제 407 단계에서 제 408 단계로 진행되어 제 2 위상 지연 량으로 샘플링 클록신호의 위상을 지연한 후 지금까지 지연된 위상 지연 량을 제 2 현재 위상 지연 량으로서 저장한다.
그리고, 제 409 단계에서 샘플링 클록신호에 대한 최적의 위상 지연 량을 검출한다. 즉, 제 1 현재 위상 지연 량과 제 2 현재 위상 지연 량의 중간 값(또는 평균값)을 최적의 위상 지연 량으로 검출한다. 그 다음, 제 410 단계에서 검출된 위상 지연 량으로 샘플링 클록신호의 위상을 제어한다. 이에 따라 사용자는 입력되는 아날로그 영상신호의 상태 변화에 관계없이 항상 최적의 화면 상태를 제공받게 된다.
상술한 본 발명에 의하면, 샘플링 클록신호의 위상을 지연시키면서 얻은 입력되는 영상신호의 액티브 데이터 폭(1 수평라인 폭)을 측정한 결과로 샘플링 클록신호의 최적의 위상 지연 량을 검출하여 샘플링 클록신호의 위상을 제어하도록 함으로써, 샘플링 클록신호의 위상을 제어하기 위하여 별도의 레지스터들을 사용할 필요가 없으므로 액정 디스플레이 시스템의 가격을 다운시킬 수 있고, 영상신호의액티브 데이터 폭의 편차에 관계없이 항상 최적의 위상을 갖는 샘플링 클록신호를 자동으로 제공할 수 있어 입력되는 영상신호의 변화에 관계없이 최적의 화면 상태를 유지할 수 있다.
본 발명은 상술한 실시 예에 한정되지 않으며, 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다. 따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술하는 청구범위로 한정될 것이다.

Claims (13)

  1. 입력되는 영상신호에 대한 샘플링 클록신호의 위상을 제어하는 장치에 있어서,
    인가되는 위상 지연 량에 따라 위상이 지연된 샘플링 클록신호를 상기 영상신호의 샘플링 클록신호로 발생하는 클록신호 발생회로;
    제 1 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 상기 입력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 가질 때까지 제공되었던 위상 지연 량과 제 2 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 상기 입력되는 영상신호의 액티브 데이터 폭이 상기 원하는 폭을 벗어났을 때까지 제공되었던 위상 지연 량의 중간 값으로 상기 샘플링 클록신호의 위상 지연 량을 제어하는 제어부를 포함하는 샘플링 클록신호의 위상 제어장치.
  2. 제 1 항에 있어서, 상기 원하는 폭을 가질 때까지 제공되었던 위상 지연 량은 상기 제 1 위상 지연 량의 배수이고, 상기 원하는 폭을 벗어났을 때까지 제공되었던 위상 지연 량은 제 2 위상 지연 량의 배수인 것을 특징으로 하는 샘플링 클록신호의 위상 제어장치.
  3. 제 1 항에 있어서, 상기 액티브 데이터 폭은 영상신호의 1 수평라인 폭인 것을 특징으로 하는 샘플링 클록신호의 위상 제어장치.
  4. 제 1 항에 있어서, 상기 제어부는 상기 제 1 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 상기 액티브 데이터 폭이 원하는 폭을 가질 때까지 상기 제 1 위상 지연 량을 상기 클록신호 발생회로로 반복적으로 제공하고, 상기 제 2 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 상기 액티브 데이터 폭이 원하는 폭을 벗어날 때까지 상기 제 2 위상 지연 량을 상기 클록신호 발생회로로 반복적으로 제공하는 것을 특징으로 하는 샘플링 클록신호의 위상 제어장치.
  5. 제 1 항에 있어서, 상기 제어부는 상기 제 1 위상 지연 량 또는 제 2 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 상기 원하는 폭에 대한 측정은 상기 원하는 폭에서 발생될 수 있는 샘플링 클록신호의 개수를 이용하여 수행되는 것을 특징으로 하는 샘플링 클록신호의 위상 제어장치.
  6. 제 1 항에 있어서, 상기 제 1 위상 지연 량과 상기 제 2 위상 지연 량은 동일한 값을 갖는 것을 특징으로 하는 샘플링 클록신호의 위상 제어장치.
  7. 입력되는 아날로그 영상신호를 디지털 영상신호로 변환하는 변환기, 상기 변환기로부터 출력되는 디지털 영상신호를 디스플레이 가능한 포맷으로 스케일링하는 그래픽 처리부를 포함한 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어 장치에 있어서,
    인가되는 위상 지연 량에 따라 위상이 지연된 샘플링 클록신호를 상기 변환기로 발생하는 클록신호 발생회로;
    제 1 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 상기 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 가질 때까지 제공되었던 위상 지연 량과 제 2 위상 지연 량을 상기 클록신호 발생회로로 제공한 후, 상기 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 상기 원하는 폭을 벗어났을 때까지 제공되었던 위상 지연 량의 중간 값으로 상기 샘플링 클록신호의 위상 지연 량을 제어하는 제어부를 포함하는 샘플링 클록신호의 위상 제어장치.
  8. 입력되는 영상신호에 대한 샘플링 클록신호의 위상을 제어하는 방법에 있어서,
    제 1 위상 지연 량만큼 위상이 지연된 샘플링 클록신호로 샘플링 된 영상신호의 액티브 데이터 폭이 원하는 폭을 갖는지를 측정하는 단계;
    상기 액티브 데이터 폭이 원하는 폭을 가지면, 상기 샘플링 클록신호의 제 1 현재 위상 지연 량을 저장하는 단계;
    제 2 위상 지연 량만큼 위상이 지연된 샘플링 클록신호로 샘플링 된 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났는지를 측정하는 단계;
    상기 액티브 데이터 폭이 원하는 폭을 벗어났으면, 상기 샘플링 클록신호의 제 2 현재 위상 지연 량을 저장하는 단계;
    상기 제 1 현재 위상 지연 량과 상기 제 2 현재 위상 지연 량의 중간 값으로 상기 샘플링 클록신호의 위상 지연을 제어하는 단계를 포함하는 샘플링 클록신호의 위상 제어방법.
  9. 제 8 항에 있어서,
    상기 액티브 데이터 폭이 원하는 폭을 갖는지를 측정하는 단계는 상기 원하는 폭을 가질 때까지 상기 제 1 위상 지연 량씩 샘플링 클록신호의 위상을 지연시키고,
    상기 액티브 데이터 폭이 원하는 폭을 벗어났는지를 측정하는 단계는 상기 원하는 폭을 벗어날 때까지 상기 제 2 위상 지연 량씩 샘플링 클록신호의 위상을 지연시키는 것을 특징으로 하는 샘플링 클록신호의 위상 제어방법.
  10. 제 8 항에 있어서, 상기 제 1 현재 위상 지연 량은 상기 제 1 위상 지연 량의 배수이고, 상기 제 2 현재 위상 지연 량은 상기 제 2 위상 지연 량의 배수인 것을 특징으로 하는 샘플링 클록신호의 위상 제어방법.
  11. 제 8 항에 있어서, 상기 원하는 폭은 1수평 라인 폭인 것을 특징으로 하는 샘플링 클록신호의 위상 제어방법.
  12. 제 8 항에 있어서, 상기 제 1 위상 지연 량과 상기 제 2 위상 지연 량은 동일한 값을 갖는 것을 특징으로 하는 샘플링 클록신호의 위상 제어방법.
  13. 입력되는 아날로그 영상신호를 디지털 영상신호로 변환하는 변환기, 상기 변환기로부터 출력되는 디지털 영상신호를 디스플레이 가능한 포맷으로 스케일링하는 그래픽 처리부를 포함한 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어 방법에 있어서,
    제 1 위상 지연 량만큼 위상이 지연된 샘플링 클록신호를 상기 변환기로 제공한 뒤, 상기 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 갖는지를 측정하는 단계;
    상기 액티브 데이터 폭이 원하는 폭을 가지면, 상기 샘플링 클록신호의 제 1 현재 위상 지연 량을 저장하는 단계;
    제 2 위상 지연 량만큼 위상이 지연된 샘플링 클록신호를 상기 변환기로 제공한 뒤, 상기 변환기로부터 출력되는 영상신호의 액티브 데이터 폭이 원하는 폭을 벗어났는지를 측정하는 단계;
    상기 액티브 데이터 폭이 원하는 폭을 벗어났으면, 상기 샘플링 클록신호의 제 2 현재 위상 지연 량을 저장하는 단계;
    상기 제 1 현재 위상 지연 량과 상기 제 2 현재 위상 지연 량의 중간 값으로 상기 변환기로 제공되는 샘플링 클록신호의 위상 지연을 제어하는 단계를 포함하는 샘플링 클록신호의 위상 제어방법.
KR10-2001-0042352A 2001-07-13 2001-07-13 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 KR100393068B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0042352A KR100393068B1 (ko) 2001-07-13 2001-07-13 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법
US10/142,959 US7081878B2 (en) 2001-07-13 2002-05-13 Apparatus and method for controlling phase of sampling clock signal in LCD system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0042352A KR100393068B1 (ko) 2001-07-13 2001-07-13 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030006540A true KR20030006540A (ko) 2003-01-23
KR100393068B1 KR100393068B1 (ko) 2003-07-31

Family

ID=19712146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0042352A KR100393068B1 (ko) 2001-07-13 2001-07-13 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법

Country Status (2)

Country Link
US (1) US7081878B2 (ko)
KR (1) KR100393068B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865329B1 (ko) * 2007-03-29 2008-10-27 삼성전자주식회사 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법
KR20080089867A (ko) * 2007-04-02 2008-10-08 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR100846967B1 (ko) * 2007-04-02 2008-07-17 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
JP2011164356A (ja) * 2010-02-09 2011-08-25 Canon Inc 表示装置および表示方法
JP6906911B2 (ja) * 2016-08-18 2021-07-21 シナプティクス・ジャパン合同会社 半導体装置、データ伝送システム及び半導体装置の動作方法
CN110161916B (zh) * 2019-05-27 2022-05-17 西安电子工程研究所 一种多板卡采样同步方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539121B2 (ja) * 1997-03-14 2004-07-07 セイコーエプソン株式会社 ドットクロック生成回路
JPH10288972A (ja) * 1997-04-16 1998-10-27 Gunze Ltd サンプリングクロック発生装置
JPH113065A (ja) * 1997-06-12 1999-01-06 Hitachi Ltd 液晶ディスプレイ装置
US6285344B1 (en) * 1998-03-13 2001-09-04 Apple Computer, Inc. Automatic adjustment of color balance and other display parameters in digital displays
JP2000003152A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd 画像表示装置
JP3586116B2 (ja) * 1998-09-11 2004-11-10 エヌイーシー三菱電機ビジュアルシステムズ株式会社 画質自動調整装置及び表示装置
JP3722628B2 (ja) * 1998-10-20 2005-11-30 株式会社日立製作所 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置
US6268848B1 (en) * 1998-10-23 2001-07-31 Genesis Microchip Corp. Method and apparatus implemented in an automatic sampling phase control system for digital monitors
US6724381B2 (en) * 1999-03-26 2004-04-20 Canon Kabushiki Kaisha Signal processing apparatus for generating clocks phase-synchronized with input signal
JP3532117B2 (ja) * 1999-05-27 2004-05-31 シャープ株式会社 映像信号処理装置

Also Published As

Publication number Publication date
US7081878B2 (en) 2006-07-25
US20030011580A1 (en) 2003-01-16
KR100393068B1 (ko) 2003-07-31

Similar Documents

Publication Publication Date Title
US7286126B2 (en) Apparatus for and method of processing display signal
US8502919B2 (en) Video display device and video display method
US20020190978A1 (en) Pixel clock pll frequency and phase optimization in sampling of video signals for high quality image display
US6340993B1 (en) Automatic clock phase adjusting device and picture display employing the same
JP3398124B2 (ja) 液晶ディスプレイの画面自動調整装置及びその方法
KR100393068B1 (ko) 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법
JP3905760B2 (ja) 表示装置
US7535982B2 (en) Method and apparatus for adjusting phase of sampling frequency of ADC
KR19990069339A (ko) 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치
KR100242972B1 (ko) 평판 디스플레이 장치의 트래킹 조정 회로
US6950955B2 (en) Automatic adjusting method and circuit
JP2004144842A (ja) マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法
KR100266167B1 (ko) 샘플링 주파수 및 샘플링 위치 조정장치와 조정방법
KR100261583B1 (ko) 샘플링 제어기능을 갖는 액정 디스플레이 모니터
KR100385995B1 (ko) 디스플레이 모드 판단 장치 및 방법
JPH0546118A (ja) 画像表示装置
KR100232605B1 (ko) Lcd 모니터의 색신호 동기조정장치
JPH10319917A (ja) 映像信号の自動位相調整装置
JP2001100701A (ja) 液晶表示装置
KR100265705B1 (ko) 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법
JP3409844B2 (ja) クロック位相自動調整システムおよび方法
JP2005284072A (ja) 画像表示装置の動作方法および画像表示装置
JPH11231857A (ja) サンプリングクロック発生装置
JPH0944117A (ja) 画像表示装置
EP1998314A2 (en) Automatic coarseness setting method in video display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee