KR20020089810A - 박막 트랜지스터 표시소자 제조방법 - Google Patents

박막 트랜지스터 표시소자 제조방법 Download PDF

Info

Publication number
KR20020089810A
KR20020089810A KR1020010028734A KR20010028734A KR20020089810A KR 20020089810 A KR20020089810 A KR 20020089810A KR 1020010028734 A KR1020010028734 A KR 1020010028734A KR 20010028734 A KR20010028734 A KR 20010028734A KR 20020089810 A KR20020089810 A KR 20020089810A
Authority
KR
South Korea
Prior art keywords
region
photoresist
pattern
forming
drain
Prior art date
Application number
KR1020010028734A
Other languages
English (en)
Other versions
KR100390802B1 (ko
Inventor
김철세
김성희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0028734A priority Critical patent/KR100390802B1/ko
Publication of KR20020089810A publication Critical patent/KR20020089810A/ko
Application granted granted Critical
Publication of KR100390802B1 publication Critical patent/KR100390802B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시소자 제조방법에 관한 것으로, 종래 4마스크 박막 트랜지스터 표시소자 제조방법은 반투과 마스크 또는 슬릿형 마스크를 별도로 제작하여 그 제조비용이 증가하는 문제점과 아울러 그 반투과 마스크와 슬릿형 마스크의 특성인 패턴 형성의 불균일성에 기인하여 채널영역이 불균일하게 형성되어 박막 트랜지스터의 전기적인 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 유리기판의 상부에 게이트전극을 형성하고, 그 게이트전극의 상부에 게이트절연막, 비정질실리콘, n+-비정질실리콘, 금속을 순차적으로 증착하는 단계와; 상기 금속의 상부에 포토레지스트를 도포하고, 상기 포토레지스트의 상부 또는 하부측에 초점이 맞춰지도록 마스크를 통해 광을 조사하고, 현상하여 게이트전극의 상부와 그 주변의 일부에 대향하는 위치에 잔존함과 아울러 상기 게이트전극의 중앙부에서 주변영역보다 낮게 형성되는 포토레지스트 패턴을 형성하는 단계를 포함하여, 반투과 마스크 또는 슬릿형 마스크를 사용하지 않고, 원하는 부분에 일부가 잔존하는 포토레지스트 패턴을 형성함이 가능하여 제조비용을 절감함과 아울러 조사되는 광의 초점을 제어하여 형성되는 포토레지스트 패턴의 두께를 제어할 수 있어 보다 다양한 제조공정에 적용이 가능한 효과가 있다.

Description

박막 트랜지스터 표시소자 제조방법{MANUFACTURING METHOD FOR TFT-LCD}
본 발명은 박막 트랜지스터 표시소자 제조방법에 관한 것으로, 특히 4개의 마스크를 사용하는 박막 트랜지스터 표시소자 제조방법을 반투과 마스크 또는 슬릿 마스크를 사용하지 않고 구현할 수 있는 박막 트랜지스터 표시소자 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터 표시소자는 광을 투과하거나 차단시키는 마스크를 사용하여 제조할 경우, 그 마스크를 게이트전극 형성, 액티브영역 형성, 소스 및 드레인 형성, 패시베이션 막에 콘택홀 형성, 픽셀전극 형성공정에서 각각 사용함으로써, 5개의 각기 다른 패턴의 마스크가 필요하다.
상기 마스크의 사용회수를 줄여 제조비용을 절감하는 방법으로, 반투과 마스크 또는 슬릿형 마스크를 사용하여 하부의 포토레지스트 패턴의 완전히 제거하지 않고, 잔존시켜 소스 및 드레인과 액티브영역을 동시에 형성하는 방법이 제안되었으며, 4개의 마스크를 사용하는 것에 기인하여 보통 4마스크 TFT-LCD제조공정으로 통칭하고 있다.
이하, 상기와 같은 종래 4개의 마스크를 사용하는 박막 트랜지스터 표시소자 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도1a 내지 도1e는 종래 4마스크를 사용하는 박막 트랜지스터 표시소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 사진식각공정을 통해 게이트전극(2)을 형성하고, 그 게이트전극(2)과 유리기판(1)의 상부전면에 게이트절연막(3), 비정질실리콘(4), n+-비정질실리콘(5), 금속층(6)을 순차적으로 증착하고, 그 금속층(6)의 상부전면에 포토레지스트(PR)를 도포하는 단계(도1a)와; 반투과 마스크 또는 슬릿형 마스크를 사용하여 포토레지스트(PR)를 노광시키고, 현상하여 상기 게이트전극(2)의 상부와 그 주변의 일부에 대향하는 위치에 잔존함과 아울러 상기 게이트전극(2)의 중앙부에서 주변영역보다 낮게 형성되는 포토레지스트(PR) 패턴을 형성하는 단계(도1b)와; 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 금속층(6)을 식각하고, 그 하부의 n+-비정질실리콘(5)과 비정질실리콘(4)을 식각하여 액티브 영역과 소스 및 드레인을 형성하고, 상기 포토레지스트(PR) 패턴의 단차가 낮은 영역에서는 금속층(6)과 n+-비정질실리콘(5)이 식각되도록 하여 채널영역을 형성하는 단계(도1c)와; 상기 포토레지스트 패턴을 제거하고, 상기 구조의 상부전면에 패시베이션막(7)을 증착하고, 사진식각공정을 통해 콘택홀을 형성하여 상기 형성한 드레인의 상부일부를 노출시키는 단계(도1d)와; 상기 구조의 상부전면에 ITO를 증착하고 사진식각공정으로 패터닝하여 상기 노출된 드레인에 접속되는 픽셀전극(8)을 형성하는 단계(도1e)로 이루어진다.
이와 같은 제조공정은 4종류의 마스크를 사용하는 공정으로 상기 반투과 마스크 또는 슬릿형 마스크를 사용하지 않는 공정에 비하여 마스크 사용을 1회 줄일 수 있게되며, 이와 같은 종래 4마스크 TFT-LCD제조공정을 좀 더 상세히 설명하면다음과 같다.
먼저, 도1a에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 제1의 마스크를 사용하는 사진식각공정을 통해 상기 증착된 금속을 패터닝하여 상기 유리기판(1)의 상부일부에 위치하는 게이트전극(2)을 형성한다.
그 다음, 상기 게이트전극(2)과 유리기판(1)의 상부전면에 게이트절연막(3), 비정질실리콘(4), n+-비정질실리콘(5), 금속층(6)을 순차적으로 증착한다. 이때 비정질실리콘(4)은 액티브영역으로 사용되며, n+-비정질실리콘(5)은 접촉저항의 감소, 금속층(6)은 소스 및 드레인의 역할을 하게 된다.
그 다음, 상기 금속층(6)의 상부전면에 포토레지스트(PR)를 도포한다.
그 다음, 도1b에 도시한 바와 같이 반투과 마스크 또는 슬릿형 마스크를 이용하여 상기 증착된 포토레지스트(PR)를 노광한다. 이때의 노광공정은 포토레지스트(PR)의 상부에 정확하게 초점이 맞도록 노광한다. 즉 노광장비에서 그 포커스(FOCUS)값이 0㎛가 되도록 설정한다.
상기의 노광공정으로 포토레지스트(PR)는 게이트전극(2)의 상부중앙일부의 영역에서 포토레지스트(PR) 패턴에 충분한 에너지가 전달되지 않으며, 이에 따라 현상공정을 통해 현상하면, 포토레지스트(PR) 패턴은 그 채널영역의 상부측에서 다른 영역에 비하여 낮은 단차를 가지도록 형성된다.
도2는 상기의 공정에 적용되는 반투과 마스크의 일실시예도로서, 이에 도시한 바와 같이 광을 투과시키는 기판(21)의 상부일부에 위치하는 금속패턴인 차광영역(22)과, 상기 차광영역(22)과 중첩되지 않으며, 상기 기판(21)의 상부일부에 위치하여 광의 일부를 투과시키는 반투과 영역(23)으로 구성된다.
또한, 도3은 상기 공정에 적용되는 슬릿형 마스크의 일실시예도로서, 이에 도시한 바와 같이 광을 투과시키는 기판(31)의 상부일부에 위치하는 금속패턴인 차광영역(32)과 상기 차광영역(32)의 사이의 기판(31)영역을 다중으로 분할하며, 광을 차단하는 슬릿영역(33)으로 구성된다.
상기 반투과 마스크와 슬릿형 마스크는 그 원리는 다르지만, 포토레지스트(PR) 패턴을 형성하기 위해 요구되는 충분한 에너지를 전달하지 않는 면에서 동일한 것이며, 상기 반투과 마스크를 제조하는 과정은 석영등의 투명 기판(21)의 상부에 금속을 증착하고, 그 금속의 상부에 포토레지스트를 도포한후, 레이저를 이용하여 그 포토레지스트를 패터닝한 후, 그 포토레지스트 패턴을 식각 마스크로 사용하여 금속을 패터닝하여 차광영역(22)을 형성한 후, 다시 그 상부전면에 반투과물질을 도포하고, 노광 및 현상하여 포토레지스트 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 반투과물질을 패터닝하여 반투과영역(23)을 형성한다.
이때, 상기 반투과영역(23)을 형성하는 공정은 하지층으로 차광영역(22)이 형성되어 있는 상태이며, 이에 따라 차광영역(22)과 기판(21)의 단차에 의한 영향 및 광을 조사할때 차광영역(22)에서 반사되는 광에 의해 포토레지스트 패턴이 정확하게 형성되지 않을 수 있게 된다.
이와 같은 이유로 반투과영역(23)의 균일 성이 저하되며, 이를 통해 포토레지스트를 노광시키는 경우 포토레지스트패턴의 균일성이 저하되어 원하는 두께의 포토레지스트 패턴을 획득하기가 용이하지 않게 된다.
또한, 도4는 상기 슬릿형 마스크와 그 슬릿형 마스크를 통해 투과되는 광의 에너지 파형을 보인 그래프도로서, 이에 도시한 바와 같이 슬릿영역(33)의 하부측에는 광이 조사되지 않으나, 그 슬릿영역(33)의 두께가 얇고 그 슬릿영역(33)의 측면으로 조사되는 광의 에너지 기울기 즉, 해상력이 슬릿영역(33)의 해상력과는 차이가 있으며, 이에 따라 상기 슬릿형 마스크를 사용하는 경우 채널영역의 포토레지스트 패턴의 균일성을 저하되고, 이에 따라 이를 이용하여 형성하는 채널영역은 균일도가 저하되어 그 특성이 열화된다.
상기의 노광 및 현상공정으로 상기 게이트전극(2)의 상부와 그 주변의 일부에 대향하는 위치에 잔존함과 아울러 상기 게이트전극(2)의 중앙부에서 주변영역보다 낮게 형성되는 포토레지스트(PR) 패턴을 형성하게 된다.
그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 금속층(6)을 식각하고, 그 하부의 n+-비정질실리콘(5)과 비정질실리콘(4)을 식각하여 액티브 영역과 소스 및 드레인을 형성한다.
이때, 상기 포토레지스트(PR) 패턴의 단차가 낮은 영역에서는 금속층(6)과 n+-비정질실리콘(5)이 식각되어 채널영역을 형성한다. 이는 상기 포토레지스트(PR) 패턴이 형성되어 있지 않은 영역에서는 바로 금속층(6)이 식각되나, 상기 단차가낮은 포토레지스트(PR) 패턴에 의해 시간이 지연되어 상기 게이트전극(2)의 상부중앙측에 위치하는 금속층(6)이 식각되며, 식각이 종료 되었을때 상기 게이트전극(2)의 중앙상부영역의 비정질실리콘(4)층은 식각되지 않게 된다.
이와 같이 반투과 마스크를 사용하지 않는 5마스크 공정에서는 비정질실리콘층과 n+-비정질실리콘층을 증착한 후, 패터닝하여 액티브영역을 형성해 두고, 그 상부에 금속층을 증착한 후 패터닝하여 소스 드레인 및 채널영역을 형성하며, 마스크의 사용이 증가하여 제조비용이 증가하게 된다.
그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 제거하고, 상기 구조의 상부전면에 패시베이션막(7)을 증착한다.
그 다음, 사진식각공정을 통해 상기 증착한 패시베이션막(7)에 콘택홀을 형성하여 상기 금속층(6)을 패터닝하여 형성한 드레인의 상부일부를 노출시킨다.
그 다음, 도1e에 도시한 바와 같이 상기 구조의 상부전면에 투명전극인 ITO를 증착하고, 사진식각공정을 통해 패터닝하여 상기 노출된 드레인에 접속되며, 상기 TFT가 형성되지 않은 영역에 넓게 위치하는 픽셀전극(8)을 형성한다.
이와 같은 공정을 통해 4마스크를 사용하여 TFT-LCD를 제조할 수 있게 되어, 5마스크를 사용할때에 비하여 공정이 용이하며, 제조비용이 절감되는 효과를 거둘수 있게 된다.
그러나, 상기와 같은 종래 4마스크를 사용하는 박막 트랜지스터 제조방법은 광의 에너지를 선택적으로 제어하여 조사하는 마스크인 반투과 마스크 또는 슬릿형마스크를 별도로 제작하여 그 제조비용이 증가하는 문제점과 아울러 그 반투과 마스크와 슬릿형 마스크의 특성인 패턴 형성의 불균일성에 기인하여 채널영역이 불균일하게 형성되어 박막 트랜지스터의 전기적인 특성이 열화되고, 포토레지스트에 조사되는 광의 에너지를 정확하게 제어할 수 없고, 일단 마스크가 제작된 후에는 조사되는 광의 에너지를 조절함이 불가능하기 때문에 그 효용성이 저하되고 수율이 감소하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 반투과 마스크 또는 슬릿형 마스크를 사용하지 않고 4장의 마스크를 사용하여 박막 트랜지스터 표시소자를 구현할 수 있는 박막 트랜지스터 표시소자 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1e는 종래 4마스크 박막 트랜지스터 표시소자 제조공정 수순단면도.
도2는 상기 도1a 내지 도1e의 공정에 적용되는 반투과 마스크의 일실시 단면도.
도3은 상기 도1a 내지 도1e의 공정에 적용되는 슬릿형 마스크의 일실시 단면도.
도4는 상기 슬릿형 마스크와 그 슬릿형 마스크를 통해 투과되는 광의 에너지 파형을 보인 그래프도.
도5a 내지 도5e는 본 발명 4마스크를 사용하는 박막 트랜지스터 표시소자 제조공정 수순단면도.
도6은 광의 초점을 변화시키면서 특정한 측정위치에서 포토레지스트(PR)의 높이 변화를 측정하는 과정을 보인 그래프.
도7a와 도7b는 도6에 있어서 측정위치와 초점범위의 평면모식도
도8은 조사되는 광의 초점 변화에 따른 잔류 포토레지스트의 두께를 나타낸 그래프도.
도9는 상기 도6과 도8의 결과를 정리한 표.
도10은 광의 초점을 변화시켜 조사하는 형상의 모식도.
도11은 본 발명에서 사용하는 포토 마스크의 평면도.
도12는 초점의 변화에 따른 포토레지스트 패턴의 평면도.
도13은 도12에 있어서 A-A'방향의 단면도.
도14는 본 발명에서 사용하는 포토 마스크의 다른 실시예도.
도15는 상기 도14에 있어서 채널영역 부분의 확대상세 구조도.
도16은 상기 도14 및 도15에 도시한 마스크를 사용하여 노광하고 현상한 포토레지스트패턴의 평면도.
** 도면의 주요 부분에 대한 부호의 설명 **
1:유리기판2:게이트전극
3:게이트절연막4:비정질실리콘층
5:n+비정질실리콘층6:금속층
7:패시베이션막8:픽셀전극
P1~P14:측정위치
상기와 같은 목적은 유리기판의 상부에 게이트전극을 형성하고, 그 게이트전극의 상부에 게이트절연막, 비정질실리콘, n+-비정질실리콘, 금속을 순차적으로 증착하는 단계와; 상기 금속의 상부에 포토레지스트를 도포하고, 상기 포토레지스트의 상부 또는 하부측에 초점이 맞춰지도록 마스크를 통해 광을 조사하고, 현상하여 게이트전극의 상부와 그 주변의 일부에 대향하는 위치에 잔존함과 아울러 상기 게이트전극의 중앙부에서 주변영역보다 낮게 형성되는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 노출된 금속층을 식각하고, 그 하부의 n+-비정질실리콘과 비정질실리콘을 식각하여 액티브 영역과 소스 및 드레인을 형성함과 아울러, 상기 포토레지스트 패턴의 단차가 낮은영역에서는 금속층과 n+-비정질실리콘이 식각되도록 하여 채널영역을 형성하는 단계를 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도5a 내지 도5e는 본 발명 4마스크를 사용하는 박막 트랜지스터 표시소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 사진식각공정을 통해 게이트전극(2)을 형성하고, 그 게이트전극(2)과 유리기판(1)의 상부전면에 게이트절연막(3), 비정질실리콘(4), n+-비정질실리콘(5), 금속층(6)을 순차적으로 증착하고, 그 금속층(6)의 상부전면에 포토레지스트(PR)를 도포하는 단계(도5a)와; 상기 포토레지스트(PR)의 표면에 초점이 일치하지 않고, 상기 포토레지스트(PR) 표면의 상부측 또는 하부측에 초점이 맞춰지도록 광을 조사하여 포토레지스트(PR)를 노광시키고, 현상하여 상기 게이트전극(2)의 상부와 그 주변의 일부에 대향하는 위치에 잔존함과 아울러 상기 게이트전극(2)의 중앙부에서 주변영역보다 낮게 형성되는 포토레지스트(PR) 패턴을 형성하는 단계(도5b)와; 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 금속층(6)을 식각하고, 그 하부의 n+-비정질실리콘(5)과 비정질실리콘(4)을 식각하여 액티브 영역과 소스 및 드레인을 형성하고, 상기 포토레지스트(PR) 패턴의 단차가 낮은 영역에서는 금속층(6)과 n+-비정질실리콘(5)이 식각되도록 하여 채널영역을 형성하는 단계(도5c)와; 상기 포토레지스트 패턴을 제거하고, 상기 구조의 상부전면에 패시베이션막(7)을 증착하고, 사진식각공정을 통해 콘택홀을 형성하여 상기 형성한 드레인의 상부일부를 노출시키는 단계(도5d)와; 상기 구조의 상부전면에 ITO를 증착하고 사진식각공정으로 패터닝하여 상기 노출된 드레인에 접속되는 픽셀전극(8)을 형성하는 단계(도5e)로 이루어진다.
이하, 상기와 같이 구성된 본 발명 박막 트랜지스터 표시소자 제조방법을 좀 더 상세히 설명한다.
먼저, 도5a에 도시한 바와 같이 유리기판(1)의 상부전면에 금속을 증착하고, 그 금속의 상부전면에 포토레지스트를 도포한다.
그 다음, 제1의 포토 마스크를 사용하여 상기 포토레지스트를 노광시킨다. 이때의 노광 공정은 초점이 상기 포토레지스트의 표면에 정확히 맞춰진 상태이며, 이후에 현상공정으로 상기 광이 조사된 포토레지스트의 일부는 제거되고, 광이 조사되지 않은 포토레지스트 영역은 제거되지 않는다.
이와 같은 현상공정으로 상기 포토레지스트 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 증착된 금속을 패터닝하여 게이트전극(2)을 형성한다.
그 다음, 상기 게이트전극(2)과 유리기판(1)의 상부전면에 게이트절연막(3), 비정질실리콘(4), n+-비정질실리콘(5), 금속층(6)을 순차적으로 증착한다.
그 다음, 상기 금속층(6)의 상부전면에 포토레지스트(PR)를 도포한다.
그 다음, 도5b에 도시한 바와 같이 상기 포토레지스트(PR)의 표면에 초점이 일치하지 않고, 상기 포토레지스트(PR) 표면의 상부측 또는 하부측에 초점이 맞춰지도록 광을 조사하여 포토레지스트(PR)를 노광시킨다.
이와 같은 노광공정은 초점이 포토레지스트(PR)의 표면에 맞춰지지 않기 때문에 그 광이 전달하는 에너지가 충분히 포토레지스트(PR)에 전달되지 않으며, 이에 따라 상기 게이트전극(2)의 중앙상부측 포토레지스트(PR)에는 포토레지스트 패턴형성에 충분한 에너지가 전달되지 않는다.
이는 도6 내지 도9에 도시하는 실험 내용을 통해 얻어진 결과를 사용한 것이며, 초점을 변환시켜 포토레지스트(PR)의 일부를 잔존시키는 방법을 좀 더 상세히 설명한다.
먼저, 도6은 포토레지스트(PR) 패턴의 초점을 변화시키면서 특정한 측정위치에서 포토레지스트(PR)의 높이 변화를 측정하는 과정을 보인 그래프로서, 이에 도시한 바와 같이 포토레지스트(PR)의 일측방향으로 부터 +90㎛에서 +30㎛까지의 초점변화에 따라 측정위치(P1~P7)를 순차적으로 스캔하여 노광된 포토레지스트(PR)의 두께를 측정하며, -90㎛에서 -30㎛까지의 초점의 변화를 주고, 각 포인트(P8~P14)에서의 포커스 값과 그에 따른 포토레지스트(PR)의 두께를 측정한다. 이때의 스캔 속도는 65mm/sec로 한다.
이는 도7a와 도7b에서 보여지는 측정위치와 초점범위의 평면모식도에서 알 수 있듯이 상기 확인포인트(P1~P14)는 측정의 정확도를 향상시키기 위하여 스캔 방향에 대하여 수직으로 위치하는 동일한 초점값을 가지는 복수의 영역에서 포토레지스트(PR)의 두께를 검사한다. 이때의 초점은 포토레지스트(PR)에 대한 Z축의 초점이다.
상기의 방법으로 스캐닝한 결과를 도8의 조사되는 광의 초점 변화에 따른 잔류 포토레지스트(PR)의 값을 나타낸 그래프도에 도시하였다. 이때 측정위치 P7과 P8의 사이에서 균일한 포토레지스트(PR) 패턴을 획득 할 수 있었으며, 그 포토레지스트(PR)의 값은 14㎛에 가까운 값을 나타낸다.
상기와 같은 실험의 결과의 데이터는 도9의 표에 도시하였으며, 원하는 포토레지스트(PR)의 두께는 측정위치 P6과 P9에서의 평균값이 각각 14.07㎛과 13.80㎛으로 설계된 포토레지스트(PR)의 두께인 11㎛보다 +3㎛의 값 이내에 있는 것으로, 상기 측정위치 P6과 P9에 각각 조사되는 광의 초점값이 +45㎛, -45㎛의 사이 값에서 원하는 포토레지스트(PR)의 두께를 얻을 수 있다. 즉, 조사되는 광의 초점값이 ±10㎛~±45㎛사이에서 잔류 포토레지스트(PR)의 두께를 원하는 값인 2.5㎛~3㎛에 가까운 값으로 얻을 수 있었으며, 바람직하게는 ±30㎛의 초점값으로 공정을 진행할 수 있다.
나머지 광의 초점이 변화되어 인가되는 포토레지스트 영역의 두께는 광이 조사되지 않는 영역의 포토레지스트의 두께에 비해 얇은 것을 알 수 있으며, 이를 사용하여 반투과 마스크 또는 슬릿형 마스크를 사용하여 포토레지스트를 잔존시키는 것과 동일한 효과를 나타낼 수 있다.
상기의 실험 결과에 따라 도10에 도시한 바와 같이 일반적으로 사용되는 광을 투과시키거나, 차단하는 패턴이 형성된 마스크를 사용하여 조사되는 광의 초점을 변화시켜 원하는 두께의 포토레지스트 패턴을 획득할 수 있게 된다.
즉, 반투과 마스크나 슬릿형 마스크를 사용하지 않고도, 원하는 영역에서 포토레지스트를 잔류시키는 것이 가능하며, 보다 균일한 포토레지스트 패턴을 획득할 수 있을뿐만 아니라 잔존하는 포토레지스트의 두께를 실험 결과를 토대로 데이터화하여 제어하는 것이 가능하게 됨으로써, 보다 다양한 패턴의 형성에 적용할 수 있게 된다.
그 다음, 상기 초점의 변화를 통해 노광된 포토레지스트(PR)를 현상하여 상기 게이트전극(2)의 상부와 그 주변의 일부에 대향하는 위치에 잔존함과 아울러 상기 게이트전극(2)의 중앙부에서 주변영역보다 낮게 형성되는 포토레지스트(PR) 패턴을 형성한다.
도11은 상기의 공정에서 사용된 포토 마스크의 평면도이고, 도12는 상기 공정으로 형성되는 포토레지스트 패턴의 평면도, 도13은 도12에 있어서 A-A'방향의 단면도로서, 이에 도시한 바와 같이 도5b의 과정에서 적용되는 포토 마스크의 형상은 횡방향으로 긴 형태에 일측이 우측으로 돌출되어 소스와 소스에 연결되는 데이터라인을 구현하는 차광패턴(111)과; 상기 차광패턴의 돌출부분과 상호 소정거리 이격되어 드레인을 구현하는 차광패턴(112)와; 상기 차광패턴(112)의 하부측에서 횡방향으로 긴 형태의 패턴과 그 패턴으로 부터 하측으로 돌출된 패턴의 형상으로 데이터라인을 구현하는 차광패턴(113)으로 구성된다.
이와 같은 형상의 포토 마스크는 종래의 기술에서 상기 차광패턴(111,112)의 사이에 반투과영역을 형성하거나, 슬릿을 위치시켜 사용하는 것과 동일하다. 도12는 상기 포토 마스크를 사용하여 초점을 변화시켜 광을 조사하고, 현상한 경우 형성되는 포토레지스트 패턴의 평면도로서, 이에 도시한 바와 같이 상기차광패턴(111,112,113)의 하부측에는 완전한 포토레지스트 패턴(PR)이 잔존하며, 그 포토레지스트 패턴(PR)의 측면부에 소정의 면적으로 소정 두께의 잔존하는 포토레지스트 패턴(PR1)이 형성된다.
도12는 도11의 A-A'방향의 단면도로서, 이에 도시한 바와 같이 상기 소스 및 드레인을 형성하는 차광패턴(111,112)의 사이영역에서는 채널영역의 형성을 위한 포토레지스트(PR1) 패턴이 잔존하게 되며, 상기 차광패턴(111,112)의 사이영역에서는 완전한 포토레지스트(PR) 패턴이 형성된다.
그 다음, 도5c에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 금속층(6)을 식각하고, 그 하부의 n+-비정질실리콘(5)과 비정질실리콘(4)을 식각하여 액티브 영역과 소스 및 드레인을 형성한다.
또한, 상기 초점의 변화를 통해 형성된 포토레지스트(PR) 패턴의 단차가 낮은 영역에서는 금속층(6)과 n+-비정질실리콘(5)이 식각되도록 하여 채널영역을 형성한다.
이와 같은 식각공정은 금속을 식각하는 식각가스와, 상기 비정질실리콘을 식각할 수 있는 식각가스를 혼합하여 사용하는 식각공정으로 진행되는 단일 공정이다.
그 다음, 도5d에 도시한 바와 같이 상기 포토레지스트 패턴을 제거하고, 상기 구조의 상부전면에 패시베이션막(7)을 증착하고, 사진식각공정을 통해 콘택홀을형성하여 상기 형성한 드레인의 상부일부를 노출시킨다.
그 다음, 도5e에 도시한 바와 같이 상기 구조의 상부전면에 ITO를 증착하고 사진식각공정으로 패터닝하여 상기 노출된 드레인에 접속되는 픽셀전극(8)을 형성한다.
이와 같이 포토레지스트에 조사되는 광의 초점을 변화시켜, 포토레지스트 패턴을 잔존시켜 사용함으로써 종래 4마스크 공정에서 사용하는 반투과 마스크 또는 슬릿형 마스크를 사용하지 않고도 원하는 두께의 포토레지스트를 잔존시킬 수 있게 된다.
또한 도14는 상기 도5c에서 적용되는 포토 마스크의 다른 실시예도로서, 이에 도시한 바와 같이 소스 및 드레인의 형상, 보다 정확하게는 소스 및 드레인의 사이영역인 채널영역의 구조를 변경하여 상기 광의 초점변화에 의해 보다 균일하고, 정확한 패턴을 형성할 수 있는 구조를 가지도록 한다.
이는 상기 소스와 드레인의 마주하는 변의 중심부분을 그 변의 외곽부분보다 이격거리가 길게 배치하여 상기 설명한 포토레지스트가 잔존하는 영역이 채널영역에 확실하게 형성될 수 있도록 하는 구조이다.
도15는 상기 도14에 있어서 채널영역 부분의 확대상세 구조도로서, 이에 도시한 바와 같이 차광패턴(111)에서 소스를 구현하는 부분과, 드레인을 구현하는 차광패턴(112)의 마주하는 변에서 그 주변부에 상하측길이(a)가 1㎛이상이 되며, 그 중앙부에 비하여 좌우측길이(b)가 0.5㎛이상 돌출되는 돌출패턴이 상하측에 위치하도록 한다.
이와 같이 채널영역의 형상을 변경하면, 상기 소스와 드레인을 구현하는 차광패턴(111),(112)의 사이에 돌출영역간의 거리가 줄어들게 되고, 상기 초점을 변경하여 노광을 실시하면 상기 채널영역에서의 돌출영역에 의한 영향으로 그 채널영역에는 포토레지스트 패턴(PR1)이 보다 채널영역의 형상에 가깝게 형성된다.
그 채널의 균일성을 보장함과 아울러 채널의 형상을 보다 완전하게 구현할 수 있게 된다.
즉, 도16은 상기 도14 및 도15에 도시한 마스크를 사용하여 노광하고 현상한 포토레지스트패턴의 평면도로서, 이에 도시한 바와 같이 상기 도12의 구성에 나타낸 일반적인 채널구조에 비하여 그 측면부의 패턴라인이 보다 직선에 가깝게 형성되어 채널 패턴의 정확한 형성이 이루어진다.
상기의 실시예가 적용되는 구조는 채널폭이 3.0~7.0㎛이 되는 모든 구조에 사용할 수 있다.
상기한 바와 같이 본 발명 박막 트랜지스터 제조방법은 조사하는 광의 초점을 변화시켜, 반투과 마스크 또는 슬릿형 마스크를 사용하지 않고, 원하는 부분에 일부가 잔존하는 포토레지스트 패턴을 형성함이 가능하여 제조비용을 절감함과 아울러 조사되는 광의 초점을 제어하여 형성되는 포토레지스트 패턴의 두께를 제어할 수 있어 보다 다양한 제조공정에 적용이 가능한 효과가 있다.
또한, 채널의 양측면이 요철구조를 가지도록 그 구조를 변경함으로써, 상기 초점 변화에의한 패턴 형성시 보다 정확한 패턴의 형성이 가능하여 전기적인 특성을 확정하여 설계함이 용이하도록 하는 효과가 있다.

Claims (8)

  1. 유리기판의 상부에 게이트전극을 형성하고, 그 게이트전극의 상부에 게이트절연막, 비정질실리콘, n+-비정질실리콘, 금속을 순차적으로 증착하는 단계와; 상기 금속의 상부에 포토레지스트를 도포하고, 상기 포토레지스트의 상부 또는 하부측에 초점이 맞춰지도록 마스크를 통해 광을 조사하고, 현상하여 게이트전극의 상부와 그 주변의 일부에 대향하는 위치에 잔존함과 아울러 상기 게이트전극의 중앙부에서 주변영역보다 낮게 형성되는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 노출된 금속층을 식각하고, 그 하부의 n+-비정질실리콘과 비정질실리콘을 식각하여 액티브 영역과 소스 및 드레인을 형성함과 아울러, 상기 포토레지스트 패턴의 단차가 낮은 영역에서는 금속층과 n+-비정질실리콘이 식각되도록 하여 채널영역을 형성하는 단계와; 상기 포토레지스트 패턴을 제거하고, 상기 구조의 상부전면에 패시베이션막을 증착하고, 사진식각공정을 통해 드레인의 상부일부를 노출시키는 콘택홀을 형성한 후, 상기 구조의 상부전면에 ITO를 증착하고 사진식각공정으로 패터닝하여 상기 노출된 드레인에 접속되는 픽셀전극을 형성하는 단계로 이루어진 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
  2. 제 1항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는 광투과 기판에차광패턴이 형성된 마스크를 사용하여 노광하며, 그 광의 초점은 포토레지스트 패턴의 표면에 있지 않은 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 광의 초점은 채널영역의 상부측에서의 포토레지스트 패턴의 표면으로 부터 ±90㎛의 범위내에서 변경하여, 포토레지스트 패턴의 두께를 제어하는 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 광의 바람직한 초점은 포토레지스트 패턴의 표면으로 부터 ±10㎛~±45㎛의 범위내에서 변경하여, 채널영역의 상부측에서의 포토레지스트 패턴 두께가 단일공정으로 액티브영역과 소스/드레인, 채널영역을 형성하기 적당한 두께로 잔존하도록 하는 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
  5. 제 4항에 있어서, 상기 단일공정으로 액티브영역과 소스/드레인, 채널영역을 형성하는 잔류 포토레지스트의 두께는 2.5㎛ 내지 3㎛인 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
  6. 제 2항에 있어서, 상기 광투과 기판과 차광패턴으로 이루어지는 마스크에 있어서, 그 차광패턴은 소스와 소스에 연결되는 데이터라인 패턴을 형성하는 영역과, 그 소스와 소정거리 이격되며, 대향하도록 위치하는 드레인을 형성하는 영역을 포함하며, 상기 소스와 드레인 영역의 마주하는 변은 상호 평행한 직선형인 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
  7. 제 2항에 있어서, 상기 광투과 기판과 차광패턴으로 이루어지는 마스크에 있어서, 그 차광패턴은 소스와 소스에 연결되는 데이터라인 패턴을 형성하는 영역과, 그 소스와 소정거리 이격되며, 대향하도록 위치하는 드레인을 형성하는 영역을 포함하며, 상기 소스와 드레인을 형성하기 위한 차광패턴 영역의 마주하는 변은 주변부가 돌출된 요철형으로 형성되며, 그 돌출된 부분이 대향하도록 위치하는 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
  8. 제 7항에 있어서, 상기 소스와 드레인을 형성하기 위한 차광패턴 영역에서 돌출영역은 채널의 폭이 채널의 폭은 3~7㎛일때, 소스와 드레인 형성을 위한 차광패턴 영역으로부터 돌출된 길이가 0.5㎛이상이며, 그 돌출영역의 폭은 1㎛이상이 되는 것을 특징으로 하는 박막 트랜지스터 표시소자 제조방법.
KR10-2001-0028734A 2001-05-24 2001-05-24 박막 트랜지스터 표시소자 제조방법 KR100390802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028734A KR100390802B1 (ko) 2001-05-24 2001-05-24 박막 트랜지스터 표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028734A KR100390802B1 (ko) 2001-05-24 2001-05-24 박막 트랜지스터 표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR20020089810A true KR20020089810A (ko) 2002-11-30
KR100390802B1 KR100390802B1 (ko) 2003-07-12

Family

ID=27706316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0028734A KR100390802B1 (ko) 2001-05-24 2001-05-24 박막 트랜지스터 표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR100390802B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699208B1 (ko) * 2002-04-02 2007-03-27 어드밴스트 디스플레이 인코포레이티드 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치
KR100856550B1 (ko) * 2007-04-10 2008-09-04 (주)아이씨디 박막트랜지스터 어레이 제조 시스템
KR101130873B1 (ko) * 2003-12-22 2012-03-28 엘지디스플레이 주식회사 액정표시패널의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194679B1 (ko) * 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법
KR100372306B1 (ko) * 1998-11-19 2003-08-25 삼성전자주식회사 박막트랜지스터의제조방법
KR20000037842A (ko) * 1998-12-02 2000-07-05 윤종용 박막트랜지스터 제조방법
KR20010001665A (ko) * 1999-06-07 2001-01-05 구본준 박막트랜지스터형 액정표시장치의 박막트랜지스터 어레이와 그 제조방법.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699208B1 (ko) * 2002-04-02 2007-03-27 어드밴스트 디스플레이 인코포레이티드 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치
KR101130873B1 (ko) * 2003-12-22 2012-03-28 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR100856550B1 (ko) * 2007-04-10 2008-09-04 (주)아이씨디 박막트랜지스터 어레이 제조 시스템

Also Published As

Publication number Publication date
KR100390802B1 (ko) 2003-07-12

Similar Documents

Publication Publication Date Title
US7803503B2 (en) Halftone mask and method for making pattern substrate using the halftone mask
US5128283A (en) Method of forming mask alignment marks
JP2007171951A (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US20060099521A1 (en) Half tone mask, method for fabricating the same, and flat panel display using the same
US20060051974A1 (en) Mask and manufacturing method using mask
KR20020093351A (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
US6985195B1 (en) Reflection type liquid crystal display and method for manufacturing the same and mask for manufacturing reflection type liquid crystal display
KR20050049918A (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
KR20010083632A (ko) 대면적 액정표시장치를 위한 포토마스크와 어레이기판제작방법
US6391499B1 (en) Light exposure mask and method of manufacturing the same
KR20000001757A (ko) 액정표시장치의 제조방법
US6528216B2 (en) Phase shift mask and fabrication method thereof
KR100390802B1 (ko) 박막 트랜지스터 표시소자 제조방법
KR100803105B1 (ko) 박막 트랜지스터의 제조방법, 박막 트랜지스터, 집적회로,액정표시장치, 및 하프톤 마스크를 이용한 노광방법
KR20020082280A (ko) 박막 트랜지스터 액정표시소자 제조방법
JPH0845823A (ja) 露光装置およびその方法
JPH03105324A (ja) マトリクス型液晶表示基板の製造方法
KR20020057224A (ko) 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크
KR20010109681A (ko) 프린지 필드 구동 액정 표시장치의 제조방법
CN101452858A (zh) 薄膜晶体管的制造方法和使用了网目调型掩模的曝光方法
KR100815907B1 (ko) 액정표시소자의 제조방법
KR100386861B1 (ko) 반사형 액정표시장치용 어레이기판과 그 제조방법
JPH0488641A (ja) 薄膜トランジスタの製造方法
CN102944971B (zh) 掩膜版及光刻材料的曝光检测方法
KR100697366B1 (ko) 박막 트랜지스터 액정표시장치 제조에서 사용하는 하프 톤 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070402

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee