KR20020067522A - 스위칭 전력 증폭기 - Google Patents

Abstract

스위칭 전력 증폭기들은 예를들어 오디오 응용들에서 이용된다. 클래스 D 기술을 이용하는 것이 효율적인 성능을 얻기 위해 이용된다. 스위칭 전력 증폭기를 더 개선하기 위해, 복수의 저전력 스위칭 전력 스테이지들을 더 큰 증폭기로 결합하는 것이 제안된다. 스위칭 전력 증폭기의 정밀도 및 효율은 잡음과 EMI를 열화시키지 않고서 개선된다.

Description

스위칭 전력 증폭기{Switching power amplifier}

유럽 특허 출원 EP-A 제 0930700 호로부터, 소위 클래스 D 증폭기가 공지되어 있으며, 이것은 입력에서 소위 PCM 입력 신호를 수신한다.

통상적인 클래스 D 기술을 이용하여, 3개의 결함들, 즉, 효율, 선형성 또는 EMI중 어느 하나가 다른 두개중 적어도 하나를 희생하여 개선될 수 있다. 스위칭 주파수는 요구되는 신호 대역폭에 직접 비례한다. 또한, 예를들어 DSD(Direct Stream Digital)(직접 스트림 디지털)의 높은 반복율은 매우 높은 스위칭 잡음을 초래하고 그에따라 효율을 낮게 한다. DSD 신호는 다음의 파라미터들을 이용하는 오디오 신호의 표현이다. 샘플링 속도=44.1 kHz의 64 또는 48배. 1 비트의 잡음이 형성됨. 최대 변조 인덱스= 50 %. 대역폭 60 kHz를 이용하여, 스펙트럼 정보는 100 kHz까지임.

본 발명은 오디오 출력 신호를 공급하는 스위칭 전력 증폭기에 관한 것이다.

도 1은 본 발명에 따른 스위칭 전력 증폭기를 개략적으로 도시한 블록도.

도 2는 DSD 입력 신호로써 더 상세히 본 발명에 따른 스위칭 전력 증폭기를 개략적으로 도시한 블록도.

도 3은 PCM 입력 신호로써 본 발명에 따른 스위칭 전력 증폭기의 예를 개략적을 도시한 블록도.

도 4는 스위칭 전력 증폭기의 아날로그 수행을 개략적으로 도시한 블록도.

도 5는 인덕터 합산 수단(inductor summing means)의 예를 도시한 도면.

본 발명의 목적은 공지된 스위칭 전력 증폭기를 개선하는 것이다.

이 목적을 위해, 본 발명에 따른 스위칭 전력 증폭기는 독립항(들)의 특징들을 포함한다. 스위칭 전력 증폭기의 정밀도와 효율은 복수의 저전력 스위칭 전력스테이지들을 더 큰 증폭기로 결합함으로써 개선된다.

이런 방식으로, 다른 결함들을 열화시키지 않고서 스위칭 전력 증폭기의 효율을 증가시키는 것이 가능하게 된다. 본 발명의 실시예들은 종속항들에 서술되어 있다.

다중 위상들의 장점들은 다음과 같은데, 즉, 출력 스위치들이 총 전력의 아주 조금만을 공급할 필요가 있을 것이며, 스위치들은 더 작으며 따라서 더 적은 손실들로써 더 빠르게 스위칭하고, 출력 천이(output transition)들의 수는 이들 더 작은 스위치들에 걸쳐 분배되고, 하나의 스위치에서의 타이밍 에러의 영향은 단일 위상이었을 경우의 1/n일 것이다.

특정한 구동 방법이 이용되어 신호 전압들의 저손실 결합을 허용한다. 유도 콤바이너(inductive combiner)는 에러-없는 결합을 제공하도록 고안된다. 이 방법은 낮은 왜곡 및 높은 효율로써 예를들어 DSD 신호들의 아날로그 전력으로의 직접 변환을 허용한다.

본 발명을 유리하게 수행하는데 선택적으로 이용될 수 있는, 본 발명 및 부가적 특징들은 하기에 서술되어 있고 이후에 도면들에 도시되는 예들을 참조하여 분명하고 명료해질 것이다.

도 1은 스위칭 전력 증폭기(SPA)의 예를 개략적을 도시한 블록도이다. 입력(I)에서 스위칭 전력 증폭기는 입력 신호를 수신한다. 입력(I)은 입력 신호를 다상 구동 유닛(multiphase drive unit)(MPDU)에서 이용될 수 있는 신호로 변환하는 입력 유닛(INU)에 연결된다. 다상 구동 유닛의 출력은 전력 스테이지(PS)에 연결된다. 전력 스테이지의 출력은 합산 유닛(summing unit)(SUMU)에 연결된다. 합산 유닛의 출력은 스위칭된 전력 증폭기(switched power amplifier)의 출력(O)에 저역 필터를 경유하여 연결된다.

다중 위상들의 장점들은 다음과 같은데, 즉, 출력 스위치들이 총 전력의 아주 조금만을 공급할 필요가 있을 것이며, 스위치들은 더 작으며 따라서 더 적은 손실들로써 더 빠르게 스위칭하고, 출력 천이들의 수는 이들 더 작은 스위치들에 걸쳐 분배되고, 하나의 스위치에 대한 타이밍 에러의 영향은 단일 위상이었을 경우의 1/n일 것이다.

도 2는 입력(I2)에서 소위 DSD 신호를 수신하는 스위칭 전력 증폭기(SPA2)의 예를 도시한다. 입력(I2)은 입력 유닛(INU2)을 경유하여 다상 구동 유닛(MPDU2)에 연결된다. 또한, 이 예에서 다상 구동 유닛은 전력 스테이지(PS2)에 연결된다. 그리고, 전력 스테이지의 출력은 합산 유닛(SUMU2)에 연결된다. 합산 유닛의 출력은 저역 필터(LPF2)를 경유하여 스위칭 전력 증폭기의 출력(O2)에 연결된다.

입력 유닛(INU2)은 이 예에서 입력 DSD 신호를 필터링하고, k개의 신호들을 다중 위상 구동 유닛(MPDU2)에 공급한다. 다중 위상 구동 유닛은 이 예에서 n-위상 전력 스테이지인 전력 스테이지(PS2)에 n개의 구동 신호들을 공급한다. 전력 스테이지의 출력은 n개의 서로다른 출력 신호들을 합산하는 합산 유닛에 연결된다. 합산 유닛의 출력은 저역 필터(LPF2), 예를들어, LC 저역 필터를 경유하여 스위칭 전력 증폭기(SPA2)의 출력(O2)에 연결된다.

이득을 생성하는 이러한 방법은, 변조 레벨이 지나치게 낮더라도, DSD 신호가 증폭기를 완전히 변조하는 것을 가능하게 한다.

도 3은 본 발명에 따라 스위칭 전력 증폭기(SPA3)의 다른 예를 도시한다. 이 예에서, 입력(I3)은 입력 유닛(INU3)에 입력이 연결된 소위 PCM 신호를 수신한다. 또한, 이 예에서, 입력 유닛은 다상 구동 유닛(MPDU3)에 연결된다. 상기 다상 구동 유닛은 전력 스테이지(PS3)에 연결된다. 전력 스테이지의 출력은 합산 유닛(SUMU3)에 연결된다. 상기 합산 유닛은 저역 필터(LPF3)를 경유하여 스위칭 전력 증폭기의 출력(O3)에 연결된다. 이 예에서, DSD 입력 신호대신에 PCM 입력 신호가 이용된다. 입력 유닛(INU3)은 다중 위상 구동 유닛(MPDU3)에 k개의 신호들을 공급하도록 잡음 셰이퍼(noise shaper)와 업샘플러(upsampler)를 이 예에서 포함한다.

도 4는 아날로그 증폭기로서 스위칭 전력 증폭기(SPA4)의 예를 도시한다. 이 예에서, 입력(I4)은 아날로그 입력 신호를 수신한다. 상기 입력은 입력 유닛(INU4)에 연결된다. 이 예에서, 입력 유닛은 입력 신호에서 제어 신호(cs4)를 감산하는 감산기(SUB4)를 포함한다. 예를들어 출력(O4)으로부터 제 2 제어 신호(CS42)를 부가하는 것이 가능하다. 감산기의 출력은 필터링 유닛(FU4) 및 AD 변환기 유닛 (ADC4)을 경유하여 다상 구동 유닛(MPDU4)에 연결된다. 다상 구동 유닛의 출력은 또한 이 예에서 전력 스테이지(PS4)에 또한 연결된다. 전력 스테이지의 출력은 합산 유닛(SUMU4)에 연결된다. 합산 유닛의 출력은 저역 필터(LPF4)를 경유하여 스위칭 전력 증폭기의 출력에 연결된다.

이 예에서, 스위칭 전력 증폭기(SPA4)는 아날로그 입력 신호를 수신한다. 디지털 오디오를 직접 처리할 능력보다는 경제성이 강조될 때, 다상 동작의 장점들은 아날로그 환경에서 응용을 보장하기에 충분할만큼 여전히 중요하다. 이것은, 낮은-비트 ADC 변환기들을 오버샘플링하는데 이용되는, 아날로그 제어 루프에 의해 행해지고, 플래시 ADC로 공급되는 그 출력은 전력 스테이지가 가진 것만큼 많은 양자들 (quanta)을 갖는다. 그다음에, ADC로부터의 출력은 앞에서 개괄적으로 설명한 바와같이 처리될 수 있다.

제어 루프의 입력은 입력과 합산 유닛(SUMU4)이후의 출력사이에서 발견되는 차이이다. 추가적인 피드백 신호들이, 상기 출력을 포함하는, 출력 필터상의 몇몇 포인트들에서 또한 빼내어질 수 있다.

도 5는 합산 유닛(SUMU5)의 예를 도시하는데, 신호들을 높은 정밀도로 합산하는(실제로는, 평균하는) 방식은 소위 오토트랜스(autotransformer)를 이용할 것이다. 합산의 정밀도는 코어의 성질에 의해 영향받지 않는다. 신호들은 증폭기들(A1 내지 A4)을 경유하여 코일들(L1 및 L2)에 공급된다. 코일들(L1 및 L2)은 출력 코일(L3)에 연결된다. 합산의 한 레벨을 부가함으로써 위상들의 수의 다른 더블링이 인지될 것이다. 이 방법은 큰 장점들중 하나로서 매우 높은 정밀도의 합산을 갖는데, 합산 네트워크는 출력 필터로부터 분리되고, 출력 전류는 코어들의 어떤 자화도 생셩하지 않는다. 리플 전류(ripple current)는 작게 될 수 있다. 그리고, 코일들의 크기는 전달될 전력의 양과 독립적이다. 또한, 이런 방식으로 신호들을 부가하면, 인덕터들의 허용한계들(tolerances of the inductor)이 무시될 수 있다.

상기에, 본 발명은 몇몇 예들에 기초하여 서술되었다. 그 기술분야에 숙련된 자는 본 발명의 범위내에 속하는 많은 변형들을 잘 알고 있을 것이다.

Claims (11)

1. 스위칭 전력 증폭기로서,

   입력 신호를 변환하는 입력 유닛, 복수의 병렬 저전력 스위칭 전력 스테이지들, 스테이지들을 구동하기 위한 구동 유닛 및, 상기 전력 스테이지들의 출력 신호들을 합산하는 합산 유닛을 포함하는 스위칭 전력 증폭기.
2. 제 1 항에 있어서,

   상기 구동 유닛은 다상 구동 유닛(multiphase driving unit)인 것을 특징으로 하는, 스위칭 전력 증폭기.
3. 제 1 항에 있어서,

   상기 복수의 병렬 저전력 스위칭 전력 스테이지들은 N-위상 전력 스테이지 (N-phase power stage)인 것을 특징으로 하는, 스위칭 전력 증폭기.
4. 제 1 항에 있어서,

   상기 합산 유닛은 인덕터 합산 유닛인 것을 특징으로 하는, 스위칭 전력 증폭기.
5. 제 1 항에 있어서,

   상기 입력 유닛은 FIR 필터를 포함하고, 상기 입력 신호는 DSD 신호인 것을 특징으로 하는, 스위칭 전력 증폭기.
6. 제 1 항에 있어서,

   상기 입력 유닛은 업샘플러(upsampler)와 잡음 셰이퍼(noise shaper)를 포함하고, 상기 입력 신호는 PCM 신호인 것을 특징으로 하는, 스위칭 전력 증폭기.
7. 제 1 항에 있어서,

   상기 입력 유닛은 필터 유닛과 AD 변환기를 포함하고, 상기 입력 신호는 아날로그 신호인 것을 특징으로 하는, 스위칭 전력 증폭기.
8. 제 1 항에 청구된 스위칭 전력 증폭기에서 이용하기 위한 위상 구동 유닛.
9. 제 1 항에 청구된 스위칭 전력 증폭기에서 이용하기 위한 전력 스테이지.
10. 제 1 항에 청구된 스위칭 전력 증폭기에서 이용하기 위한 인덕터 합산 유닛.
11. 스위칭된 전력 증폭기(switched power amplifier)를 구동하는 방법.