KR20020067002A - Printed wiring board and electrolytic tin-based alloy plating method - Google Patents
Printed wiring board and electrolytic tin-based alloy plating method Download PDFInfo
- Publication number
- KR20020067002A KR20020067002A KR1020020007627A KR20020007627A KR20020067002A KR 20020067002 A KR20020067002 A KR 20020067002A KR 1020020007627 A KR1020020007627 A KR 1020020007627A KR 20020007627 A KR20020007627 A KR 20020007627A KR 20020067002 A KR20020067002 A KR 20020067002A
- Authority
- KR
- South Korea
- Prior art keywords
- tin
- based alloy
- plating
- alloy plating
- printed wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Abstract
Description
본 발명은 전자 부품을 장착하기 위해 이용하는 배선 패턴의 적어도 일부에주석계 합금 도금을 실시한 프린트 배선 기재 및 프린트 배선 기재로의 전해 주석계 합금 도금 방법에 관한 것이다. 또한, 프린트 배선 기재라 함은 경질의 절연 기재를 이용한 강성 배선 기재나 가요성이 있는 필름을 절연 기재로 한 가요성 배선 기판을 말하고, 가요성 배선 기재로서는 TAB(테이프 자동화 본딩; Tape Automated Bonding), COF(칩 온 필름; Chip On Film), CSP(칩 사이즈 패키지; chip size package), BGA(볼 그리드 어레이), μ-BGA(μ-볼 그리드 어레이), FC(플립 칩), QFP(쿼드 플랫 패키지; Quad Flat Package) 등에 이용되는 필름 캐리어 테이프를 들 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring substrate having a tin alloy plating on at least a portion of a wiring pattern used for mounting an electronic component, and an electrolytic tin-based alloy plating method to a printed wiring substrate. In addition, a printed wiring board means the rigid wiring board which used the hard insulating board, and the flexible wiring board which used the flexible film as an insulating board, and, as a flexible wiring board, TAB (Tape Automated Bonding) , COF (Chip On Film), CSP (Chip Size Package), BGA (Ball Grid Array), μ-BGA (μ-Ball Grid Array), FC (Flip Chip), QFP (Quad) And a film carrier tape used in a flat package (Quad Flat Package) or the like.
일렉트로닉스 산업의 발달에 수반하여, IC(집적 회로), LSI(대규모 집적 회로) 등의 전자 부품을 장착하는 프린트 배선판의 수요가 급격하게 증가하고 있지만, 전자 기기의 소형화, 경량화, 고기능화가 요구되어 이들 전자 부품의 장착 방법으로서, 최근에는 TAB 테이프, COF 테이프, CSP 테이프 등의 필름 캐리어 테이프를 이용한 장착 방식이 채용되고 있다.With the development of the electronics industry, the demand for printed wiring boards for mounting electronic components such as ICs (Integrated Circuits) and LSIs (Large Integrated Circuits) is rapidly increasing. As a mounting method of an electronic component, the mounting method using the film carrier tapes, such as a TAB tape, a COF tape, and a CSP tape, is employ | adopted in recent years.
이와 같은 프린트 배선 기재 중 가요성 배선 기재는 일반적으로 연속된 절연 필름 상에 금속박을 접착, 라미네이트하는 것 또는 스퍼터링이나 진공 증착법 혹은 무전해 구리 도금에 의해 매우 얇은 도전층을 설치하고, 이 도전층 상에 전기 구리 도금을 실시하는 공정을 경유하여 적층 기판을 제작하고, 제작된 적층 기판을 포토 리소그래피법에 의해 소정의 패턴으로 형성한 후 다시 표면 마무리 전기 도금을 행함으로써 제조된다. 이러한 가요성 배선 기재는 절연 필름 상에 도체층 및 도체층 표면 마무리용의 전기 도금층으로 이루어지는 배선 패턴을 갖는 것이 된다.Among such printed wiring boards, the flexible wiring board is generally provided with a very thin conductive layer by adhering and laminating a metal foil on a continuous insulating film or by sputtering, vacuum evaporation, or electroless copper plating. The laminated board | substrate is produced through the process of electro-copper plating, and the produced laminated board | substrate is formed in a predetermined pattern by the photolithographic method, and is manufactured by performing surface finishing electroplating again. Such a flexible wiring base material will have a wiring pattern which consists of a conductor layer and the electroplating layer for conductor layer surface finishing on an insulating film.
이와 같은 전기 도금에 의한 도금층으로서는 주석 또는 주석 합금으로 이루어지는 주석계 합금이 이용되고 있다. 예를 들어, 종래부터 일반적으로는 주석-납 합금이 이용되고 있고, 또한 국제적인 납자유화에 의해 주석-납 합금 대신에 주석 비스무트 합금 등이 이용되고 있다.As the plating layer by such electroplating, a tin-based alloy made of tin or a tin alloy is used. For example, in general, tin-lead alloys are generally used, and tin bismuth alloys are used instead of tin-lead alloys by international lead liberalization.
이와 같은 주석계 합금의 도금에 있어서는, 배선 패턴으로부터 면방향으로 창형(槍狀) 석출물이 다수 발생한다는 문제가 있다. 예를 들어, 도11 및 도12에 도시한 바와 같이 레지스트(01)가 설치되어 있지 않은 영역에 복수 배열된 배선 단자(02)의 폭방향으로 돌출하도록 창형 석출물(03)이 발생한다. 이러한 창형 석출물(03)은 긴 것에서는 50 ㎛ 이상이 되므로, 단자간에서 쇼트하는 사태도 발생하고, 수율을 대폭으로 저하시킨다는 문제가 있다. 이와 같은 문제는 특히 고밀도화된 배선 패턴에 있어서는 치명적인 문제가 되어, 수율에 심각한 영향을 미치는 것이 쉽게 예상된다.In the plating of such a tin-based alloy, there is a problem that a large number of window-shaped precipitates are generated in the plane direction from the wiring pattern. For example, as shown in Figs. 11 and 12, the window-shaped precipitate 03 is generated so as to protrude in the width direction of the plurality of wiring terminals 02 arranged in the region where the resist 01 is not provided. Since the window precipitate 03 is 50 m or more in the long one, there is a problem that a short circuit occurs between the terminals, and the yield is greatly reduced. Such a problem becomes a fatal problem especially in a densified wiring pattern, and it is easily expected to seriously affect the yield.
본 발명은 이와 같은 사정에 비추어 창형 석출물의 발생이 없는 주석계 합금 도금을 갖는 프린트 배선 기재 및 전해 주석계 합금 도금 방법을 제공하는 것을 과제로 한다.In view of such circumstances, it is an object of the present invention to provide a printed wiring substrate and an electrolytic tin-based alloy plating method having a tin-based alloy plating in which no window-shaped precipitates are generated.
도1은 본 발명의 제1 실시 형태에 관한 가요성 배선 기재의 개략 평면도.1 is a schematic plan view of a flexible wiring substrate according to a first embodiment of the present invention.
도2는 도1의 가요성 배선 기재에 전자 부품을 장착한 상태의 A-A' 단면도.FIG. 2 is a sectional view taken along the line A-A 'with the electronic component mounted on the flexible wiring substrate of FIG.
도3은 본 발명의 주석계 합금 도금 방법을 실시하기 위한 도금 장치를 도시한 개략 사시도.3 is a schematic perspective view showing a plating apparatus for carrying out the tin-based alloy plating method of the present invention.
도4는 본 발명의 주석계 합금 도금 방법의 일예를 설명하기 위한 도면.4 is a view for explaining an example of the tin-based alloy plating method of the present invention.
도5는 본 발명의 주석계 합금 도금 방법을 실시할 때의 펄스 전압의 인가 상태를 도시한 설명도.Fig. 5 is an explanatory diagram showing an application state of a pulse voltage when implementing the tin-based alloy plating method of the present invention.
도6은 본 발명의 제1 실시예의 배선부의 확대도.Fig. 6 is an enlarged view of the wiring portion of the first embodiment of the present invention.
도7은 본 발명의 비교예의 배선부의 확대도.7 is an enlarged view of a wiring portion of a comparative example of the present invention.
도8은 본 발명의 제2 실시예의 주석계 합금 도금층 표면의 SEM 사진을 도시한 도면.8 is a SEM photograph of the surface of the tin-based alloy plating layer of the second embodiment of the present invention.
도9는 본 발명의 제2 실시예의 주석계 합금 도금층 표면의 SEM 사진을 도시한 도면.9 is a SEM photograph of the surface of the tin-based alloy plating layer of the second embodiment of the present invention.
도10은 본 발명에 있어서의 평균 도금 피막 입경을 측정하는 방법을 도시한 설명도.Fig. 10 is an explanatory diagram showing a method of measuring an average plated film particle diameter in the present invention.
도11은 종래 기술에 관한 전해 주석 도금 방법에 의해 프린트 배선 기재에 주석계 합금 도금을 행한 경우의 배선부의 확대도.Fig. 11 is an enlarged view of a wiring portion in the case where tin-based alloy plating is performed on a printed wiring substrate by the electrolytic tin plating method according to the prior art.
도12는 도11의 창형 석출물을 확대하여 도시한 도면.12 is an enlarged view of the window precipitate of FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
3 : 창형 석출물3: window precipitate
10 : 가요성 배선 기재10: flexible wiring substrate
11 : 절연 필름11: insulation film
12 : 배선 패턴12: wiring pattern
13 : 스프로킷 구멍13: sprocket hole
14 : 디바이스측 접속 단자14: device side connection terminal
15 : 입력측 외부 접속 단자15: Input side external connection terminal
16 : 출력측 외부 접속 단자16: Output side external connection terminal
17 : 솔더 레지스트층17: solder resist layer
20 : 도전층20: conductive layer
25a : 제1 도금층25a: first plating layer
25b : 제2 도금층25b: second plating layer
상기 과제를 해결하는 본 발명의 제1 형태는 절연 기재와, 그 절연 기재의 한 쪽면에 도전층으로 형성된 배선 패턴을 구비하고, 상기 배선 패턴의 적어도 일부에 주석계 합금으로 이루어지는 주석계 합금 도금층을 구비하는 프린트 배선 기재에 있어서, 상기 주석계 합금 도금층의 평균 도금 피막 입경이 2 ㎛ 이하인 것을 특징으로 하는 프린트 배선 기재에 있다.The 1st aspect of this invention which solves the said subject is equipped with the insulating base material and the wiring pattern formed by the conductive layer in one side of the said insulating base material, The tin-based alloy plating layer which consists of a tin-type alloy is formed in at least one part of the said wiring pattern. In the printed wiring board provided, the average plating film particle diameter of the said tin-type alloy plating layer is 2 micrometers or less, It exists in the printed wiring board characterized by the above-mentioned.
이러한 제1 형태에서는 주석계 합금 도금층의 평균 도금 피막 입경이 2 ㎛ 이하이므로, 창형 석출물이 거의 발생하지 않으며, 배선 단자간의 쇼트 등의 우려도 없는 것이다.In this first aspect, since the average plating film particle diameter of the tin-based alloy plating layer is 2 µm or less, window-shaped precipitates hardly occur and there is no fear of shorting between wiring terminals.
본 발명의 제2 형태는 제1 형태에 있어서, 상기 주석계 합금 도금층의 도금 두께가 35 ㎛ 이하인 것을 특징으로 하는 프린트 배선 기재에 있다.According to a second aspect of the present invention, in the first aspect, the plating thickness of the tin-based alloy plating layer is 35 µm or less.
이러한 제2 형태에서는 주석계 합금 도금층의 도금막이 35 ㎛ 이하이므로 창형 석출물이 더욱 발생하기 어렵다.In this 2nd aspect, since the plating film of a tin type alloy plating layer is 35 micrometers or less, a window-shaped precipitate is hard to generate | occur | produce further.
본 발명의 제3 형태는 제1 또는 제2 형태에 있어서, 상기 주석계 합금이 주석-비스무트 합금인 것을 특징으로 하는 프린트 배선 기재에 있다.According to a third aspect of the present invention, in the first or second aspect, the tin-based alloy is a tin-bismuth alloy.
이러한 제3 형태에서는 주석-비스무트 합금으로 이루어지는 배선 패턴에 있어서 창형 석출물의 발생이 거의 없다.In this third aspect, there is little generation of window-shaped precipitates in the wiring pattern made of tin-bismuth alloy.
본 발명의 제4 형태는 제1 내지 제3 중 어느 한 형태에 있어서, 상기 절연 기재가 가요성을 갖는 필름인 것을 특징으로 하는 프린트 배선 기재에 있다.According to a fourth aspect of the present invention, in any one of the first to third aspects, the insulating substrate is a film having flexibility.
이러한 제4 형태에서는 창형 석출물의 발생이 없는 주석계 합금 도금층을 갖는 가요성 배선 기재가 된다.In this 4th aspect, it becomes a flexible wiring base material which has the tin-type alloy plating layer which does not generate | occur | produce window-shaped precipitate.
본 발명의 제5 형태는 제1 내지 제4 형태 중 어느 한 형태에 있어서, 상기 주석계 합금 도금층이 펄스 전압을 인가한 전해 도금에 의해 형성된 것인 것을 특징으로 하는 프린트 배선 기재에 있다.5th aspect of this invention is a printed wiring board in any one of the 1st-4th aspect WHEREIN: The said tin type alloy plating layer is formed by the electroplating which applied the pulse voltage.
이러한 제5 형태에서는 펄스 전압을 인가한 전해 도금에 의해 평균 도금 피막 입경이 2 ㎛ 이하인 주석계 합금 도금층이 용이하게 형성되어 창형 석출물의 발생이 유효하게 방지된다.In this fifth aspect, a tin-based alloy plating layer having an average plated film particle diameter of 2 µm or less is easily formed by electrolytic plating to which a pulse voltage is applied, so that generation of window precipitates is effectively prevented.
본 발명의 제6 형태는 프린트 배선 기재의 배선 패턴의 적어도 일부에 주석계 합금으로 이루어지는 주석계 합금 도금층을 형성할 때에, 도금 전극 사이에 펄스 전압을 인가하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.In the sixth aspect of the present invention, when forming a tin-based alloy plating layer made of a tin-based alloy on at least part of a wiring pattern of a printed wiring board, a pulse voltage is applied between the plating electrodes, characterized in that the electrolytic tin-based alloy plating method Is in.
이러한 제6 형태에서는 펄스 전압을 인가한 전해 도금을 실시함으로써, 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.In this sixth aspect, a tin-based alloy plating layer in which the generation of window-shaped precipitates is effectively prevented by performing electrolytic plating with application of a pulse voltage is formed.
본 발명의 제7 형태는 제6 형태에 있어서, 상기 도금 전극 사이에 펄스 전압을 인가하는 데 직류 전압을 규칙적으로 단속시키는 쵸퍼를 사용하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.According to a sixth aspect of the present invention, there is provided an electrolytic tin-based alloy plating method according to a sixth aspect, wherein a chopper that regularly interrupts a DC voltage is used to apply a pulse voltage between the plating electrodes.
이러한 제7 형태에서는 직류 전압을 규칙적으로 단속시키는 쵸퍼를 사용함으로써, 비교적 용이하게 펄스 전압을 인가할 수 있다.In this seventh aspect, the pulse voltage can be applied relatively easily by using a chopper that regularly interrupts the DC voltage.
본 발명의 제8 형태는 제6 또는 제7 형태에 있어서, 상기 펄스 전압은 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/2 이하가 되도록 인가되는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.An eighth aspect of the present invention is the electrolytic tin system according to the sixth or seventh aspect, wherein the pulse voltage is applied such that the duty ratio D, which is the ratio of the energization time to the entire application time, is 1/2 or less. Alloy plating method.
이러한 제8 형태에서는 상기 펄스 전압이 듀티비(D)가 1/2 이하가 되도록 인가됨으로써, 철형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.In this eighth aspect, the pulse voltage is applied such that the duty ratio D is 1/2 or less, whereby a tin-based alloy plating layer in which the generation of the iron-type precipitates is effectively prevented is formed.
본 발명의 제9 형태는 제6 또는 제7 형태에 있어서, 상기 펄스 전압은 인가시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/3 이하가 되도록 인가되는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.In the ninth aspect of the present invention, in the sixth or seventh aspect, the electrolytic tin system is applied such that the duty ratio D, which is the ratio of the energization time to the entire application time, is 1/3 or less. Alloy plating method.
이러한 제9 형태에서는 상기 펄스 전압이 듀티비(D)가 1/3 이하가 되도록 인가됨으로써, 철형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.In this ninth aspect, the pulse voltage is applied such that the duty ratio D is 1/3 or less, whereby a tin-based alloy plating layer in which the occurrence of iron-type precipitates is effectively prevented is formed.
본 발명의 제10 형태는 제6 내지 제9 중 어느 한 형태에 있어서, 상기 주석계 합금 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.The tenth aspect of the present invention is the electrolytic tin-based alloy plating method according to any one of sixth to ninth aspects, wherein the average plating film particle diameter of the tin-based alloy plating layer is set to 2 µm or less.
이러한 제10 형태에서는 펄스 전압을 인가한 전해 도금을 실시하여 주석계 합금 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 함으로써, 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.In the tenth aspect, the tin-based alloy plating layer in which the occurrence of the window-shaped precipitate is effectively prevented is formed by performing electrolytic plating with the application of a pulse voltage to make the average plating film particle diameter of the tin-based alloy plating layer 2 µm or less.
본 발명의 제11 형태는 제6 내지 제10 중 어느 한 형태에 있어서, 상기 주석계 합금 도금층의 도금 두께를 35 ㎛ 이하로 하는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.The eleventh aspect of the present invention is the electrolytic tin-based alloy plating method according to any one of sixth to tenth aspects, wherein the plating thickness of the tin-based alloy plating layer is 35 µm or less.
이러한 제11 형태에서는 펄스 전압을 인가한 전해 도금을 실시하여 주석계 합금 도금층의 도금 두께가 35 ㎛ 이하로 함으로써, 철형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층이 형성된다.In this eleventh aspect, the plating thickness of the tin-based alloy plating layer is applied by applying electroplating with a pulse voltage to 35 µm or less, whereby a tin-based alloy plating layer in which the occurrence of iron-type precipitates is effectively prevented is formed.
본 발명의 제12 형태는 제6 내지 제11 형태 중 어느 한 형태에 있어서, 상기 프린트 배선 기재의 일부를 도금액에 침지한 상태에서 펄스 전압을 인가함으로써, 상기 배선 패턴의 일부에 상기 주석계 합금 도금층을 형성하는 것을 특징으로 하는전해 주석계 합금 도금 방법에 있다.In the twelfth aspect of the present invention, in any one of the sixth to eleventh aspects, the tin-based alloy plating layer is applied to a part of the wiring pattern by applying a pulse voltage while a part of the printed wiring substrate is immersed in a plating solution. Electrolytic tin-based alloy plating method characterized by forming a.
이러한 제12 형태에서는 프린트 배선 기재의 배선 패턴의 일부에만 용이하게 주석계 합금 도금층을 형성할 수 있다.In this twelfth aspect, the tin-based alloy plating layer can be easily formed only on a part of the wiring pattern of the printed wiring substrate.
본 발명의 제13 형태는 제6 내지 제12 형태 중 어느 한 형태에 있어서, 상기 프린트 배선 기재는 가요성을 갖는 필름으로 이루어지는 절연 기재 위에 상기 배선 패턴을 갖는 것을 특징으로 하는 전해 주석계 합금 도금 방법에 있다.In the thirteenth aspect of the present invention, in any one of sixth to twelfth aspects, the printed wiring substrate has the wiring pattern on an insulating substrate made of a flexible film. Is in.
이러한 제13 형태에서는 철형 석출물의 발생이 없는 주석계 합금 도금층을 갖는 가요성 배선 기재를 제조할 수 있다.In this thirteenth aspect, a flexible wiring substrate having a tin-based alloy plating layer in which no iron precipitates are generated can be produced.
이하, 본 발명의 일실시 형태에 관한 가요성 배선 기재를 그 제조 방법 및 사용예와 함께 설명한다. 물론, 본 발명은 이에 한정되는 것이 아님은 물론이다.Hereinafter, the flexible wiring base material which concerns on one Embodiment of this invention is demonstrated with the manufacturing method and a use example. Of course, the present invention is not limited thereto.
도1에는 제1 실시 형태에 관한 가요성 배선 기재의 개략 평면, 도2에는 전자 부품을 장착한 상태의 A-A' 단면을 도시한다.Fig. 1 shows a schematic plane of the flexible wiring substrate according to the first embodiment, and Fig. 2 shows a cross-sectional view along the line A-A 'with an electronic component mounted thereon.
도1 및 도2에 도시한 바와 같이, 본 실시 형태의 가요성 배선 기재(10)는 TAB 테이프이고, 테이프형의 절연 필름(11)의 한 쪽면에 복수의 배선 패턴(12)이 연속적으로 형성되어 있다. 절연 필름(11)은 폭방향 양측에 이송용의 스프로킷 구멍(13)을 일정 간격으로 두고, 일반적으로는 이송되면서 IC 등의 전자 부품(30)이 장착되어 전자 부품(30) 장착 후, 각 배선 패턴(12)마다 절단된다. 이와 같은 가요성 배선 기재(10)는 전자 부품(30)이 장착된 후 각 배선 패턴(12)마다 절단되는 경우와, 각 배선 패턴(12)마다 절단된 후, 전자 부품(30)이 장착되는 경우가 있다. 또한, 테이프형 상태의 경우도, 각 배선 패턴(12)마다 절단한 경우도, 가요성 배선기재(10)이고, 전자 부품(30)의 장착 유무도 상관 없다.1 and 2, the flexible wiring substrate 10 of the present embodiment is a TAB tape, and a plurality of wiring patterns 12 are continuously formed on one side of the tape-shaped insulating film 11. It is. The insulating film 11 has sprocket holes 13 for transfer at both sides in the width direction at regular intervals, and in general, the electronic parts 30 such as ICs are mounted while being transferred, and then each wiring is mounted. Each pattern 12 is cut. Such a flexible wiring substrate 10 is cut for each wiring pattern 12 after the electronic component 30 is mounted, and after being cut for each wiring pattern 12, the electronic component 30 is mounted. There is a case. Moreover, also in the case of a tape-shaped state, also when it cut | disconnects for each wiring pattern 12, it is the flexible wiring base material 10 and it does not matter whether the electronic component 30 is attached or not.
또한, 절연 필름(11)의 폭방향 양단부에는 스프로킷 구멍(13)이 마련되어 있지만, 절연 필름(11)에 스프로킷 구멍(13)과 함께 위치 맞춤을 위한 관통 구멍, 불량 패키지 표시, 패키지 외형 등의 다양한 목적에 맞춰진 관통 구멍이 형성되어 있어도 좋다.In addition, although the sprocket hole 13 is provided in the width direction both ends of the insulating film 11, it has the sprocket hole 13 with the sprocket hole 13 in the insulating film 11, etc. A through hole suited to the purpose may be formed.
배선 패턴(12)은 장착하는 전자 부품(30)과 접속하는 디바이스측 접속 단자(14)와, 외부와 접속하는 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)를 구비하고, 이들을 제외한 영역이 솔더 레지스트층(17)에 의해 씌워져 있다.The wiring pattern 12 includes a device side connection terminal 14 to be connected to the electronic component 30 to be mounted, an input side external connection terminal 15 and an output side external connection terminal 16 to be connected to the outside. The region is covered by the solder resist layer 17.
여기서, 절연 필름(11)으로서는 가요성을 갖는 동시에 내약품성 및 내열성을 갖는 재료를 이용할 수 있다. 이러한 절연 필름(11)의 재료로서는 폴리에스테르, 폴리아미드, 폴리이미드 등을 들 수 있고, 특히 비페닐 골격을 갖는 전방향족 폴리이미드[예를 들어, 상품명 : 유피렉스 ; 우베고오산(가부시끼가이샤)]가 바람직하다. 또한, 절연 필름(11)의 두께는 일반적으로는 25 내지 125 ㎛, 바람직하게는 50 내지 75 ㎛이다.Here, as the insulating film 11, a material having flexibility and chemical resistance and heat resistance can be used. Polyester, polyamide, polyimide, etc. are mentioned as a material of this insulating film 11, Especially the wholly aromatic polyimide which has a biphenyl skeleton [For example, brand name: Eupyrex; Ubegoosan (Kabushiki Kaisha)] is preferable. Moreover, the thickness of the insulating film 11 is generally 25-125 micrometers, Preferably it is 50-75 micrometers.
이와 같은 절연 필름(11)은 배선 패턴(12)의 소정의 영역에 디바이스 홀(18)이 펀칭에 의해 형성되어 있다. 배선 패턴(12)의 디바이스측 접속 단자(14)는 디바이스 홀(18)의 모서리로부터 디바이스 홀(18) 내로 돌출하도록 설치되어 있고, 이 디바이스측 접속 단자(14)에는 예를 들어, 금(Au)으로 이루어지는 범프(31)를 거쳐서 전자 부품(30)이 접속되어 있다. 상세하게는 전자 부품(30)은 디바이스홀(18)보다도 작은 외형을 갖고, 전자 부품(30)의 전극(32)에 실시된 범프(31)를 거쳐서 디바이스 홀(18) 내로 돌출한 디바이스측 접속 단자(14)와 전기적으로 접속되어 있다.In such an insulating film 11, the device hole 18 is formed in the predetermined area | region of the wiring pattern 12 by punching. The device side connection terminal 14 of the wiring pattern 12 is provided so as to protrude into the device hole 18 from the corner of the device hole 18, and the device side connection terminal 14 is, for example, gold (Au). The electronic component 30 is connected via the bump 31 which consists of (). In detail, the electronic component 30 has an outer shape smaller than that of the device hole 18, and protrudes into the device hole 18 via the bump 31 applied to the electrode 32 of the electronic component 30. It is electrically connected with the terminal 14.
배선 패턴(12)은 절연 필름(11)에 형성된 디바이스 홀(18) 및 스프로킷 구멍(13) 등이 형성된 한 쪽면에 일반적으로는 구리나 알루미늄으로 이루어지는 도전체박 등의 도전층(20)을 패터닝함으로써 형성된다. 이와 같은 도전층(20)은 절연 필름(11) 상에 직접 적층해도 접착제층을 거쳐서 열압착 등에 의해 형성해도 좋다. 도전층(20)의 두께는, 예를 들어 6 내지 70 ㎛, 바람직하게는 8 내지 35 ㎛이다. 전도체박으로 이루어지는 도전층(20)으로서는 구리박이 바람직하다.The wiring pattern 12 is formed by patterning a conductive layer 20 such as a conductive foil made of copper or aluminum on one surface of the device hole 18 and the sprocket hole 13 formed in the insulating film 11. Is formed. Such a conductive layer 20 may be directly laminated on the insulating film 11 or may be formed by thermocompression bonding through an adhesive layer. The thickness of the conductive layer 20 is 6-70 micrometers, for example, Preferably it is 8-35 micrometers. As the conductive layer 20 which consists of conductor foil, copper foil is preferable.
또한, 절연 필름(11) 상에 전도체박을 설치하는 것이 아닌, 전도체박에 예를 들어, 폴리이미드 전구체를 도포하고, 소성하여 폴리이미드 필름으로 이루어지는 절연 필름으로 하는 것도 가능하다.In addition, instead of providing the conductor foil on the insulating film 11, for example, a polyimide precursor may be applied to the conductor foil, and then fired to form an insulating film made of a polyimide film.
또한, 절연 필름(11) 상에 설치된 도전층(20)은 포토 리소그래피법에 의해 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)를 포함하는 배선 패턴(12)으로서 패터닝된다. 즉, 포토 레지스트층을 도포한 후, 포토 레지스트층을 포토 마스크를 거쳐서 에칭액으로 화학적으로 용해(에칭 처리)하여 제거하고, 또한 포토 레지스트를 알카리액 등으로 용해 제거함으로써 도전체박을 패터닝한다.The conductive layer 20 provided on the insulating film 11 has a wiring pattern including a device side connection terminal 14, an input side external connection terminal 15, and an output side external connection terminal 16 by a photolithography method ( 12). That is, after apply | coating a photoresist layer, a conductor foil is patterned by chemically dissolving (etching) and removing a photoresist layer with an etching liquid through a photomask, and also dissolving and removing a photoresist with an alkali liquid etc.
또한, 절연 필름(11) 상의 폭방향 양측에는 배선 패턴(12)에 연속하여, 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)의 각각에 걸쳐서 도금리드(21) 및 이들을 서로 도통하는 도통부(22)가 패터닝되어 있다. 이들은 후술하는 도금시에 사용되는 것으로, 그 후 제거할 수 있는 영역에 형성되어 있다.In addition, the plating leads 21 and the conductive lead are connected to each other on the both sides in the width direction on the insulating film 11 over each of the input side external connection terminal 15 and the output side external connection terminal 16 in succession to the wiring pattern 12. The conducting portion 22 is patterned. These are used at the time of plating mentioned later, and are formed in the area | region which can be removed after that.
계속해서, 이와 같이 에칭에 의해 패터닝된 배선 패턴(12) 상에는 솔더 레지스트 재료 도포액이 도포되고, 소정의 패터닝에 의해 솔더 레지스트층(17)이 형성된다.Then, the soldering resist material coating liquid is apply | coated on the wiring pattern 12 patterned by the etching in this way, and the soldering resist layer 17 is formed by predetermined patterning.
또한, 솔더 레지스트층(17)에 의해 씌워져 있지 않은 배선 패턴(12) 상, 즉 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 상에는 도금층(25)이 형성된다. 구체적으로는, 디바이스측 접속 단자(14) 상에는 주석으로 이루어지는 제1 도금층(25a)이 설치되고, 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 상에는 주석으로 이루어지는 제1 도금층(25a)과 이 위에 주석-비스무트 합금으로 이루어지는 제2 도금층(25b)이 설치되어 있다.The plating layer 25 is formed on the wiring pattern 12 which is not covered by the solder resist layer 17, that is, on the device side connection terminal 14, the input side external connection terminal 15, and the output side external connection terminal 16. Is formed. Specifically, the first plating layer 25a made of tin is provided on the device side connection terminal 14, and the first plating layer 25a made of tin is provided on the input side external connection terminal 15 and the output side external connection terminal 16. And a second plating layer 25b made of a tin-bismuth alloy is provided thereon.
본 실시 형태에서는 주석으로 이루어지는 제1 도금층(25a)은 무전해 도금으로 형성하고, 주석-비스무트 합금으로 이루어지는 제2 도금층(25b)은 상세한 설명은 후술하는 본 발명에 관한 전해 주석계 합금 도금 방법에 의해 형성했다. 또한, 주석으로 이루어지는 제1 도금층(25a)도 본 발명에 관한 전해 주석계 합금 도금 방법에 의해 형성해도 좋다.In the present embodiment, the first plating layer 25a made of tin is formed by electroless plating, and the second plating layer 25b made of tin-bismuth alloy is used in the electrolytic tin-based alloy plating method according to the present invention described later. Formed by In addition, you may form the 1st plating layer 25a which consists of tin by the electrolytic tin type alloy plating method which concerns on this invention.
여기서, 주석계 합금 도금층인 제1 및 제2 도금층(25a 및 25b)의 평균 도금 피막 입경은 2 ㎛ 이하이고, 도금 두께는 각각 35 ㎛ 이하, 바람직하게는 10 ㎛ 이하이다. 이에 의해, 제1 및 제2 도금층(25a 및 25b)에는 창형 석출물이 거의 발생하고 있지 않으며, 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)의 배선 단자간의 쇼트는 전혀 없다.Here, the average plating film particle diameter of the 1st and 2nd plating layers 25a and 25b which are tin alloy plating layers is 2 micrometers or less, and plating thickness is 35 micrometers or less, respectively, Preferably it is 10 micrometers or less. Thereby, almost no window-shaped precipitate generate | occur | produced in the 1st and 2nd plating layers 25a and 25b, and the wiring terminal of the device side connection terminal 14, the input side external connection terminal 15, and the output side external connection terminal 16 was carried out. There is no short of the liver at all.
이와 같은 평균 도금 피막 입경은 2 ㎛ 이하이고, 도금 두께는 각각 35 ㎛ 이하, 바람직하게는 10 ㎛ 이하인 주석계 합금 도금층의 형성 방법은 특별히 한정되지 않고, 적어도 평균 도금 피막 입경은 2 ㎛ 이하가 되도록 도금하면 창형 석출물은 대부분 생성되는 일은 없다. 실험 결과, 적어도 평균 도금 피막 입경을 2 ㎛ 이하로 하고, 또한 필요에 따라 도금 두께를 35 ㎛, 바람직하게는 10 ㎛ 이하로 하면, 길이가 10 ㎛를 초과하는 창형 석출물은 대부분 발생되지 않는 것이 확인되었다.Such an average plated film particle diameter is 2 μm or less, and the plating thickness is 35 μm or less, preferably 10 μm or less, and the method of forming a tin-based alloy plating layer is not particularly limited, and at least the average plated film particle size is 2 μm or less. Most plating precipitates are not produced by plating. As a result of the experiment, at least the average plated film diameter was 2 탆 or less, and if necessary, the plating thickness was 35 탆, preferably 10 탆 or less, it was confirmed that most of the window precipitates exceeding 10 탆 in length were not generated. It became.
이와 같은 평균 도금 피막 입경이 2 ㎛ 이하가 되는 도금층을 형성하는 도금 방법으로서는 후술하는 바와 같이 펄스 전압을 인가하여 도금하는 본 발명의 도금 방법 외에 도금액에 첨가제를 첨가하여 평균 도금 피막 입경을 작게 하는 방법을 고려할 수 있다. 이와 같은 첨가제로서는, 예를 들어 아민 알데히드의 반응 생성물인 RPAA 등을 들 수 있다. 또한, 이와 같은 첨가제를 첨가하여 형성한 주석계 합금 도금층은 첨가제를 첨가하지 않고 형성한 경우와 비교하여 무르게 되어 굽힘 강도가 저하하는 등의 결점을 갖는다.As a plating method for forming a plating layer having such an average plated film particle diameter of 2 μm or less, a method of reducing the average plated film particle size by adding an additive to a plating solution in addition to the plating method of the present invention which is applied by applying a pulse voltage as described below. May be considered. As such an additive, RPAA etc. which are reaction products of an amine aldehyde are mentioned, for example. In addition, the tin-based alloy plating layer formed by adding such an additive has a disadvantage of being softer and lowering in bending strength as compared with the case where it is formed without adding an additive.
다음에, 본 발명에 관한 주석계 합금 도금 방법을 실시하기 위한 도금 장치의 일예를 도3을 참조하면서 설명한다.Next, an example of a plating apparatus for performing the tin-based alloy plating method according to the present invention will be described with reference to FIG.
도3에 도시한 바와 같이, 도금 장치(40)는 도금액(41)을 보유 지지하는 도금조(42)와, 이 도금조(42) 내에 설치되어 양극을 구성하는 전극(43)을 갖는다.As shown in FIG. 3, the plating apparatus 40 has the plating tank 42 which holds the plating liquid 41, and the electrode 43 provided in this plating tank 42 and comprises an anode.
또한, 도금조(42)는 본 실시 형태의 필름 캐리어 테이프로 이루어지는 연속되는 절연 필름(11), 즉 표면에 도전층(20)을 패터닝한 배선 패턴(12)이 설치된 연속되는 절연 필름(11)이 그 내부에서 기립한 상태에서 도금액(41) 속에 침지되면서, 도시하지 않은 반송 수단에 의해 연속적으로 반송되도록 대략 직사각형 단면 형상으로 길이 방향으로 연장되는 홈통 형상으로 구성되어 있다. 즉, 도금조(42)의 길이 방향 양측 벽(42a)에 각각 슬릿부(42b)가 설치되어 있고, 절연 필름(11)은 이 도금조(42)의 길이 방향 한 쪽 벽(42a)에 설치된 슬릿부(42b)로부터 도금조(42) 내의 폭 방향 대략 중앙부를 길이 방향으로 반송되고, 다른 쪽 벽(42a)에 설치된 슬릿부(42b)를 거쳐서 도금조(42)의 외측으로 반송되도록 되어 있다. 또한, 이 도금조(42)에는 도시하지 않은 순환 장치에 의해 새로운 도금액이 공급되도록 되어 있고, 액면의 높이는 항상 일정한 위치로 보유 지지되어 있다.Moreover, the plating bath 42 is the continuous insulating film 11 which consists of the film carrier tape of this embodiment, ie, the continuous insulating film 11 provided with the wiring pattern 12 which patterned the conductive layer 20 on the surface. It is comprised in the trough shape extended in the longitudinal direction in substantially rectangular cross-sectional shape so that it may be continuously conveyed by the conveying means which is not shown in figure in this state standing up inside. That is, the slit part 42b is provided in the longitudinal direction both side wall 42a of the plating bath 42, and the insulating film 11 is provided in the longitudinal direction one wall 42a of this plating bath 42. From the slit part 42b, the width direction substantially center part in the plating tank 42 is conveyed in a longitudinal direction, and it is conveyed to the outer side of the plating tank 42 via the slit part 42b provided in the other wall 42a. . Moreover, new plating liquid is supplied to this plating tank 42 by the circulation apparatus not shown, and the height of a liquid level is always hold | maintained at a fixed position.
도금 장치(40)에서는, 음극(캐소드)은 가요성 배선 기재(10)의 배선 패턴(12)을 구성하는 도전층(20)이고, 이 도전층(20)은 도금 리드(21)를 거쳐서 예를 들어 도금조(42)의 외측에 설치되는 롤형상의 접촉 부재(45)에 도통하고, 접촉 부재(45)는 각각 전원(46)에 접속되어 있다.In the plating apparatus 40, the cathode (cathode) is the conductive layer 20 which comprises the wiring pattern 12 of the flexible wiring base material 10, This conductive layer 20 is an example via the plating lead 21. In FIG. For example, the conductive member is electrically connected to a roll-shaped contact member 45 provided outside the plating bath 42, and the contact members 45 are connected to the power source 46, respectively.
여기서, 전원(46)은 전극(43)과 접촉 부재(45) 사이에 펄스 전압을 인가하는 것으로, 직류 전원(47)과 쵸퍼(48)를 구비하는 것이다. 즉, 전원(46)은 직류 전원(47)의 직류 전압을 쵸퍼(48)에 의해 규칙적으로 단속시킴으로써, 펄스 전압을 전극(43)과 접촉 부재(45) 사이에 인가하는 것이다. 또한, 펄스 전압의 인가 수단은 이에 한정되는 것은 아니며, 펄스 전압을 발생시키는 여러가지 수단을 사용할수 있다.Here, the power supply 46 applies a pulse voltage between the electrode 43 and the contact member 45, and includes the DC power supply 47 and the chopper 48. That is, the power supply 46 applies a pulse voltage between the electrode 43 and the contact member 45 by regularly interrupting the DC voltage of the DC power supply 47 by the chopper 48. The means for applying the pulse voltage is not limited to this, and various means for generating the pulse voltage can be used.
다음에, 이와 같은 도금 장치(40)를 이용하여 제2 도금층(25b)을 형성하는 본 발명에 관한 도금 방법에 대해 설명한다. 우선, 도4에 도시한 바와 같이 배선 패턴(12)의 입력측 외부 접속 단자(15)측을 하부 방향으로 하여 가요성 배선 기재(10)를 도금 장치(40)에 배치한다. 즉, 배선 패턴(12)의 입력측 외부 접속 단자(15)만이 도금 액(41)에 침지하도록 가요성 배선 기재(10)를 도금 장치(40)에 배치한다. 그리고, 이 가요성 배선 기재(10)를 연속적으로 이동시키면서 전기 도금을 행한다. 이 때, 전극(43)과 접촉 부재(45) 사이에는 직류 전원(47)에 의해 소정의 펄스 전압을 인가한다. 이에 의해, 입력측 외부 접속 단자(15)의 제1 도금층(25a) 상에만 제2 도금층(25b)이 형성되지만, 창형 석출물은 대부분 발생하지 않아, 입력측 외부 접속 단자(15)의 배선 단자간의 쇼트는 전혀 없다. 또한, 제2 도금층(25b)은 평균 도금 피막 입경은 2 ㎛ 이하이고, 도금 두께가 35 ㎛ 이하이다.Next, the plating method which concerns on this invention which forms the 2nd plating layer 25b using such a plating apparatus 40 is demonstrated. First, as shown in FIG. 4, the flexible wiring base material 10 is arrange | positioned to the plating apparatus 40 with the input side external connection terminal 15 side of the wiring pattern 12 to a downward direction. That is, the flexible wiring base material 10 is arrange | positioned in the plating apparatus 40 so that only the input side external connection terminal 15 of the wiring pattern 12 may be immersed in the plating liquid 41. And electroplating is performed, moving this flexible wiring base material 10 continuously. At this time, a predetermined pulse voltage is applied between the electrode 43 and the contact member 45 by the DC power supply 47. Thereby, although the 2nd plating layer 25b is formed only on the 1st plating layer 25a of the input side external connection terminal 15, most of the window-shaped precipitate does not generate | occur | produce, and the short between the wiring terminals of the input side external connection terminal 15 is Not at all. Moreover, the average plating film particle diameter of the 2nd plating layer 25b is 2 micrometers or less, and plating thickness is 35 micrometers or less.
상술한 도금 장치(40)에서는 도금하는 영역만을 도금액(41)에 침지하여 도금을 행하였지만, 도금하는 영역 이외를 패킹이나 레지스트로 마스킹하여, 예를 들어 전체를 도금액(41)에 침지하여 도금하도록 해도 좋다.In the above-described plating apparatus 40, plating is performed by immersing only the region to be plated in the plating liquid 41, but masking the area other than the region to be plated with a packing or a resist, for example, so as to immerse and plate the whole in the plating liquid 41. You may also
이와 같은 주석계 합금 도금 방법에 있어서의 펄스 전압의 인가 조건은 창형 석출물이 생성되지 않고, 기본적인 특성을 구비한 도금막을 형성할 수 있는 조건이면 된다. 일반적으로는, 펄스 전압은 인가 시간 전체에 대한 통전 시간의 비인 듀티비(D)가 1/2 이하, 바람직하게는 1/3 이하로서 반복 인가하도록 하면, 창형 석출물이 발생하지 않는 도금층이 형성된다. 여기서, 듀티비(D)는 이하의 식으로 정의되어 도5에서 표시된다.The application condition of the pulse voltage in such a tin-based alloy plating method may be a condition in which a window-shaped precipitate is not produced and a plating film having basic characteristics can be formed. In general, when the pulse voltage is repeatedly applied as the duty ratio D, which is the ratio of the energization time to the entire application time, of 1/2 or less, preferably 1/3 or less, a plating layer in which no window-shaped precipitate is generated is formed. . Here, the duty ratio D is defined by the following equation and is represented in FIG.
여기서, Ton은 펄스 전압 통전 시간, Toff는 펄스 전압 중단 시간이다.Here, Ton is pulse voltage energization time and Toff is pulse voltage interruption time.
이와 같이 함으로써, 배선 패턴(12)의 솔더 레지스트층(17)이 형성되어 있지 않은 영역, 즉 도금액(41)에 침지된 피도금부인 입력측 외부 접속 단자(15)에 주석계 합금 도금으로 이루어지는 제2 도금층(25b)을 창형 석출물을 발생시키는 일 없이 형성할 수 있다.By doing in this way, the 2nd which consists of tin type alloy plating in the input side external connection terminal 15 which is the area | region where the soldering resist layer 17 of the wiring pattern 12 is not formed, ie, the to-be-plated part immersed in the plating liquid 41, is made. The plating layer 25b can be formed without generating a window precipitate.
또한, 본 실시 형태에서는 주석계 합금 도금층으로서 주석-비스무트 합금 도금(비스무트 농도가 5 내지 20 ％ 정도)을 채용했다. 주석-비스무트 합금은 납프리의 땜납으로서 유망한 것이고, 비스무트 농도를 5 내지 20 ％로 고농도로 함으로써 납땜과 동등한 융점을 갖는 도금층을 얻을 수 있다.In addition, in this embodiment, tin-bismuth alloy plating (a bismuth concentration is about 5 to 20%) was employ | adopted as a tin type alloy plating layer. The tin-bismuth alloy is promising as a lead-free solder, and a plating layer having a melting point equivalent to that of solder can be obtained by increasing the bismuth concentration to 5 to 20%.
또한, 이와 같은 주석-비스무트 합금 도금을 실시하는 도금 장치(40)에서는 도금액(41)의 비스무트가 제2 도금층(25b)으로서 석출되므로, 항상 일정한 비스무트 농도의 제2 도금층(25b)을 형성하기 위해서는 도금액(41)에 비스무트 화합물을 보충할 필요가 있다. 이 비스무트 화합물로서는 예를 들어 알칸 슬폰산계 또는 알카놀 슬폰산계의 3가의 비스무트 화합물을 들 수 있다. 이와 같은 비스무트 화합물을 도금액(41) 속에 보충함으로써, 일정한 비스무트 농도(약 5 내지 20 ％)의 조성인 주석-비스무트 합금으로 이루어지는 제2 도금층(25b)을 용이하게 형성할 수있다.In addition, in the plating apparatus 40 which performs tin-bismuth alloy plating, since the bismuth of the plating liquid 41 precipitates as the 2nd plating layer 25b, in order to always form the 2nd plating layer 25b of constant bismuth density | concentration, It is necessary to replenish the bismuth compound in the plating liquid 41. As this bismuth compound, the trivalent bismuth compound of an alkane sulfonic acid type or an alkanol sulfonic acid type is mentioned, for example. By replenishing such a bismuth compound in the plating liquid 41, the second plating layer 25b made of a tin-bismuth alloy having a composition of a constant bismuth concentration (about 5 to 20%) can be easily formed.
또한, 본 실시 형태에서는 가요성 배선 기재(10)로서 TAB 테이프를 예시했지만, 물론 이에 한정되지 않고 본 발명을 T-BGA(Tape Ball Grid Array) 테이프, 테이프 CSP(Chip Size Package), ASIC(Application Specific Integrated Ciruit) 테이프 등의 각종 반도체 패키지 등에 적용할 수 있는 것은 물론이다.In addition, although the TAB tape was illustrated as the flexible wiring base material 10 in this embodiment, of course, this invention is not limited to this, The present invention is a tape ball grid array (T-BGA) tape, a tape chip package (CSP), and an ASIC (Application). Of course, it can be applied to various semiconductor packages, such as a specific integrated ciruit) tape.
(제1 실시예)(First embodiment)
상술한 바와 같은 TAB 테이프인 가요성 배선 기재(10)의 배선부, 즉 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)상 이외의 부분에 솔더 레지스트층(17)을 설치하고, 디바이스측 접속 단자(14), 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 상에, 무전해 도금에 의해 주석으로 이루어지는 제1 도금층(25a)을 설치하고, 그 후 어닐 처리한 것을 준비했다.A solder resist layer on the wiring portion of the flexible wiring substrate 10, which is the TAB tape described above, i.e., on the device side connection terminal 14, the input side external connection terminal 15, and the output side external connection terminal 16. (17) is provided, and on the device side connection terminal 14, the input side external connection terminal 15, and the output side external connection terminal 16, a first plating layer 25a made of tin is provided by electroless plating. After that, an annealing was prepared.
이와 같은 TAB 테이프에 상술한 도금 장치(40)를 이용하여 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)에 주석-비스무트 합금(비스무트 5중량 ％)으로 이루어지는 제2 도금층(25b)을 형성했다.The 2nd plating layer 25b which consists of tin-bismuth alloy (5 weight% of bismuth) is used for the input side external connection terminal 15 and the output side external connection terminal 16 using the plating apparatus 40 mentioned above to such a TAB tape. Formed.
상세하게는, 도금 장치(40)의 도금액(41)으로서 5중량 ％ Bi-Sn 합금 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여, 40 ℃로 보유 지지하여 TAB 테이프의 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16) 중 어느 한 쪽을 침지하고, 전극(43)과 접촉 부재(45) 사이에 전류 밀도 10A/dm2, 듀티비(D) ＝1/3(Ton ＝ 45 msec, Toff ＝ 90 msec)의 펄스 전압을 인가하여 두께 10 ㎛인 제2 도금층(25b)을 형성했다. 마찬가지로 하여, 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)의 다른 쪽에도 제2 도금층(25b)을 형성했다. 또한, 전극(43)으로서는 Sn 전극을 이용했다.In detail, it is hold | maintained at 40 degreeC using the 5 weight% Bi-Sn alloy plating liquid (made by Ishihara Yakuhinshasha; PF-05M) as the plating liquid 41 of the plating apparatus 40, and it is a thing of TAB tape. One of the input external connection terminal 15 and the output external connection terminal 16 is immersed, and a current density of 10 A / dm 2 and a duty ratio (D) = 1 / between the electrode 43 and the contact member 45. A pulse voltage of 3 (Ton = 45 msec and Toff = 90 msec) was applied to form a second plating layer 25b having a thickness of 10 µm. Similarly, the second plating layer 25b was formed on the other side of the input side external connection terminal 15 and the output side external connection terminal 16. In addition, Sn electrode was used as the electrode 43.
이와 같이 형성한 제2 도금층(25b)을 갖는 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)를 현미경으로 관찰한 결과를 도6에 도시한다. 도6으로부터 알 수 있듯이, 제2 도금층(25b)에는 창형 석출물은 확인되지 않고, 제2 도금층(25b)을 형성한 입력측 외부 접속 단자(15) 및 출력측 외부 접속 단자(16)도 요철이 적은 샤프한 것이었다. 또한, 제2 도금층(25b)의 평균 도금 피막 입경은 평균 1.68 ㎛였다.6 shows the results of observing the input side external connection terminal 15 and the output side external connection terminal 16 having the second plating layer 25b thus formed under a microscope. As can be seen from Fig. 6, the window-shaped precipitate is not confirmed in the second plating layer 25b, and the input-side external connection terminal 15 and the output-side external connection terminal 16 on which the second plating layer 25b is formed are sharp and have little irregularities. Was. In addition, the average plating film particle diameter of the 2nd plating layer 25b was 1.68 micrometers on average.
여기서, 평균 도금 피막 입경은 도10에 도시한 바와 같이 주사 현미경(SEM) 사진으로부터 구했다. 즉, 대각선(a, b)의 실제 길이를 측정하여 이를 α라 하고(＝ α), 다음에 그 대각선 상에 있는 결정립의 갯수를 측정하여 이를 β라 하여(＝ β), 이 α 및 β를 이용하여 평균 입경 ＝α/β를 구했다.Here, the average plating film particle diameter was calculated | required from the scanning microscope (SEM) photograph as shown in FIG. That is, the actual lengths of the diagonals (a, b) are measured, and this is called α (= α), and then the number of crystal grains on the diagonal is measured, and this is referred to as β (= β). The average particle diameter = alpha / beta was used.
(비교예)(Comparative Example)
도금할 때에, 전극(43)과 접촉 부재(45) 사이에 전류 밀도 10A/dm2의 직류 전압을 인가한 이외는 실시예와 마찬가지로 하여 두께 10 ㎛의 주석-비스무트 합금으로 이루어지는 도금 피막을 형성했다.When plating, a plating film made of a tin-bismuth alloy having a thickness of 10 µm was formed in the same manner as in the example except that a DC voltage having a current density of 10 A / dm 2 was applied between the electrode 43 and the contact member 45. .
이러한 도금 피막을 갖는 배선부를 실시예와 마찬가지로 형미경으로 관찰한결과를 도7에 도시한다. 도7로부터 알 수 있듯이, 비교예의 도금 피막에는 길이가 50 ㎛를 초과하는 창형 석출물(3)이 확인되고, 또한 다수의 짧은 창형 석출물도 확인되어 도금 피막을 갖는 배선부의 형상도 요철이 많은 것이었다.The result of observing the wiring portion having such a plated film with a mold microscope as in Example is shown in FIG. As can be seen from Fig. 7, in the plated film of the comparative example, the window-shaped precipitate 3 having a length exceeding 50 µm was confirmed, and many short window-shaped precipitates were also identified, and the shape of the wiring portion having the plated film had many irregularities.
(제2 실시예)(2nd Example)
16 중량 ％ Bi-Sn 합금 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여 전류 밀도를 출력 단자측에서 15 A/dm2, 입력 단자측에서 13 A/dm2, 듀티비(D) ＝ 1/4(Ton ＝ 10 msec, Toff ＝ 30 msec)로 한 이외는 제1 실시예와 마찬가지로 주석-비스무트 합금 도금을 실시했다. 도금 두께는 5 내지 6 ㎛를 목표로 했다. 또한, 전극(43)으로서는 표면에 Pt 도금을 실시한 Pt 전극을 이용했다.Using a 16 wt% Bi-Sn alloy plating solution (manufactured by Ishihara Yakchingshasha; based on PF-05M), the current density was measured at 15 A / dm 2 at the output terminal and 13 A / dm 2 at the input terminal. Tin-bismuth alloy plating was performed similarly to the first embodiment except that (D) = 1/4 (Ton = 10 msec and Toff = 30 msec). Plating thickness aimed at 5-6 micrometers. In addition, as the electrode 43, the Pt electrode which gave the surface the Pt plating was used.
400 m, 1100 m 및 1700 m 처리한 후, 각각 14개씩 배선 패턴의 28 배선 단자분을 현미경으로 관찰하고, 창형 석출물의 수 및 크기를 측정했다. 결과를 표1에 나타낸다. 또한, 각각 처리품의 주사 현미경(SEM) 사진을 도8 및 도9에 도시한다. 또한, 평균 도금 피막 입경은 제1 실시예와 마찬가지로 측정했다.After 400 m, 1100 m, and 1700 m treatment, 28 wiring terminals of the wiring pattern were observed under a microscope, respectively, and 14 each, and the number and size of the window precipitates were measured. The results are shown in Table 1. 8 and 9 show scanning microscope (SEM) photographs of the processed products, respectively. In addition, the average plated film particle diameter was measured similarly to the 1st Example.
(제1 내지 제9 시험예)(1st-9th test example)
절연 필름 상에 설치한 구리 도전층 상에 주석의 무전해 도금을 실시한 테스트 샘플(배선용 단자를 28개 가짐)에, 5 ％ Bi-Sn 합금 도금의 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여 하기 조건 하에서 전해 도금을 실시했다. 그 후, 도금 두께, 도금층의 외관 관찰, SEM에 의한 도금 피막 입경의 측정을 행하였다.Based on a plating solution of 5% Bi-Sn alloy plating (manufactured by Ishihara Yakuhinshasha; PF-05M) in a test sample (having 28 terminals for wiring) on which a tin was electroless plated on a copper conductive layer provided on an insulating film. Electrolytic plating was performed under the following conditions. Then, the plating thickness, the external appearance observation of the plating layer, and the particle size of the plating film by SEM were measured.
양극으로서 Sn판을 이용해 양극과 9 ㎝의 거리를 두고 테스트 샘플을 배치하고, 펄스 통전량 10A/dm2로서 도금 두께 10 ㎛를 목표로 하여 도금했다. 또한 도금액은 펌프에 의해 순환시켰다.The test sample was arrange | positioned with the distance of 9 cm from an anode using Sn plate | plate as an anode, and it plated aiming at plating thickness of 10 micrometers with a pulse electricity supply amount of 10 A / dm <2> . In addition, the plating liquid was circulated by a pump.
도금 조건, 도금 두께를 표2에, 창형 석출물의 생성, 평균 도금 피막 입경을 표3에 나타낸다. 또한, 도금 두께는 형광 X선에 의해 측정하고, 창형 석출물은 28개의 단자에 대해 11 ㎛ 이상인 것의 수를 계측했다. 또한, 평균 도금 피막 입경은 제1 실시예와 동일한 방법으로 측정했다.Table 2 shows the plating conditions and plating thicknesses, and the formation of the window precipitates and the average plated film diameter are shown in Table 3 below. In addition, the plating thickness was measured by the fluorescent X-ray, and the window precipitate measured the number of things 11 micrometers or more about 28 terminals. In addition, the average plating film particle diameter was measured by the method similar to a 1st Example.
(비교 시험예)Comparative test example
펄스 전압 대신에 직류 전압을 인가한 이외는 제1 내지 제9 시험예와 마찬가지로 하여 도금을 행하였다.Plating was performed in the same manner as in the first to ninth test examples except that a DC voltage was applied instead of the pulse voltage.
이 결과, 평균 도금 피막 입경을 약 2 ㎛ 이하로 함으로써, 11 ㎛ 이상의 창형 석출물은 대부분 발생하지 않게 되어, 배선 단자간의 쇼트 등의 우려가 없는 것이 확인되었다.As a result, when the average plating film particle diameter was about 2 micrometers or less, it was confirmed that the window-shaped precipitate of 11 micrometers or more does not generate | occur | produce most, and there is no possibility of a short between wiring terminals, etc.
또한, 펄스 전압을 인가하여 도금을 실시하는 경우, 듀티비를 저하할수록 창형 석출물의 발생수가 감소하고, 듀티비가 1/2 이하에서 직류 전압 인가와의 차이가 현저하게 나타나 1/3 이하에서는 더욱 효과적이며, 0.17 이하에서는 11 ㎛ 이상의 창형 석출물은 발생하지 않게 되는 것이 확인되었다. 한편, 동일 듀티비에서는 Ton 시간을 길게 한 쪽이 창형 석출물의 수를 저감할 수 있는 것을 알 수 있었다.In addition, when plating is performed by applying a pulse voltage, the number of window-shaped precipitates decreases as the duty ratio decreases, and the difference with the direct current voltage application is noticeable when the duty ratio is 1/2 or less, which is more effective at 1/3 or less. In 0.17 or less, it was confirmed that the window precipitate of 11 micrometers or more does not generate | occur | produce. On the other hand, in the same duty ratio, it was found that the longer the Ton time can reduce the number of window precipitates.
또한, 이상 석출, 도금 불균일, 변색, 액체 침지, 내열 테스트, 균열, 땜납 습윤성 등에 대해서도 비교한 바, 제1 내지 제9 시험예에서는 차이는 확인되지 않았다.Moreover, abnormal precipitation, plating nonuniformity, discoloration, liquid immersion, heat test, cracking, solder wettability, and the like were also compared. No difference was found in the first to ninth test examples.
(제10 시험예)Tenth Test Example
제1 내지 제9 시험예와 마찬가지로, 절연 필름 상에 설치한 구리 도전층 상에 주석의 무전해 도금을 실시한 테스트 샘플(배선용 단자를 28개 가짐)에, 16 ％ Bi-Sn 합금 도금의 도금액(이시하라 야꾸힝샤제 ; PF-05M을 기초로 함)을 이용하여 하기 조건 하에서 전해 도금을 실시했다. 그 후, 도금 두께, 도금층의 외관 관찰, SEM에 의한 도금 피막 입경의 측정을 행하였다. 도금 조건은 이하와 같다.As in the first to ninth test examples, a plating solution of 16% Bi-Sn alloy plating was applied to a test sample (having 28 terminals for wiring) that was electroless plated with tin on a copper conductive layer provided on the insulating film. Electrolytic plating was performed under the following conditions using Ishihara Yakuhinshasha (based on PF-05M). Then, the plating thickness, the external appearance observation of the plating layer, and the particle size of the plating film by SEM were measured. Plating conditions are as follows.
양극 : Pt 도금을 실시한 메쉬형의 Pt 전극Anode: Mesh type Pt electrode with Pt plating
인가 전원 : 펄스 전압[듀티비(D) ＝ 1/4(Ton ＝ 10 msec, Toff ＝ 30 msec)]Applied power supply: Pulse voltage [duty ratio (D) = 1/4 (Ton = 10 msec, Toff = 30 msec)]
전류 밀도 : 16.7 A/dm2 Current density: 16.7 A / dm 2
목표 도금층 : 30 ㎛Target plating layer: 30 μm
도금 두께는 평균 31.79 ㎛이고, 평균 도금 피막 입경은 1.68 ㎛였다. 또한, 창형 석출물은 28개의 단자 × 2피스에 대해 11 ㎛ 이상인 것이 2군데에서 관찰되었다(11 ㎛인 것, 12 ㎛인 것). 또한, 도금 두께 및 평균 도금 피막 입경은 시험예 및 제1 실시예와 동일한 방법으로 측정했다.The plating thickness was an average of 31.79 micrometers, and the average plated film particle diameter was 1.68 micrometers. Further, the window precipitates were observed in two places of 11 µm or more for 28 terminals x 2 pieces (11 µm, 12 µm). In addition, plating thickness and the average plating film particle diameter were measured by the method similar to a test example and a 1st Example.
이상 설명한 바와 같이, 본 발명에 따르면 주석계 합금 도금층의 평균 도금 피막 입경을 2 ㎛ 이하로 함으로써, 창형 석출물이 대부분 발생하지 않고 배선 단자간의 쇼트 등의 우려도 없는 주석계 합금 도금을 갖는 프린트 배선 기재를 제공할 수 있고, 또한 도금 전극 사이에 펄스 전압을 인가하여 도금함으로써 창형 석출물의 발생이 유효하게 방지된 주석계 합금 도금층을 형성할 수 있다는 효과를 발휘한다.As described above, according to the present invention, when the average plating film diameter of the tin-based alloy plating layer is set to 2 µm or less, printed wiring substrates having tin-based alloy plating which does not generate most window-shaped precipitates and do not have a concern such as short between the wiring terminals. The present invention provides an effect of forming a tin-based alloy plating layer in which the occurrence of the window-shaped precipitate is effectively prevented by plating by applying a pulse voltage between the plating electrodes.
Claims (13)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035419 | 2001-02-13 | ||
| JPJP-P-2001-00035419 | 2001-02-13 | ||
| JPJP-P-2001-00393551 | 2001-12-26 | ||
| JP2001393551A JP3825689B2 (en) | 2001-02-13 | 2001-12-26 | Printed wiring substrate and electrolytic tin-based alloy plating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020067002A true KR20020067002A (en) | 2002-08-21 |
| KR100589071B1 KR100589071B1 (en) | 2006-06-13 |
Family
ID=26609309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020007627A KR100589071B1 (en) | 2001-02-13 | 2002-02-09 | Printed wiring board and electrolytic tin-based alloy plating method |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3825689B2 (en) |
| KR (1) | KR100589071B1 (en) |
| TW (1) | TW526570B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374965B1 (en) * | 2007-09-27 | 2014-03-14 | 폼팩터, 인크. | Method and apparatus for testing devices using serially controlled intelligent switches |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112305B2 (en) * | 2001-01-31 | 2006-09-26 | Agilent Technologies, Inc. | Automation-optimized microarray package |
| JP3741683B2 (en) * | 2002-12-13 | 2006-02-01 | 三井金属鉱業株式会社 | Method of manufacturing film carrier tape for mounting electronic component and plating apparatus usable in this method |
| JP3723963B2 (en) * | 2003-06-06 | 2005-12-07 | 三井金属鉱業株式会社 | Plating apparatus and film carrier tape manufacturing method for electronic component mounting |
| CN102323682B (en) * | 2011-08-05 | 2013-06-26 | 深圳市华星光电技术有限公司 | Liquid crystal panel and wound tape base plate with chip-on-flex (COF) structure |
| JP6217639B2 (en) * | 2012-08-01 | 2017-10-25 | 凸版印刷株式会社 | Intaglio for gravure offset printing and printed wiring board |
| KR102349248B1 (en) | 2021-08-24 | 2022-01-07 | 서정일 | selective plating device for tape carrier package with automatic masking function |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118093A (en) * | 1986-11-05 | 1988-05-23 | Tanaka Electron Ind Co Ltd | Method for tinning electronic parts |
| US5750017A (en) * | 1996-08-21 | 1998-05-12 | Lucent Technologies Inc. | Tin electroplating process |
| JP2001110666A (en) * | 1999-10-08 | 2001-04-20 | Murata Mfg Co Ltd | Electronic component, and manufacturing method thereof |
-
2001
- 2001-12-26 JP JP2001393551A patent/JP3825689B2/en not_active Expired - Fee Related
-
2002
- 2002-01-22 TW TW091100971A patent/TW526570B/en not_active IP Right Cessation
- 2002-02-09 KR KR1020020007627A patent/KR100589071B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374965B1 (en) * | 2007-09-27 | 2014-03-14 | 폼팩터, 인크. | Method and apparatus for testing devices using serially controlled intelligent switches |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100589071B1 (en) | 2006-06-13 |
| JP3825689B2 (en) | 2006-09-27 |
| TW526570B (en) | 2003-04-01 |
| JP2002317296A (en) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7830667B2 (en) | Flexible wiring substrate and method for producing the same | |
| EP0373241B1 (en) | Film carrier and method of manufacturing same | |
| EP0399161B1 (en) | Multi-level circuit card structure | |
| US7180006B2 (en) | Tape substrate and method for fabricating the same | |
| US6931722B2 (en) | Method of fabricating printed circuit board with mixed metallurgy pads | |
| CN1841686A (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
| US7087441B2 (en) | Method of making a circuitized substrate having a plurality of solder connection sites thereon | |
| US7060364B2 (en) | Film carrier tape for mounting electronic devices thereon | |
| CN1953150A (en) | Method of making a circuitized substrate having a plurality of solder connection sites thereon | |
| KR100589071B1 (en) | Printed wiring board and electrolytic tin-based alloy plating method | |
| JPH05327187A (en) | Printed circuit board and manufacture thereof | |
| JP3859451B2 (en) | Electroplating apparatus and electroplating method for film carrier tape for electronic mounting parts | |
| JP3630398B2 (en) | Manufacturing method of film carrier tape for mounting electronic components | |
| JP3565556B2 (en) | Tin-bismuth alloy plating apparatus and plating method | |
| JP3562810B2 (en) | Flexible wiring base material and method for manufacturing the same | |
| KR100531223B1 (en) | Wiring board for mounting electronic parts and method for producing the wiring board | |
| JP3507461B2 (en) | Tin-bismuth alloy plating apparatus and plating method | |
| KR100511965B1 (en) | A tin plating method of the tape substrate | |
| JPH04297091A (en) | Solder coating printed circuit board and manufacture thereof | |
| JPH0385750A (en) | Semiconductor device and its mounting method | |
| JP2001168513A (en) | Method of manufacturing substrate coated with lead- free soldering material | |
| JP3045697U (en) | Package substrate for chip mounting | |
| JP2811112B2 (en) | Solder supply plate | |
| JPH0645407A (en) | Tape carrier for double-layered plating tab | |
| JPH04363093A (en) | Manufacture of printed board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100525 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |