JP3562810B2

JP3562810B2 - Flexible wiring base material and method for manufacturing the same

Info

Publication number: JP3562810B2
Application number: JP2003188253A
Authority: JP
Inventors: 宏明栗原
Original assignee: Mitsui Mining and Smelting Co Ltd
Current assignee: Mitsui Mining and Smelting Co Ltd
Priority date: 2002-07-03
Filing date: 2003-06-30
Publication date: 2004-09-08
Anticipated expiration: 2023-06-30
Also published as: JP2004088092A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣあるいはＬＳＩなどの電子部品を実装するフレキシブル配線基材及びその製造方法に関する。なお、フレキシブル配線基材は、電子部品を実装する前のＦＰＣ及びフィルムキャリアテープ等及び電子部品を実装して個々に切断した個別のフィルムをいい、例えば、電子部品の実装形式等により、ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）、ＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）、ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）、μ−ＢＧＡ（μ−ＢａｌｌＧｒｉｄＡｒｒａｙ）、ＦＣ（ＦｌｉｐＣｈｉｐ）、ＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）等を挙げることができる。
【０００２】
【従来の技術】
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢテープ、Ｔ−ＢＧＡテープおよびＡＳＩＣテープ等を用いた実装方式が採用されている。特に、電子機器の軽薄短小化に伴って、電子部品をより高い密度で実装すると共に、電子部品の信頼性を向上させるために、実装する電子部品の大きさにほぼ対応した大きさの基板のほぼ全面に外部接続端子を配置した、ＣＳＰ、ＢＧＡ、μ−ＢＧＡなどの使用頻度が高くなってきている。
【０００３】
このフレキシブル配線基材は、例えば、次のようにして製造されている。すなわち、まず、例えばポリイミドフィルムなどの絶縁基材フィルムに銅箔を貼着し、この銅箔表面にフォトレジストを塗布して、このフォトレジスト層を形成しようとする配線パターン以外の部分を露光し、露光されたフォトレジスト層を除去する。次いで、フォトレジスト層が除去された部分の銅箔をエッチングにより除去し、さらにフォトレジスト層を除去することにより配線パターンを形成する。こうして配線パターンを形成した電子部品実装用フィルムキャリアテープに、インナーリードやハンダボール端子などの接続部分を除いて回路の保護層となるソルダーレジストを塗布する。このようにしてソルダーレジストを塗布した後、露出する部分である接続端子部分にスズメッキ層を形成し、さらに、ニッケル−金メッキ層などを形成する。また、電子部品の実装方式によっては、ニッケル−金メッキ層の代わりにスズ−鉛合金が用いられる場合があるが、この場合、国際的な鉛フリー化によって、近年、スズ−鉛合金の代わりにスズ−ビスマス合金等が用いられている。
【０００４】
例えば、スズ−ビスマス合金等の鉛フリーのスズ合金メッキ皮膜を形成するメッキ浴及び皮膜を設けた電子部品が開示されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平１１−２１６７３号公報
【特許文献２】
特開平６−３４２９６９号公報
【特許文献３】
特開２０００−３６５２１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、スズ−ビスマス合金メッキを施す場合、ソルダーレジスト近傍にスズ−ビスマス合金メッキが析出異常するという問題がある。これは、ソルダーレジスト層の周縁部がメッキ前又はメッキ中に剥がれ、剥がれた領域にスズ−ビスマス合金メッキが覆い被さるように析出することが原因であることがわかった。
【０００７】
このような析出異常は、配線パターンの端子同士を短絡させたり、析出異常層が剥落して他の部分に付着して短絡させたりするという品質上の重大な問題の原因となる。また、この問題は配線パターンのファインピッチ化及び鉛フリー化によるスズ−ビスマス合金メッキの採用増に伴い、益々大きな問題となる。
【０００８】
ここで、メッキ後、特に、スズメッキ後に、ソルダーレジストを設ける点が開示されている（例えば、特許文献２参照）。また、パターン全体に銅が拡散したスズメッキ層を形成し、ソルダーレジスト層を形成した後、銅を含有しないスズメッキ層を設けるという構成が開示されている（例えば、特許文献３参照）。
【０００９】
しかしながら、これらの公知文献には、スズ−ビスマス合金メッキの析出異常についての問題、及びその解決については何も触れられていない。
【００１０】
本発明は、このような事情に鑑み、ソルダーレジスト層の剥離を防止してスズ−ビスマス合金メッキの析出異常を防止したフレキシブル配線基材及びその製造方法を提供することを課題とする。
【００１１】
【課題を解決するための手段】
前記課題を解決する本発明の第１の態様は、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくとも端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材において、前記配線パターンは、導体からなるベース層上に、ソルダーレジスト層で覆われる領域及び覆われない領域に亘って第１のスズメッキ層を具備することを特徴とするフレキシブル配線基材にある。
【００１２】
かかる第１の態様では、ソルダーレジスト層の周縁部に下層として第１のスズメッキ層を有するので、ソルダーレジスト層の剥離が防止され、スズ−ビスマス合金メッキの析出異常が生じない。
【００１３】
本発明の第２の態様は、第１の態様において、前記配線パターンの前記ソルダーレジスト層で覆われていない領域には、前記第１のスズメッキ層上に第２のスズメッキ層が設けられ、当該第２のスズメッキ層上の少なくとも一部の領域に前記スズ−ビスマス合金メッキ層を有することを特徴とするフレキシブル配線基材にある。
【００１４】
かかる第２の態様では、ソルダーレジスト層に覆われていない第１のスズメッキ層上に第２のスズメッキ層を設ける際にソルダーレジスト層の剥離が発生せず、スズ−ビスマス合金メッキの析出異常が生じない。
【００１５】
本発明の第３の態様は、第１又は２の態様において、前記第１のスズメッキ層は、０．００１μｍ〜０．６μｍの厚さを有することを特徴とするフレキシブル配線基材にある。
【００１６】
かかる第３の態様では、０．００１μｍ〜０．６μｍの厚さの第１のスズメッキ層により、スズ−ビスマス合金メッキの析出異常が防止される。
【００１７】
本発明の第４の態様は、第１又は２の態様において、前記第１のスズメッキ層は、０．００１μｍ〜０．２μｍの厚さを有することを特徴とするフレキシブル配線基材にある。
【００１８】
かかる第４の態様では、０．００１μｍ〜０．２μｍの厚さの第１のスズメッキ層により、スズ−ビスマス合金メッキの析出異常が防止される。
【００１９】
本発明の第５態様は、第４の態様において、前記第１のスズメッキ層は、前記ソルダーレジスト層の成形前には加熱処理されていないことを特徴とするフレキシブル配線基材にある。
【００２０】
かかる第５の態様では、第１のスズメッキ層が０．００１μｍ〜０．２μｍと薄いので、ソルダーレジスト層を設ける前に加熱処理をしなくても、ウィスカーを発生する虞がない。
【００２１】
本発明の第６の態様は、第１〜５の何れかの態様において、前記配線パターンは、パターニングされた銅層及びこの上に形成された第１のスズメッキ層を有することを特徴とするフレキシブル配線基材にある。
【００２２】
かかる第６の態様では、パターニングされた銅層上に設けられた第１のスズメッキ層により、スズ−ビスマス合金メッキの析出異常が防止される。
【００２３】
本発明の第７の態様は、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材を製造する方法において、導体層をパターニングすることにより前記配線パターンのベース層を形成する工程と、このベース層上に第１のスズメッキ層を形成する工程と、この第１のスズメッキ層の一部を露出させて覆うようにソルダーレジスト層を形成する工程と、前記ソルダーレジスト層で覆われていない前記第１のスズメッキ層上へ第２のスズメッキ層を形成する工程と、この第２のスズメッキ層を形成した領域の少なくとも一部にスズ−ビスマス合金メッキ層を設ける工程とを具備することを特徴とするフレキシブル配線基材の製造方法にある。
【００２４】
かかる第７の態様では、ソルダーレジスト層の下地として第１のスズメッキ層を形成し、ソルダーレジスト層を設けた後、第２のスズメッキ層及びスズ−ビスマス合金メッキ層を設けるので、ソルダーレジスト層の剥離が防止され、スズ−ビスマス合金メッキの析出異常が防止される。
【００２５】
本発明の第８の態様は、第７の態様において、前記第１のスズメッキ層を０．００１μｍ〜０．６μｍの厚さに形成することを特徴とするフレキシブル配線基材の製造方法にある。
【００２６】
かかる第８の態様では、０．００１μｍ〜０．６μｍの厚さの第１のスズメッキ層によりスズ−ビスマス合金メッキの析出異常が防止される。
【００２７】
本発明の第９の態様は、第７の態様において、前記第１のスズメッキ層を０．００１μｍ〜０．２μｍの厚さに形成する工程の後、加熱処理することなく、前記ソルダーレジスト層を形成する工程を行うことを特徴とするフレキシブル配線基材の製造方法にある。
【００２８】
かかる第９の態様では、第１のスズメッキ層が０．００１μｍ〜０．２μｍと薄いので、ソルダーレジスト層を設ける前に加熱処理をしなくても、ウィスカーを発生する虞がない。
【００２９】
【発明の実施の形態】
以下、本発明の一実施形態に係るフレキシブル配線基材をその製造方法及び使用例と共に説明する。勿論、本発明はこれに限定されるものでないことはいうまでもない。
【００３０】
図１には実施形態１に係るフレキシブル配線基材の概略平面、図２には電子部品を実装した状態のＡ−Ａ′断面を示す。
【００３１】
図１及び図２に示すように、本実施形態のフレキシブル配線基材１０は、ＴＡＢテープであり、テープ状の絶縁フィルム１１の一方面に、複数の配線パターン１２が連続的に形成されている。絶縁フィルム１１は、幅方向両側に移送用のスプロケット孔１３を一定間隔で有し、一般的には、移送されながらＩＣ等の電子部品３０が実装され、電子部品３０実装後、各配線パターン１２毎に切断される。このようなフレキシブル配線基材１０は、電子部品３０が実装された後、各配線パターン１２毎に切断される場合と、各配線パターン１２毎に切断された後、電子部品３０が実装される場合がある。なお、テープ状の状態の場合も、各配線パターン１２毎に切断した場合も、フレキシブル配線基材１０であり、電子部品３０の実装の有無も問わない。
【００３２】
また、絶縁フィルム１１の幅方向両端部には、スプロケット孔１３が設けられているが、絶縁フィルム１１にスプロケット孔１３と共に位置合わせのための貫通孔、不良パッケージ表示、パッケージ外形などの種々の目的に合わせた貫通孔が形成されていてもよい。
【００３３】
配線パターン１２は、実装する電子部品３０と接続するデバイス側接続端子１４と、外部と接続する入力側外部接続端子１５及び出力側外部接続端子１６とを具備し、これらを除く領域が、ソルダーレジスト層１７によって覆われている。
【００３４】
ここで、絶縁フィルム１１としては、可撓性を有すると共に耐薬品性及び耐熱性を有する材料を用いることができる。かかる絶縁フィルム１１の材料としては、ポリエステル、ポリアミド、ポリイミド等を挙げることができ、特に、ビフェニル骨格を有する全芳香族ポリイミド（例えば、商品名：ユーピレックス；宇部興産（株））が好ましい。なお、絶縁フィルム１１の厚さは、一般的には、２５〜１２５μｍ、好ましくは、５０〜７５μｍである。
【００３５】
このような絶縁フィルム１１は、配線パターン１２の所定の領域にデバイスホール１８がパンチングにより形成されている。配線パターン１２のデバイス側接続端子１４は、デバイスホール１８の縁部からデバイスホール１８内に突出するように設けられており、このデバイス側接続端子１４には、例えば、金（Ａｕ）からなるバンプ３１を介して電子部品３０が接続されている。詳しくは、電子部品３０は、デバイスホール１８よりも小さな外形を有し、電子部品３０の電極３２に施されたバンプ３１を介してデバイスホール１８内に突出したデバイス側接続端子１４と電気的に接続されている。
【００３６】
配線パターン１２は、絶縁フィルム１１に形成されたデバイスホール１８及びスプロケット孔１３などが形成された一方の面に、一般的には、銅やアルミニウムからなる導電体箔などの導体層２０をパターニングしたベース層２１を具備する。このようなベース層２１となる導体層２０は、絶縁フィルム１１上に直接積層しても、接着剤層を介して熱圧着等により形成してもよい。導体層２０の厚さは、例えば、６〜７０μｍ、好ましくは、８〜３５μｍである。導電体箔からなる導体層２０としては、銅箔が好ましい。
【００３７】
なお、絶縁フィルム１１上に導電体箔を設けるのではなく、導電体箔に、例えば、ポリイミド前駆体を塗布し、焼成してポリイミドフィルムからなる絶縁フィルムとすることもできる。
【００３８】
また、絶縁フィルム１１上に設けられた導体層２０は、フォトリソグラフィー法により、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６を含むベース層２１としてパターニングされる。すなわち、フォトレジストを塗布した後、フォトレジスト層をフォトマスクを介してエッチング液で化学的に溶解（エッチング処理）して除去し、さらにフォトレジスト層をアルカリ液等にて溶解除去することにより導電体箔をパターニングしてベース層２１とする。
【００３９】
なお、絶縁フィルム１１上の幅方向両側には、ベース層２１に連続して、入力側外部接続端子１５及び出力側外部接続端子１６のそれぞれに亘ってメッキリード２２及びこれらを相互に導通する導通部２３がパターニングされている。これらは後述するメッキ時に使用されるもので、その後、除去できる領域に形成されている。
【００４０】
次いで、このようにエッチングによりパターニングされたベース層２１上には、全面に亘って第１のスズメッキ層２４が形成される。ここで、第１のスズメッキ層２４は、０．００１μｍ以上、好ましくは０．００１μｍ〜０．６μｍの厚さを有するものであればよく、その形成方法等は限定されない。好適には、厚さ０．００１μｍ〜０．２μｍ、より好ましくは０．０１μｍ〜０．０９μｍの、いわゆるフラッシュスズメッキ層とすればよいが、これに限定されるものではない。なお、フラッシュスズメッキ層は、無電解メッキ又は電解メッキで形成される。
【００４１】
ここで、第１のスズメッキ層２４を、０．００１μｍ〜０．２μｍと薄いメッキ層とすることにより、加熱処理をして銅を拡散させなくてもウィスカーの発生の虞がない。なお、この後のソルダーレジスト層を形成する際の加熱処理により、第１のスズメッキ層２４には最終的には銅が拡散していると推定されるが、ソルダーレジスト層を設ける前に、例えば、８０〜１５０℃で加熱処理を行う必要がないという利点がある。
【００４２】
次に、このようにパターニングされたベース層２１及び第１のスズメッキ層２４上に、ソルダーレジスト材料塗布液が塗布され、所定のパターニングにより、ソルダーレジスト層１７が形成される。
【００４３】
さらに、ソルダーレジスト層１７により覆われていない第１のスズメッキ層２４上、すなわち、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上には、第２のスズメッキ層２５が形成され、さらに、スズ−ビスマス合金メッキ層２６が形成される。具体的には、デバイス側接続端子１４及び出力側外部接続端子１６上には、第１のスズメッキ層２４上に第２のスズメッキ層２５のみが設けられ、入力側外部接続端子１５上には、第１のスズメッキ層２４上に第２のスズメッキ層２５が設けられ、さらにこの上にスズ−ビスマス合金メッキ層２６が設けられる。
【００４４】
本実施形態では、第２のスズメッキ層２５は無電解メッキで形成した。例えばこのメッキは、硫酸液、過硫酸カリ液などでメッキ前処理した後、ホウフッ化スズ浴を用いて行えばよい。なお、無電解メッキでなく、後述するような電解メッキで形成してもよい。
【００４５】
このような第２のスズメッキ層２５を形成した後、幅方向一方側の入力側外部接続端子１５に形成するスズ−ビスマス合金メッキ層２６は、電解スズ系合金メッキ方法により形成した。このようなスズ−ビスマス合金メッキ層２６を形成する方法を実施するためのメッキ装置の一例を図３及び図４を参照しながら説明する。
【００４６】
図３及び図４に示すように、メッキ装置４０は、メッキ液４１を保持するメッキ槽４２と、このメッキ槽４２内に設けられてアノードを構成する電極４３とを有する。
【００４７】
また、メッキ槽４２は、本実施形態のフレキシブル配線基材１０となる連続する絶縁フィルム１１、すなわち、表面にベース層２１上に第１のスズメッキ層２４及び第２のスズメッキ層２５が設けられた連続する絶縁フィルム１１が、その内部で起立した状態でメッキ液４１中に浸漬されながら、図示しない搬送手段によって連続的に搬送されるように、略矩形断面形状で長手方向に延びる樋形状に構成されている。すなわち、メッキ槽４２の長手方向両側の壁４２ａに、それぞれスリット部４２ｂが設けられており、絶縁フィルム１１は、このメッキ槽４２の長手方向一方の壁４２ａに設けられたスリット部４２ｂからメッキ槽４２内の幅方向ほぼ中央部を長手方向に搬送され、他方の壁４２ａに設けられたスリット部４２ｂを介してメッキ槽４２の外側に搬送されるようになっている。なお、このメッキ槽４２には、図示しない循環装置によって新しいメッキ液が供給されるようになっており、液面の高さは常に一定の位置に保持されている。
【００４８】
メッキ装置４０では、陰極（カソード）は、フレキシブル配線基材１０の配線パターン１２のベース層２１を構成する導体層２０であり、この導体層２０は、メッキリード２２を介して、例えば、メッキ槽４２の外側に設けられるロール状の接触部材４５に導通し、接触部材４５はそれぞれ電源４６に接続されている。ここで、電源４６は、電極４３と接触部材４５との間にパルス電圧などの電圧を印加するもので、例えば、直流電源４７とチョッパ４８とを具備するものである。勿論、電源４６はこれに限定されるものではないことはいうまでもない。
【００４９】
このようなメッキ装置４０を用いることにより、フレキシブル配線基材１０の幅方向一方側のみにスズ−ビスマス合金メッキ層２６を容易に設けることができるが、勿論、これに限定されず、例えば、メッキしない領域をマスキングしてメッキを施してもよい。また、スズ−ビスマス合金メッキ層２６を全面に設ける場合もあることはいうまでもない。
【００５０】
なお、本実施形態では、スズ−ビスマス合金メッキ層２６は、スズ−ビスマス合金（ビスマス濃度が５〜２０％程度）により形成した。スズ−ビスマス合金は、鉛フリーの半田として有望なものであり、ビスマス濃度を５〜２０％と高濃度とすることにより、鉛半田と同等の融点を有するメッキ層を得ることができる。
【００５１】
また、このようなスズ−ビスマス合金メッキを施すメッキ装置４０では、メッキ液４１のビスマスがスズ−ビスマス合金メッキ層２６として析出されるため、常に一定のビスマス濃度のスズ−ビスマス合金メッキ層２６を形成するにはメッキ液４１にビスマス化合物を補充する必要がある。このビスマス化合物としては、例えば、アルカンスルホン酸系またはアルカノールスルホン酸系の３価のビスマス化合物を挙げることができる。このようなビスマス化合物をメッキ液４１中に補充することにより、一定のビスマス濃度（約５〜２０％）の組成であるスズ−ビスマス合金メッキ層２６を容易に形成することができる。
【００５２】
なお、以上説明した実施形態では、第１のスズメッキ層２４上に第２のスズメッキ層２５を設け、一部にスズ−ビスマス合金メッキ層２６を設けたがスズ−ビスマス合金メッキ層２６を第２のスズメッキ層２５上の全面に設けてもよい。
【００５３】
また、第２のスズメッキ層２５は必ずしも設ける必要はなく、第１のスズメッキ層２４のソルダーレジスト層１７で覆われていない領域の全面又は一部の領域に、スズ−ビスマス合金メッキ層２６を直接設けてもよい。
【００５４】
何れの場合も、第１のスズメッキ層２４がソルダーレジスト層１７で覆われる領域及び覆われない領域に亘って設けられているので、スズ−ビスマス合金メッキ層２６を設ける際の異常析出が防止される。
【００５５】
なお、本実施形態では、フレキシブル配線基材１０としてＴＡＢテープを例示したが、勿論、これに限定されず、本発明をＴ−ＢＧＡ（ＴａｐｅＢａｌｌＧｒｉｄＡｒｒａｙ）テープ、テープＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）テープなどの各種半導体パッケージ等に適用できることはいうまでもない。
【００５６】
また、上述したように、ソルダーレジスト層１７を設ける前に形成される下地である第１のスズメッキ層２４は、上述したように薄く設けるので、特に無電解メッキで形成すると、製造工程上の負担も少ない。一方、例えば、第１のスズメッキ層２４を設ける代わりに、ソルダーレジスト層１７の境界に異常析出するスズ−ビスマス合金メッキ層２６を設けることも考えられるが、電解メッキで形成する必要があるため、工程が複雑化し、また、スズ−ビスマスの共晶点が１３９℃と小さいので、ボンディング時にソルダーレジスト層１７がずれる虞がある。
【００５７】
（実施例１）
上述したようなＴＡＢテープであるフレキシブル配線基材１０の配線パターン１２を銅箔からなるベース層２１上に、０．３μｍ厚の第１のスズメッキ層２４を設け、加熱処理後、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上以外の部分にソルダーレジスト層１７を設けた後にキュアし、その後、デバイス側接続端子１４、入力側外部接続端子１５及び出力側外部接続端子１６上に、無電解メッキにより、０．５０μｍ厚の第２のスズメッキ層２５を設けた。
【００５８】
さらに、第２のスズメッキ層２５の全面に亘ってスズ−ビスマス合金（ビスマス１６重量％）からなる、６μｍ厚のスズ−ビスマス合金メッキ層２６を形成した。
【００５９】
このように形成したスズ−ビスマス合金メッキ層２６のソルダーレジスト層１７周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、ここでは、ソルダーレジスト層１７を設ける前に加熱処理したので、ウィスカーの発生はなかった。
【００６０】
（実施例２）
ベース層２１上に０．０５μｍ厚の第１のスズメッキ層２４を設けた後、加熱処理しない以外は実施例１と同様に行った。
【００６１】
このように形成したスズ−ビスマス合金メッキ層２６のソルダーレジスト層１７周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、ここでは、ソルダーレジスト層１７を設ける前に加熱処理しなかったが、第１のスズメッキ層２４の厚さが０．０５μｍと薄いためウィスカーの発生はなかった。
【００６２】
（実施例３）
第２のスズメッキ層２５を設けないで第１のスズメッキ層２４上の全面に亘ってスズ−ビスマス合金（ビスマス１６重量％）からなる、６μｍ厚のスズ−ビスマス合金メッキ層２６を形成した以外は、実施例２と同様に行った。
【００６３】
このように形成したスズ−ビスマス合金メッキ層２６のソルダーレジスト層１７周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、実施例２と同様に、ウィスカーの発生はなかった。
【００６４】
（実施例４）
スズ−ビスマス合金メッキ層２６を、上述したメッキ装置４０を用いて、幅方向一方側の入力側外部接続端子１５及び出力側外部接続端子１６のみに形成した以外は、実施例２と同様に行った。
【００６５】
このように形成したスズ−ビスマス合金メッキ層２６のソルダーレジスト層１７周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、実施例２と同様に、ウィスカーの発生はなかった。
【００６６】
（実施例５）
スズ−ビスマス合金メッキ層２６を、上述したメッキ装置４０を用いて、幅方向一方側の入力側外部接続端子１５及び出力側外部接続端子１６のみに形成した以外は、実施例３と同様に行った。
【００６７】
このように形成したスズ−ビスマス合金メッキ層２６のソルダーレジスト層１７周縁部近傍を顕微鏡で観察した結果、スズ−ビスマス合金の析出異常は観察できなかった。また、実施例３と同様に、ウィスカーの発生はなかった。
【００６８】
（比較例１）
実施例１で、ベース層２１上に第１のスズメッキ層２４を設けないで、ソルダーレジスト層１７を設けた以外は、同様に行った。
【００６９】
このように形成したスズ−ビスマス合金メッキ層２６のソルダーレジスト層１７周縁部近傍を顕微鏡で観察した結果、析出異常が観察され、端子同士のショートが観察された。
【００７０】
（比較例２）
実施例２で、ベース層２１上に第１のスズメッキ層２４を設けないで、ソルダーレジスト層１７を設けた以外は、同様に行った。
【００７１】
このように形成したスズ−ビスマス合金メッキ層２６のソルダーレジスト層１７周縁部近傍を顕微鏡で観察した結果、析出異常が観察され、端子同士のショートが観察された。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくとも端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材において、前記配線パターンが導体からなるベース層上にソルダーレジスト層で覆われる領域及び覆われない領域に亘って第１のスズメッキ層を具備するようにしたので、スズ−ビスマス合金メッキの析出異常を防止したフレキシブル配線基材及びその製造方法を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】図１には本発明の実施形態１に係るフレキシブル配線基材の概略平面図である。
【図２】図１のフレキシブル配線基材に電子部品を実装した状態のＡ−Ａ′断面図である。
【図３】本発明の電解スズ系合金メッキ方法を実施するためのメッキ装置を示す概略斜視図である。
【図４】本発明の電解スズ系合金メッキ方法を実施している様子を示す概略図である。
【符号の説明】
１０フレキシブル配線基材
１１絶縁フィルム
１２配線パターン
１３スプロケット孔
１４デバイス側接続端子
１５入力側外部接続端子
１６出力側外部接続端子
１７ソルダーレジスト層
２０導体層
２１ベース層
２４第１のスズメッキ層
２５第２のスズメッキ層
２６スズ−ビスマス合金メッキ層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a flexible wiring substrate for mounting an electronic component such as an IC or an LSI and a method for manufacturing the same. The flexible wiring substrate refers to an FPC and a film carrier tape before mounting the electronic component, and an individual film mounted with the electronic component and cut individually. For example, depending on the mounting format of the electronic component, TAB ( Tape Automated Bonding, COF (Chip On Film), CSP (Chip Size Package), BGA (Ball Grid Array), μ-BGA (μ-Ball Grid Array), FC (FlipQPQQ, FlipQPQQ, etc.) Can be mentioned.
[0002]
[Prior art]
With the development of the electronics industry, demand for printed wiring boards on which electronic components such as ICs (integrated circuits) and LSIs (large-scale integrated circuits) are mounted has been rapidly increasing. There is a demand for higher functionality, and as a mounting method for these electronic components, a mounting method using a TAB tape, a T-BGA tape, an ASIC tape, or the like has recently been adopted. In particular, as electronic devices become lighter and thinner, electronic components are mounted at a higher density, and in order to improve the reliability of the electronic components, a substrate having a size substantially corresponding to the size of the electronic components to be mounted is required. The use frequency of CSP, BGA, μ-BGA, etc., in which external connection terminals are arranged on almost the entire surface, is increasing.
[0003]
This flexible wiring substrate is manufactured, for example, as follows. That is, first, a copper foil is attached to an insulating base film such as a polyimide film, a photoresist is applied to the surface of the copper foil, and a portion other than a wiring pattern in which the photoresist layer is to be formed is exposed. And removing the exposed photoresist layer. Next, the copper foil in the portion where the photoresist layer has been removed is removed by etching, and the photoresist layer is removed to form a wiring pattern. On the film carrier tape for mounting an electronic component on which the wiring pattern is formed, a solder resist serving as a protective layer of a circuit is applied except for connecting portions such as inner leads and solder ball terminals. After applying the solder resist in this manner, a tin plating layer is formed on the exposed connection terminal portions, and further, a nickel-gold plating layer is formed. Depending on the mounting method of electronic components, a tin-lead alloy may be used instead of the nickel-gold plating layer. In this case, in recent years, tin-lead alloys have been used instead of tin-lead alloys due to international lead-free technology. -A bismuth alloy or the like is used.
[0004]
For example, a plating bath for forming a lead-free tin alloy plating film such as a tin-bismuth alloy and an electronic component provided with the film are disclosed (for example, see Patent Document 1).
[0005]
[Patent Document 1]
JP-A-11-21673
[Patent Document 2]
JP-A-6-342969
[Patent Document 3]
JP 2000-36521 A
[0006]
[Problems to be solved by the invention]
However, when tin-bismuth alloy plating is performed, there is a problem that tin-bismuth alloy plating abnormally deposits near the solder resist. This was found to be due to the fact that the periphery of the solder resist layer was peeled off before or during plating, and the tin-bismuth alloy plating was deposited so as to cover the peeled area.
[0007]
Such deposition abnormalities cause serious quality problems such as short-circuiting the terminals of the wiring pattern, or the abnormal deposition layer peeling off and adhering to other parts to short-circuit. In addition, this problem becomes more and more serious with the increase in the use of tin-bismuth alloy plating due to the fine pitch and lead-free wiring pattern.
[0008]
Here, it is disclosed that a solder resist is provided after plating, particularly after tin plating (for example, see Patent Document 2). Further, a configuration is disclosed in which a tin plating layer in which copper is diffused is formed over the entire pattern, a solder resist layer is formed, and then a tin plating layer containing no copper is provided (for example, see Patent Document 3).
[0009]
However, these known documents do not mention anything about the problem of abnormal deposition of tin-bismuth alloy plating and its solution.
[0010]
In view of such circumstances, an object of the present invention is to provide a flexible wiring base material that prevents peeling of a solder resist layer and prevents abnormal deposition of tin-bismuth alloy plating, and a method of manufacturing the same.
[0011]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided an insulating base material, a wiring pattern formed on one surface of the insulating base material, and a solder resist layer covering a surface of the wiring pattern excluding at least a terminal portion. A flexible wiring base material provided with a tin-bismuth alloy plating layer on the outermost surface of at least a part of the wiring pattern not covered with the solder resist layer, wherein the wiring pattern is a base made of a conductor. A flexible wiring base material comprising a first tin plating layer on a layer over a region covered with the solder resist layer and a region not covered with the solder resist layer.
[0012]
In the first aspect, since the first tin plating layer is provided as a lower layer at the periphery of the solder resist layer, peeling of the solder resist layer is prevented, and abnormal deposition of tin-bismuth alloy plating does not occur.
[0013]
According to a second aspect of the present invention, in the first aspect, a second tin plating layer is provided on the first tin plating layer in a region of the wiring pattern that is not covered with the solder resist layer. A flexible wiring base material having the tin-bismuth alloy plating layer in at least a part of a region on the second tin plating layer.
[0014]
In the second aspect, when the second tin plating layer is provided on the first tin plating layer that is not covered with the solder resist layer, the solder resist layer does not peel off, and the tin-bismuth alloy plating abnormalities occur. Does not occur.
[0015]
A third aspect of the present invention is the flexible wiring substrate according to the first or second aspect, wherein the first tin plating layer has a thickness of 0.001 μm to 0.6 μm.
[0016]
In the third aspect, the first tin plating layer having a thickness of 0.001 μm to 0.6 μm prevents abnormal deposition of tin-bismuth alloy plating.
[0017]
A fourth aspect of the present invention is the flexible wiring substrate according to the first or second aspect, wherein the first tin plating layer has a thickness of 0.001 μm to 0.2 μm.
[0018]
In the fourth aspect, the first tin plating layer having a thickness of 0.001 μm to 0.2 μm prevents abnormal deposition of tin-bismuth alloy plating.
[0019]
A fifth aspect of the present invention is the flexible wiring substrate according to the fourth aspect, wherein the first tin plating layer is not subjected to a heat treatment before the formation of the solder resist layer.
[0020]
In the fifth aspect, since the first tin plating layer is as thin as 0.001 μm to 0.2 μm, there is no possibility that whiskers are generated without performing a heat treatment before providing the solder resist layer.
[0021]
According to a sixth aspect of the present invention, in any one of the first to fifth aspects, the wiring pattern has a patterned copper layer and a first tin plating layer formed thereon. It is on the wiring substrate.
[0022]
In the sixth aspect, the first tin plating layer provided on the patterned copper layer prevents the abnormal deposition of tin-bismuth alloy plating.
[0023]
A seventh aspect of the present invention includes an insulating base material, a wiring pattern formed on one surface of the insulating base material, and a solder resist layer covering a surface of the wiring pattern excluding a terminal portion, In a method for manufacturing a flexible wiring base material provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the wiring pattern not covered with the solder resist layer, the conductive pattern is patterned by patterning a conductive layer. A step of forming a base layer, a step of forming a first tin plating layer on the base layer, a step of forming a solder resist layer so as to expose and cover a part of the first tin plating layer, Forming a second tin plating layer on the first tin plating layer which is not covered with the solder resist layer, and forming the second tin plating layer on the first tin plating layer. Tin on at least part of - in the production method of the flexible wiring substrate characterized by comprising a step of providing a bismuth alloy plating layer.
[0024]
In the seventh aspect, the first tin plating layer is formed as a base of the solder resist layer, and after the solder resist layer is provided, the second tin plating layer and the tin-bismuth alloy plating layer are provided. Peeling is prevented, and abnormal deposition of tin-bismuth alloy plating is prevented.
[0025]
An eighth aspect of the present invention is the method for manufacturing a flexible wiring substrate according to the seventh aspect, wherein the first tin plating layer is formed to a thickness of 0.001 μm to 0.6 μm.
[0026]
In the eighth aspect, the first tin plating layer having a thickness of 0.001 μm to 0.6 μm prevents abnormal deposition of tin-bismuth alloy plating.
[0027]
According to a ninth aspect of the present invention, in the seventh aspect, after the step of forming the first tin plating layer to a thickness of 0.001 μm to 0.2 μm, the solder resist layer is formed without heat treatment. A method for producing a flexible wiring base material, comprising performing a forming step.
[0028]
In the ninth aspect, since the first tin plating layer is as thin as 0.001 μm to 0.2 μm, there is no possibility that whiskers are generated without performing heat treatment before providing the solder resist layer.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a flexible wiring substrate according to an embodiment of the present invention will be described together with a method of manufacturing the same and an example of use. Of course, it goes without saying that the present invention is not limited to this.
[0030]
FIG. 1 is a schematic plan view of the flexible wiring substrate according to the first embodiment, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG.
[0031]
As shown in FIGS. 1 and 2, the flexible wiring substrate 10 of the present embodiment is a TAB tape, and a plurality of wiring patterns 12 are continuously formed on one surface of a tape-shaped insulating film 11. . The insulating film 11 has transfer sprocket holes 13 on both sides in the width direction at fixed intervals. Generally, electronic components 30 such as ICs are mounted while being transferred. Disconnected every time. Such a flexible wiring substrate 10 is cut for each wiring pattern 12 after the electronic component 30 is mounted, and when the electronic component 30 is mounted after being cut for each wiring pattern 12. There is. Note that the flexible wiring base material 10 is used regardless of whether the electronic component 30 is mounted, regardless of whether it is in a tape shape or when it is cut for each wiring pattern 12.
[0032]
Further, sprocket holes 13 are provided at both ends in the width direction of the insulating film 11, but various purposes such as through holes for alignment with the sprocket holes 13 in the insulating film 11, defective package indication, package outer shape, and the like. May be formed.
[0033]
The wiring pattern 12 includes a device-side connection terminal 14 connected to the electronic component 30 to be mounted, and an input-side external connection terminal 15 and an output-side external connection terminal 16 connected to the outside. Covered by layer 17.
[0034]
Here, as the insulating film 11, a material having flexibility, chemical resistance and heat resistance can be used. Examples of the material of the insulating film 11 include polyesters, polyamides, and polyimides. Particularly, a wholly aromatic polyimide having a biphenyl skeleton (for example, trade name: Upilex; Ube Industries, Ltd.) is preferable. In addition, the thickness of the insulating film 11 is generally 25 to 125 μm, preferably 50 to 75 μm.
[0035]
In such an insulating film 11, a device hole 18 is formed in a predetermined region of the wiring pattern 12 by punching. The device-side connection terminal 14 of the wiring pattern 12 is provided so as to protrude into the device hole 18 from an edge of the device hole 18. The device-side connection terminal 14 has a bump made of, for example, gold (Au). Electronic component 30 is connected via 31. More specifically, the electronic component 30 has an outer shape smaller than that of the device hole 18, and is electrically connected to the device-side connection terminals 14 protruding into the device hole 18 via bumps 31 provided on the electrodes 32 of the electronic component 30. It is connected.
[0036]
The wiring pattern 12 is formed by patterning a conductor layer 20 such as a conductor foil made of copper or aluminum on one surface on which the device hole 18 and the sprocket hole 13 formed on the insulating film 11 are formed. A base layer 21 is provided. The conductor layer 20 serving as the base layer 21 may be directly laminated on the insulating film 11, or may be formed by thermocompression bonding or the like via an adhesive layer. The thickness of the conductor layer 20 is, for example, 6 to 70 μm, or preferably 8 to 35 μm. As the conductor layer 20 made of a conductor foil, a copper foil is preferable.
[0037]
Instead of providing a conductor foil on the insulating film 11, for example, a polyimide precursor may be applied to the conductor foil and baked to form an insulating film made of a polyimide film.
[0038]
The conductor layer 20 provided on the insulating film 11 is patterned as a base layer 21 including the device-side connection terminals 14, the input-side external connection terminals 15, and the output-side external connection terminals 16 by photolithography. That is, after the photoresist is applied, the photoresist layer is chemically dissolved (etched) with an etching solution through a photomask and removed, and furthermore, the photoresist layer is dissolved and removed with an alkali solution or the like to remove the conductive layer. The body foil is patterned to form the base layer 21.
[0039]
On both sides of the insulating film 11 in the width direction, the plating leads 22 are connected to the base layer 21 over the input-side external connection terminals 15 and the output-side external connection terminals 16, respectively. The part 23 is patterned. These are used at the time of plating, which will be described later, and are formed in areas that can be removed thereafter.
[0040]
Next, a first tin plating layer 24 is formed over the entire surface of the base layer 21 patterned by the etching. Here, the first tin plating layer 24 may have a thickness of 0.001 μm or more, preferably 0.001 μm to 0.6 μm, and the forming method and the like are not limited. Preferably, a so-called flash tin plating layer having a thickness of 0.001 μm to 0.2 μm, more preferably 0.01 μm to 0.09 μm may be used, but is not limited thereto. The flash tin plating layer is formed by electroless plating or electrolytic plating.
[0041]
Here, by forming the first tin plating layer 24 as a thin plating layer having a thickness of 0.001 μm to 0.2 μm, there is no possibility of generating whiskers without performing heat treatment to diffuse copper. In addition, it is presumed that copper is finally diffused in the first tin plating layer 24 due to the heat treatment when forming the solder resist layer, but before the solder resist layer is provided, for example, , 80-150 ° C.
[0042]
Next, a solder resist material coating solution is applied on the base layer 21 and the first tin plating layer 24 thus patterned, and the solder resist layer 17 is formed by predetermined patterning.
[0043]
Further, the second tin plating layer 25 is formed on the first tin plating layer 24 not covered with the solder resist layer 17, that is, on the device-side connection terminal 14, the input-side external connection terminal 15, and the output-side external connection terminal 16. Is formed, and a tin-bismuth alloy plating layer 26 is further formed. Specifically, on the device-side connection terminal 14 and the output-side external connection terminal 16, only the second tin-plated layer 25 is provided on the first tin-plated layer 24, and on the input-side external connection terminal 15, A second tin plating layer 25 is provided on the first tin plating layer 24, and a tin-bismuth alloy plating layer 26 is further provided thereon.
[0044]
In the present embodiment, the second tin plating layer 25 is formed by electroless plating. For example, this plating may be performed using a tin borofluoride bath after a plating pretreatment with a sulfuric acid solution, a potassium persulfate solution, or the like. Note that, instead of electroless plating, it may be formed by electrolytic plating as described later.
[0045]
After forming such a second tin plating layer 25, the tin-bismuth alloy plating layer 26 formed on the input-side external connection terminal 15 on one side in the width direction was formed by an electrolytic tin-based alloy plating method. An example of a plating apparatus for implementing such a method of forming the tin-bismuth alloy plating layer 26 will be described with reference to FIGS.
[0046]
As shown in FIGS. 3 and 4, the plating apparatus 40 has a plating tank 42 for holding a plating solution 41 and an electrode 43 provided in the plating tank 42 and constituting an anode.
[0047]
In the plating bath 42, the first tin plating layer 24 and the second tin plating layer 25 are provided on the continuous insulating film 11 serving as the flexible wiring substrate 10 of the present embodiment, that is, on the base layer 21 on the surface. The continuous insulating film 11 is formed in a trough shape having a substantially rectangular cross-sectional shape and extending in the longitudinal direction so that the continuous insulating film 11 is continuously conveyed by conveying means (not shown) while being immersed in the plating solution 41 while being erected therein. Have been. That is, slits 42b are provided on both sides 42a of the plating tank 42 in the longitudinal direction, and the insulating film 11 is separated from the slit 42b provided on one wall 42a in the longitudinal direction of the plating tank 42 from the plating tank 42. A substantially central portion in the width direction of the inside 42 is transported in the longitudinal direction, and is transported to the outside of the plating tank 42 via a slit portion 42b provided in the other wall 42a. A new plating solution is supplied to the plating tank 42 by a circulating device (not shown), and the level of the solution is always kept at a constant position.
[0048]
In the plating apparatus 40, the cathode (cathode) is the conductor layer 20 that forms the base layer 21 of the wiring pattern 12 of the flexible wiring substrate 10. Conduction is made to a roll-shaped contact member 45 provided outside the contact member 42, and each contact member 45 is connected to a power supply 46. Here, the power supply 46 applies a voltage such as a pulse voltage between the electrode 43 and the contact member 45, and includes, for example, a DC power supply 47 and a chopper 48. Of course, the power supply 46 is not limited to this.
[0049]
By using such a plating apparatus 40, the tin-bismuth alloy plating layer 26 can be easily provided only on one side in the width direction of the flexible wiring substrate 10, but is not limited to this. A region that is not to be masked may be plated. Needless to say, the tin-bismuth alloy plating layer 26 may be provided on the entire surface.
[0050]
In this embodiment, the tin-bismuth alloy plating layer 26 is formed of a tin-bismuth alloy (bismuth concentration is about 5 to 20%). The tin-bismuth alloy is promising as a lead-free solder. By setting the bismuth concentration as high as 5 to 20%, a plating layer having a melting point equivalent to that of the lead solder can be obtained.
[0051]
Further, in the plating apparatus 40 that performs such tin-bismuth alloy plating, since the bismuth of the plating solution 41 is deposited as the tin-bismuth alloy plating layer 26, the tin-bismuth alloy plating layer 26 having a constant bismuth concentration is always formed. It is necessary to replenish the plating solution 41 with a bismuth compound for formation. Examples of the bismuth compound include an alkanesulfonic acid-based or alkanolsulfonic acid-based trivalent bismuth compound. By replenishing such a bismuth compound in the plating solution 41, the tin-bismuth alloy plating layer 26 having a composition with a constant bismuth concentration (about 5 to 20%) can be easily formed.
[0052]
In the embodiment described above, the second tin plating layer 25 is provided on the first tin plating layer 24, and the tin-bismuth alloy plating layer 26 is provided in a part. May be provided on the entire surface of the tin plating layer 25.
[0053]
The second tin plating layer 25 does not necessarily need to be provided, and the tin-bismuth alloy plating layer 26 is directly provided on the entire surface or a part of the region of the first tin plating layer 24 that is not covered with the solder resist layer 17. It may be provided.
[0054]
In any case, since the first tin plating layer 24 is provided over a region covered with the solder resist layer 17 and a region not covered with the solder resist layer 17, abnormal deposition when the tin-bismuth alloy plating layer 26 is provided is prevented. You.
[0055]
In the present embodiment, a TAB tape has been exemplified as the flexible wiring base material 10. However, the present invention is not limited to this, and the present invention is not limited to this. For example, a T-BGA (Tape Ball Grid Array) tape, a tape CSP (Chip Size Package), Needless to say, the present invention can be applied to various semiconductor packages such as an ASIC (Application Specific Integrated Circuit) tape.
[0056]
Further, as described above, the first tin plating layer 24, which is a base formed before the solder resist layer 17 is provided, is provided as thin as described above. Also less. On the other hand, for example, instead of providing the first tin plating layer 24, it is conceivable to provide a tin-bismuth alloy plating layer 26 that abnormally precipitates at the boundary of the solder resist layer 17, but since it is necessary to form it by electrolytic plating, Since the process is complicated and the eutectic point of tin-bismuth is as small as 139 ° C., the solder resist layer 17 may be displaced during bonding.
[0057]
(Example 1)
The first tin plating layer 24 having a thickness of 0.3 μm is provided on the base layer 21 made of a copper foil to form the wiring pattern 12 of the flexible wiring base material 10 which is a TAB tape as described above. 14, after the solder resist layer 17 is provided on a portion other than on the input-side external connection terminal 15 and the output-side external connection terminal 16, curing is performed, and thereafter, the device-side connection terminal 14, the input-side external connection terminal 15, and the output-side external connection A second tin plating layer 25 having a thickness of 0.50 μm was provided on the terminal 16 by electroless plating.
[0058]
Further, a 6 μm thick tin-bismuth alloy plating layer 26 made of a tin-bismuth alloy (16% by weight of bismuth) was formed over the entire surface of the second tin plating layer 25.
[0059]
As a result of observing the vicinity of the periphery of the solder resist layer 17 of the thus formed tin-bismuth alloy plating layer 26 with a microscope, no abnormal precipitation of the tin-bismuth alloy was observed. In this case, since the heat treatment was performed before the solder resist layer 17 was provided, no whisker was generated.
[0060]
(Example 2)
After providing the first tin plating layer 24 having a thickness of 0.05 μm on the base layer 21, the same operation as in Example 1 was performed except that the heat treatment was not performed.
[0061]
As a result of observing the vicinity of the periphery of the solder resist layer 17 of the thus formed tin-bismuth alloy plating layer 26 with a microscope, no abnormal precipitation of the tin-bismuth alloy was observed. In this case, the heat treatment was not performed before the solder resist layer 17 was provided, but no whisker was generated because the thickness of the first tin plating layer 24 was as thin as 0.05 μm.
[0062]
(Example 3)
Except that a 6 μm thick tin-bismuth alloy plating layer 26 made of a tin-bismuth alloy (bismuth 16% by weight) is formed over the entire surface of the first tin plating layer 24 without providing the second tin plating layer 25. And in the same manner as in Example 2.
[0063]
As a result of observing the vicinity of the periphery of the solder resist layer 17 of the thus formed tin-bismuth alloy plating layer 26 with a microscope, no abnormal precipitation of the tin-bismuth alloy was observed. Also, as in Example 2, no whiskers were generated.
[0064]
(Example 4)
Performed in the same manner as in Example 2 except that the tin-bismuth alloy plating layer 26 was formed only on the input-side external connection terminal 15 and the output-side external connection terminal 16 on one side in the width direction using the above-described plating apparatus 40. Was.
[0065]
As a result of observing the vicinity of the periphery of the solder resist layer 17 of the tin-bismuth alloy plating layer 26 formed as described above with a microscope, no precipitation abnormality of the tin-bismuth alloy could be observed. Also, as in Example 2, no whiskers were generated.
[0066]
(Example 5)
The same procedure as in Example 3 was performed, except that the tin-bismuth alloy plating layer 26 was formed only on the input-side external connection terminal 15 and the output-side external connection terminal 16 on one side in the width direction using the plating apparatus 40 described above. Was.
[0067]
As a result of observing the vicinity of the periphery of the solder resist layer 17 of the thus formed tin-bismuth alloy plating layer 26 with a microscope, no abnormal precipitation of the tin-bismuth alloy was observed. Also, as in Example 3, no whiskers were generated.
[0068]
(Comparative Example 1)
Example 1 was repeated in the same manner as in Example 1, except that the solder resist layer 17 was provided without providing the first tin plating layer 24 on the base layer 21.
[0069]
As a result of observing the vicinity of the periphery of the solder resist layer 17 of the thus formed tin-bismuth alloy plating layer 26 with a microscope, abnormal deposition was observed and a short circuit between the terminals was observed.
[0070]
(Comparative Example 2)
Example 2 was repeated except that the first tin plating layer 24 was not provided on the base layer 21 and the solder resist layer 17 was provided.
[0071]
As a result of observing the vicinity of the periphery of the solder resist layer 17 of the thus formed tin-bismuth alloy plating layer 26 with a microscope, abnormal deposition was observed and a short circuit between the terminals was observed.
[0072]
【The invention's effect】
As described above, according to the present invention, an insulating base, a wiring pattern formed on one surface of the insulating base, and a solder resist layer covering a surface of the wiring pattern excluding at least a terminal portion. In a flexible wiring base provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the wiring pattern not covered with the solder resist layer, the wiring pattern is formed on a base layer made of a conductor. Since the first tin plating layer is provided over the area covered with the solder resist layer and the area not covered with the solder resist layer, a flexible wiring base material capable of preventing abnormal deposition of tin-bismuth alloy plating and a method of manufacturing the same are provided. It has the effect of being able to.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a flexible wiring substrate according to Embodiment 1 of the present invention.
FIG. 2 is a cross-sectional view taken along the line AA ′ in a state where an electronic component is mounted on the flexible wiring substrate of FIG. 1;
FIG. 3 is a schematic perspective view showing a plating apparatus for performing the electrolytic tin-based alloy plating method of the present invention.
FIG. 4 is a schematic view showing a state in which the electrolytic tin-based alloy plating method of the present invention is performed.
[Explanation of symbols]
10 Flexible wiring substrate
11 Insulating film
12 Wiring pattern
13 sprocket holes
14 Device side connection terminal
15 Input side external connection terminal
16 Output side external connection terminal
17 Solder resist layer
20 conductor layer
21 Base layer
24 First Tin Plating Layer
25 Second tin plating layer
26 Tin-bismuth alloy plating layer

Claims

絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの少なくとも端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材において、
前記配線パターンは、導体からなるベース層上に、ソルダーレジスト層で覆われる領域及び覆われない領域に亘って第１のスズメッキ層を具備することを特徴とするフレキシブル配線基材。An insulating base, a wiring pattern formed on one surface of the insulating base, and a solder resist layer covering a surface excluding at least a terminal portion of the wiring pattern, and are not covered with the solder resist layer. In a flexible wiring substrate provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the wiring pattern,
The flexible wiring base material, wherein the wiring pattern includes a first tin plating layer on a base layer made of a conductor, over a region covered with the solder resist layer and a region not covered with the solder resist layer.

請求項１において、前記配線パターンの前記ソルダーレジスト層で覆われていない領域には、前記第１のスズメッキ層上に第２のスズメッキ層が設けられ、当該第２のスズメッキ層上の少なくとも一部の領域に前記スズ−ビスマス合金メッキ層を有することを特徴とするフレキシブル配線基材。2. The device according to claim 1, wherein a second tin plating layer is provided on the first tin plating layer in a region of the wiring pattern that is not covered with the solder resist layer, and at least a part of the second tin plating layer is provided on the second tin plating layer. A flexible wiring base material having the tin-bismuth alloy plating layer in a region of (1).

請求項１又は２において、前記第１のスズメッキ層は、０．００１μｍ〜０．６μｍの厚さを有することを特徴とするフレキシブル配線基材。3. The flexible wiring substrate according to claim 1, wherein the first tin plating layer has a thickness of 0.001 μm to 0.6 μm. 4.

請求項１又は２において、前記第１のスズメッキ層は、０．００１μｍ〜０．２μｍの厚さを有することを特徴とするフレキシブル配線基材。The flexible wiring substrate according to claim 1, wherein the first tin plating layer has a thickness of 0.001 μm to 0.2 μm.

請求項４において、前記第１のスズメッキ層は、前記ソルダーレジスト層の成形前には加熱処理されていないことを特徴とするフレキシブル配線基材。5. The flexible wiring substrate according to claim 4, wherein the first tin plating layer is not heat-treated before forming the solder resist layer.

請求項１〜５の何れかにおいて、前記配線パターンは、パターニングされた銅層及びこの上に形成された第１のスズメッキ層を有することを特徴とするフレキシブル配線基材。6. The flexible wiring substrate according to claim 1, wherein the wiring pattern has a patterned copper layer and a first tin plating layer formed thereon.

絶縁基材と、この絶縁基材の一方面に形成された配線パターンと、この配線パターンの端子部を除く表面を被覆するソルダーレジスト層とを具備し、前記ソルダーレジスト層で覆われていない配線パターンの少なくとも一部の最表面にはスズ−ビスマス合金メッキ層が設けられたフレキシブル配線基材を製造する方法において、
導体層をパターニングすることにより前記配線パターンのベース層を形成する工程と、このベース層上に第１のスズメッキ層を形成する工程と、この第１のスズメッキ層の一部を露出させて覆うようにソルダーレジスト層を形成する工程と、前記ソルダーレジスト層で覆われていない前記第１のスズメッキ層上へ第２のスズメッキ層を形成する工程と、この第２のスズメッキ層を形成した領域の少なくとも一部にスズ−ビスマス合金メッキ層を設ける工程とを具備することを特徴とするフレキシブル配線基材の製造方法。An insulating base, a wiring pattern formed on one surface of the insulating base, and a solder resist layer covering a surface of the wiring pattern excluding a terminal portion, wherein the wiring is not covered with the solder resist layer. In a method for manufacturing a flexible wiring substrate provided with a tin-bismuth alloy plating layer on at least a part of the outermost surface of the pattern,
Forming a base layer of the wiring pattern by patterning the conductor layer, forming a first tin plating layer on the base layer, and exposing and covering a part of the first tin plating layer. Forming a second tin plating layer on the first tin plating layer that is not covered with the solder resist layer; and forming at least a region on which the second tin plating layer is formed. Providing a tin-bismuth alloy plating layer in a part thereof.

請求項７において、前記第１のスズメッキ層を０．００１μｍ〜０．６μｍの厚さに形成することを特徴とするフレキシブル配線基材の製造方法。8. The method according to claim 7, wherein the first tin plating layer is formed to a thickness of 0.001 [mu] m to 0.6 [mu] m.

請求項７において、前記第１のスズメッキ層を０．００１μｍ〜０．２μｍの厚さに形成する工程の後、加熱処理することなく、前記ソルダーレジスト層を形成する工程を行うことを特徴とするフレキシブル配線基材の製造方法。8. The method according to claim 7, wherein after the step of forming the first tin plating layer to a thickness of 0.001 μm to 0.2 μm, a step of forming the solder resist layer without performing a heat treatment is performed. A method for manufacturing a flexible wiring substrate.