KR20020058430A - 반도체소자의 배선 형성방법 - Google Patents
반도체소자의 배선 형성방법 Download PDFInfo
- Publication number
- KR20020058430A KR20020058430A KR1020000086535A KR20000086535A KR20020058430A KR 20020058430 A KR20020058430 A KR 20020058430A KR 1020000086535 A KR1020000086535 A KR 1020000086535A KR 20000086535 A KR20000086535 A KR 20000086535A KR 20020058430 A KR20020058430 A KR 20020058430A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- layer
- tungsten
- titanium
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 44
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000010937 tungsten Substances 0.000 claims abstract description 40
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 40
- 239000010936 titanium Substances 0.000 claims abstract description 30
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 27
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 229910010282 TiON Inorganic materials 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 12
- CCEKAJIANROZEO-UHFFFAOYSA-N sulfluramid Chemical group CCNS(=O)(=O)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F CCEKAJIANROZEO-UHFFFAOYSA-N 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000126 substance Substances 0.000 abstract description 3
- 238000007517 polishing process Methods 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 2
- 238000005530 etching Methods 0.000 abstract 1
- 125000001153 fluoro group Chemical group F* 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
볼케이노 결함발생을 방지하여 배선의 신뢰성을 향상시키고 제조 수율을 높이기에 알맞은 반도체소자의 배선 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 배선 형성방법은 기판상에 콘택홀을 구비한 층간절연막을 형성하는 공정, 상기 콘택홀 및 상기 층간절연막상에 베리어 메탈층을 형성하는 공정, 상기 콘택홀을 포함한 베리어 메탈층상에 플루오르(F) 원자의 확산을 방지하는 확산방지막을 형성하는 공정, 상기 콘택홀내의 상기 확산방지막상에 콘택플러그를 형성하는 공정, 상기 콘택플러그 및 이에 연장된 상기 층간절연막상에 배선층을 형성하는 공정을 포함함을 특징으로 한다.
Description
본 발명은 반도체소자에 대한 것으로, 특히 콘택홀 상부 에지에서 결함발생을 방지하기에 알맞은 반도체소자의 배선 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 배선 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 반도체소자의 배선 형성방법을 나타낸 공정단면도이고, 도 2는 종래 공정단계시 나타난 문제점을 나타낸 구조단면도이다.
종래 반도체소자의 배선 형성방법은 도 1a에 도시한 바와 같이 실리콘기판(1)의 일영역상에 하부배선층(2)을 형성하고, 하부배선층(2)을 포함한 실리콘기판(1)상에 층간절연막(3)을 형성한다.
그리고 도 1b에 도시한 바와 같이 사진식각공정으로 층간절연막(3)을 이방성 식각해서 하부배선층(2)의 일부분이 드러나도록 비아홀을 형성한다.
이어서 비아홀을 포함한 층간절연막(3)상에 베리어 메탈층으로 티타늄막(4)과 티타늄 나이트라이드막(5)을 차례로 증착한다.
그리고 도 1c에 도시한 바와 같이 화학 기상 증착(Chemical Vapor Deposition:CVD)법으로 비아홀을 채우도록 텅스텐막(6)을 증착한다.
이때 텅스텐막(6)을 증착할 때 소오스 가스로 WF6를 사용하는데 F원자가 하부의 티타늄 나이트라이드막(5)의 결정립계를 통하여 티타늄막(4)으로 확산되어서 비아홀 상부 에지부분에 TiFx성분이 생기는 볼케이노 결함(Volcano defect)을 유발한다.
이와 같은 볼케이노 결함에 의해서 도 2에 도시한 바와 같이 비아홀 상부 에지의 티타늄 나이트라이드막(5)이 끊어지는 문제가 발생하고, 또한 비아홀내에는 보이드(Void)가 발생할 수 있다.
이후에는 도면에 도시되지 않았지만 텅스텐을 평탄화하여 비아홀내에 텅스텐 플러그를 형성하고, 텅스텐 플러그와 접촉하게 층간절연막(3)상에 배선층을 형성한다.
상기와 같은 종래 반도체소자의 배선 형성방법은 다음과 같은 문제가 있다.
텅스텐 플러그를 형성할 때 WF6의 소오스 가스중 F원자가 하부의 베리어 메탈층인 티타늄 나이트라이드막의 결정립계를 통하여 티타늄막으로 확산되어서 비아홀 상부 에지에 볼케이노 결함이 발생하여 텅스텐 플러그의 전기적 특성이 열화되고 이에 따라서 제조수율이 떨어지고 배선의 신뢰성이 저하되는 문제가 발생한다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 볼케이노 결함발생을 방지하여 배선의 신뢰성을 향상시키고 제조 수율을 높이기에 알맞은 반도체소자의 배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 반도체소자의 배선 형성방법을 나타낸 공정단면도
도 2는 종래 공정단계시 나타난 문제점을 나타낸 구조단면도
도 3a 내지 도 3d는 본 발명 제 1 실시예에 따른 반도체소자의 배선 형성방법을 나타낸 공정단면도
도 4a 내지 도 4d는 본 발명 제 2 실시예에 따른 반도체소자의 배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21,31 : 실리콘기판 22,32 : 하부배선층
23,33 : 층간절연막 24,34 : 제 1 티타늄막
25,35 : 티타늄 나이트라이드막 26 : 텅스텐막
27,36 : 텅스텐 플러그 28,37 : 제 2 티타늄막
29,38 : 알루미늄 배선
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 배선 형성방법은 기판상에 콘택홀을 구비한 층간절연막을 형성하는 공정, 상기 콘택홀 및 상기 층간절연막상에 베리어 메탈층을 형성하는 공정, 상기 콘택홀을 포함한 베리어 메탈층상에 플루오르(F) 원자의 확산을 방지하는 확산방지막을 형성하는 공정, 상기 콘택홀내의 상기 확산방지막상에 콘택플러그를 형성하는 공정, 상기 콘택플러그 및 이에 연장된 상기 층간절연막상에 배선층을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 배선 형성방법에 대하여 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명 제 1 실시예에 따른 반도체소자의 배선 형성방법을 나타낸 공정단면도 이고, 도 4a 내지 도 4d는 본 발명 제 2 실시예에 따른 반도체소자의 배선 형성방법을 나타낸 공정단면도 이다.
본 발명은 비아홀내에 텅스텐 플러그를 증착할 때 즉, 비아홀을 덮도록 두꺼운 두께를 갖도록 텅스텐을 증착할 때, 사용되는 WF6 가스의 F원자가 하부의 티타늄 나이트라이드막의 결정립계를 통하여 티타늄막(Ti)으로 반응하여서 비아홀 상부 에지에 볼케이노 결함(Volcano defect)이 발생하는 것을 방지하기 위해서 제 1 실시예로 비아홀을 포함한 티타늄 나이트라이드막에 얇은 두께를 갖는 텅스텐막을 1차로 형성해서 WF6가 티타늄 나이트라이드막과 반응해서 결함이 발생하는 현상을 막을 수 있고, 또는 제 2 실시예로 비아홀내에 텅스텐 플러그를 형성하기 전에 O2 플라즈마 처리를 하는 것이다.
먼저 본 발명 제 1 실시예에 따른 반도체소자의 배선 형성방법은 도 3a에 도시한 바와같이 실리콘기판(21)의 일영역상에 하부배선층(22)을 형성하고, 하부배선층(22)을 포함한 실리콘기판(21)상에 층간절연막(23)을 형성한다.
그리고 도 3b에 도시한 바와 같이 사진식각공정으로 층간절연막(23)을 이방성 식각해서 하부배선층(22)의 일부분이 드러나도록 비아홀을 형성한다.
이어서 비아홀을 포함한 층간절연막(23)상에 베리어 메탈층으로 제 1 티타늄막(24)과 티타늄 나이트라이드막(25)을 차례로 증착한다.
그리고 도 3c에 도시한 바와 같이 물리적 기상 증착(Pysical Vapor Deposition:PVD)법으로 100~500Å의 얇은 두께를 갖도록 텅스텐막(26)을 증착한다.
이때 얇은 두께의 텅스텐막(26)은 차후에 플러그 형성을 위한 텅스텐을 증착할 때 WF6의 소오스 가스중 F원자가 티타늄 나이트라이드막(25)의 결정립계를 통하여 제 1 티타늄막(24)으로 확산되어서 볼케이노 결함(Volcano defect)이 발생하는 것을 방지하는 확산방지막의 역할을 한다.
그리고 도 3d에 도시한 바와 같이 비아홀을 채우도록 전면에 화학기상증착(Chemical Vapor Deposition : CVD)법으로 텅스텐을 증착하고, 에치백이나 화학적 기계적 연마공정으로 층간절연막(23)이 드러나도록 텅스텐과 텅스텐막(26)과 티타늄 나이트라이드막(25)과 제 1 티타늄막(24)을 차례로 제거해서 비아홀 내에만 남게한다.
이에 의해서 텅스텐막(26)에 둘러싸인 비아홀내에 텅스텐 플러그(27)가 형성된다.
이후에 전면에 티타늄(Ti)과 알루미늄을 증착하고, 이방성 식각해서 바아홀내의 제 1 티타늄막(24)과 티타늄 나이트라이드막(25)과 텅스텐막(26)과 텅스텐플러그(27)와 접촉하며 비아홀에서 연장된 층간절연막(23)상에 제 2 티타늄막(28)을 형성하고, 제 2 티타늄막(28)상에 알루미늄 배선(29)을 형성한다.
다음에 본 발명 제 2 실시예에 따른 반도체소자의 배선 형성방법은 도 4a에도시한 바와 같이 실리콘기판(31)의 일영역상에 하부배선층(32)을 형성하고, 하부배선층(32)을 포함한 실리콘기판(31)상에 층간절연막(33)을 형성한다.
그리고 도 4b에 도시한 바와 같이 사진식각공정으로 층간절연막(33)을 이방성 식각해서 하부배선층(32)의 일부분이 드러나도록 비아홀을 형성한다.
이어서 비아홀을 포함한 층간절연막(33)상에 베리어 메탈층으로 제 1 티타늄막(34)과 티타늄 나이트라이드막(35)을 차례로 증착한다.
이후에 도 4c에 도시한 바와 같이 O2 플라즈마 처리하여 티타늄 나이트라이드막(35)의 표면을 더 밀집되게하는 TiON막(35a)으로 변환시켜서 차후에 플러그를 형성하기 위해 비아홀에 텅스텐을 증착할 때 소오스 가스인 WF6의 F원자가 하부의 티타늄 나이트라이드막(35)의 결정립계를 통하여 제 1 티타늄막(34)으로 확산되어 TiFx성분의 볼케이노 결함을 형성시키는 것을 방지한다. 즉, TiON막(35a)은 텅스텐 증착 소오스 가스 중 F원자가 제 1 티타늄막(34)으로 확산되어 결함을 일으키는 것을 방지하기 위한 확산방지막 역할을 한다.
그리고 도 4d에 도시한 바와 같이 비아홀을 채우도록 전면에 화학기상증착(Chemical Vapor Deposition : CVD)법으로 텅스텐을 증착하고, 에치백이나 화학적 기계적 연마공정으로 층간절연막(33)이 드러나도록 텅스텐과 TiON막(35a)과 티타늄 나이트라이드막(35)과 제 1 티타늄막(34)을 차례로 제거해서 비아홀 내에만 남게한다.
이에 의해서 비아홀내에 텅스텐 플러그(36)가 형성된다.
이후에 전면에 티타늄(Ti)과 알루미늄을 증착하고, 이방성 식각해서 바아홀내의 제 1 티타늄막(34)과 티타늄 나이트라이드막(35)과 TiON막(35a)과 텅스텐플러그(36)와 접촉하며 비아홀에서 연장된 층간절연막(33)상에 제 2 티타늄막(37)을 형성하고, 제 2 티타늄막(37)상에 알루미늄 배선(38)을 형성한다.
상기의 공정은 하부배선층과 상부의 알루미늄 배선(38) 사이의 비아홀내에 텅스텐 플러그를 형성하는 것 뿐만아니라, 소오스/드레인영역에 콘택 플러그를 형성한 후 비트라인과 같은 배선을 형성하는데도 적용이 가능하다.
상기와 같은 본 발명 반도체소자의 배선 형성방법은 다음과 같은 효과가 있다.
비아홀내에 텅스텐플러그를 형성하기 전에 텅스텐 증착 소오스가스인 WF6의 F가 티타늄과 반응하지 못하도록 반응방지막을 형성하므로써, 비아홀 상부 에지에서 볼케이노 결함이 발생하는 것을 방지할 수있다.
이에 따라서 배선 특성의 저하를 막고 제조수율 및 동작 특성의 신뢰성을 확보할 수 있다.
Claims (7)
- 기판상에 콘택홀을 구비한 층간절연막을 형성하는 공정,상기 콘택홀 및 상기 층간절연막상에 베리어 메탈층을 형성하는 공정,상기 콘택홀을 포함한 베리어 메탈층상에 플루오르(F) 원자의 확산을 방지하는 확산방지막을 형성하는 공정,상기 콘택홀내의 상기 확산방지막상에 콘택플러그를 형성하는 공정,상기 콘택플러그 및 이에 연장된 상기 층간절연막상에 배선층을 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 배선 형성방법.
- 제 1 항에 있어서, 상기 콘택플러그의 형성은상기 콘택홀을 채우도록 상기 확산방지막상에 화학기상 증착법으로 텅스텐을 증착하는 공정,평탄화공정으로 상기 층간절연막이 드러날때까지 상기 확산방지막과 상기 베리어 메탈층을 제거하는 공정을 포함함을 특징으로 하는 반도체소자의 배선 형성방법.
- 제 1 항에 있어서, 상기 베리어 메탈층의 형성은 티타늄막과 티타늄 나이트라이드막을 차례로 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 배선 형성방법.
- 제 1 항에 있어서, 상기 확산방지막은 100~500Å 두께의 텅스텐막으로 형성함을 특징으로 하는 반도체소자의 배선 형성방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 확산방지막은 O2 플라즈마 처리하여 상기 티타늄 나이트라이드막의 표면에 TiON막을 형성하는 공정을 더 포함함을 특징으로 하는 반도체소자의 배선 형성방법.
- 제 2 항에 있어서, 상기 텅스텐의 증착은 WF6의 소오스 가스를 이용해서 형성함을 특징으로 하는 반도체소자의 배선 형성방법.
- 제 4 항에 있어서, 상기 텅스텐막은 물리적 기상 증착법으로 형성함을 특징으로 하는 반도체소자의 배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086535A KR20020058430A (ko) | 2000-12-30 | 2000-12-30 | 반도체소자의 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086535A KR20020058430A (ko) | 2000-12-30 | 2000-12-30 | 반도체소자의 배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020058430A true KR20020058430A (ko) | 2002-07-12 |
Family
ID=27689528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086535A KR20020058430A (ko) | 2000-12-30 | 2000-12-30 | 반도체소자의 배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020058430A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030056155A (ko) * | 2001-12-27 | 2003-07-04 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| KR100761467B1 (ko) * | 2006-06-28 | 2007-09-27 | 삼성전자주식회사 | 금속배선 및 그 형성 방법 |
| KR100770533B1 (ko) * | 2006-08-30 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이를 제조하는 방법 |
-
2000
- 2000-12-30 KR KR1020000086535A patent/KR20020058430A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030056155A (ko) * | 2001-12-27 | 2003-07-04 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| KR100761467B1 (ko) * | 2006-06-28 | 2007-09-27 | 삼성전자주식회사 | 금속배선 및 그 형성 방법 |
| US8124524B2 (en) | 2006-06-28 | 2012-02-28 | Samsung Electronics Co., Ltd. | Methods of forming metal interconnection structures |
| KR100770533B1 (ko) * | 2006-08-30 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이를 제조하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186642B2 (en) | Low temperature nitride used as Cu barrier layer | |
| KR20040052345A (ko) | 반도체 소자 제조방법 | |
| KR100367734B1 (ko) | 반도체 소자의 배선형성 방법 | |
| US6339029B1 (en) | Method to form copper interconnects | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| US6083832A (en) | Method of manufacturing semiconductor device | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US20100072622A1 (en) | Method for forming Barrier Layer and the Related Damascene Structure | |
| KR20010009082A (ko) | 구리 배선층을 갖는 반도체 소자 및 그 제조방법 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| KR100909176B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US11990365B2 (en) | Method for manufacturing semiconductor device | |
| KR101098920B1 (ko) | 반도체 소자의 제조방법 | |
| KR101158059B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030090872A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100632038B1 (ko) | 다층 금속 배선의 제조 방법 | |
| KR20000031041A (ko) | 반도체 장치의 적층플러그 형성 방법 | |
| KR20050087471A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2002203898A (ja) | 半導体装置の製造方法 | |
| JP2001156169A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |