KR20020054510A - 웨이퍼 레벨 범프 형성 방법 - Google Patents
웨이퍼 레벨 범프 형성 방법 Download PDFInfo
- Publication number
- KR20020054510A KR20020054510A KR1020000083614A KR20000083614A KR20020054510A KR 20020054510 A KR20020054510 A KR 20020054510A KR 1020000083614 A KR1020000083614 A KR 1020000083614A KR 20000083614 A KR20000083614 A KR 20000083614A KR 20020054510 A KR20020054510 A KR 20020054510A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- solder
- forming
- solder layer
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 238000007517 polishing process Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 웨이퍼 레벨 범프 형성 방법에 관한 것으로, 웨이퍼의 크기가 증가하더라도 웨이퍼 상에 균일한 크기를 갖는 솔더 범프를 형성하기 위해서, (a) 웨이퍼 제조 공정을 통하여 복수개의 반도체 소자들이 형성된 반도체 웨이퍼로, 활성면에 복수개의 전극 패드가 형성되고, 상기 전극 패드를 제외한 상기 활성면에 불활성층이 형성된 상기 반도체 소자들을 포함하는 반도체 웨이퍼를 준비하는 단계와; (b) 상기 전극 패드 부분이 외부에 노출되도록 개방부를 갖는 감광막을 형성하는 단계와; (c) 상기 개방부가 충전되도록 상기 감광막 상부면에 솔더층을 형성하는 단계와; (d) 상기 웨이퍼 상에 소정 높이 이상으로 형성된 솔더층과 감광막을 연마하여 상기 웨이퍼의 상부면을 평탄화하는 단계와; (e) 상기 감광막을 제거하는 단계; 및 (f) 상기 솔더층을 리플로우하여 솔더 범프를 형성하는 단계;를 포함하는 웨이퍼 레벨 범프 형성 방법을 제공한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 상태의 반도체 소자에 범프를 형성하는 웨이퍼 레벨 범프 형성 방법에 관한 것이다.
반도체 소자(semiconductor device)에 적용되는 본딩 기술은 와이어 본딩(wire bonding), 탭(TAB; Tape Automated Bonding), 플립 칩 본딩(flip chip bonding) 및 에이씨에프(ACF; Anisotropic Conductive Film) 본딩 기술 등이 있다. 특히, 오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하여 제공하는 데 있기 때문에, 반도체 소자를 직접 기판에 실장하는 기술인 플립 칩 본딩 기술에 대한 연구가 활발히 진행되고 있다.
플립 칩 본딩 기술은 반도체 소자의 전극 패드(electrode pad)에 외부접속단자로서 활용할 수 있는 범프(bump)를 형성하고, 그 범프와 기판을 접속하는 방식으로 반도체 소자를 실장하는 기술이다. 전극 패드 상에 형성되는 범프에는 솔더 범프(solder bump), 금 범프(Au bump), 지주 범프(stud bump) 등이 있으며, 솔더 범프와 금 범프는 도금 방법을 활용하여 형성하고, 지주 범프는 와이어 본딩 방법을활용하여 형성한다.
통상적으로 도금 범프를 형성하는 공정은 반도체 웨이퍼(semiconductor wafer) 상태에서 진행되는데, 웨이퍼의 크기가 대형화될수록 웨이퍼 전체에 형성되는 범프의 균일성이 떨어지는 문제점을 안고 있다. 즉, 웨이퍼의 크기가 증가함으로써, 웨이퍼를 구성하는 각각의 반도체 소자의 전극 패드에 균일하게 도금층을 형성하는 것이 용이하지 않기 때문에, 균일한 크기를 갖는 범프를 형성하는 것이 쉽지 않다.
따라서, 본 발명의 목적은 웨이퍼의 크기가 증가하더라도 웨이퍼에 균일한 크기를 갖는 솔더 범프를 형성할 수 있는 방법을 제공하는 데 있다.
도 1은 본 발명에 따른 웨이퍼 레벨 범프 형성 방법을 나타내는 공정도,
도 2 내지 도 10은 본 발명에 따른 웨이퍼 레벨 범프 형성 방법에 따른 각 단계를 보여주는 도면들로서,
도 2는 본 발명에 따른 반도체 웨이퍼의 개략적인 보여주는 평면도,
도 3 및 도 4는 웨이퍼 제조가 완료된 상태를 보여주는 평면도 및 단면도,
도 5는 감광막을 형성하는 단계를 보여주는 단면도,
도 6은 솔더층을 형성하는 단계를 보여주는 단면도,
도 7은 솔더층을 연마하는 단계를 보여주는 단면도,
도 8은 감광막을 제거하고 단계를 보여주는 단면도,
도 9는 리플로우하는 단계를 보여주는 단면도,
도 10은 도7의 솔더층을 연마하는 단계 이후에 다시 감광막을 형성하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 웨이퍼 기판 12 : 전극 패드
14 : 불활성층 22, 26 : 감광막
24, 28 : 개방부 30 : 솔더 범프
40 : 웨이퍼 50 : 반도체 소자
52 : 칩 절단 영역
상기 목적을 달성하기 위하여, 웨이퍼 레벨 범프 형성 방법으로, (a) 웨이퍼 제조 공정을 통하여 복수개의 반도체 소자들이 형성된 반도체 웨이퍼로, 활성면에 복수개의 전극 패드가 형성되고, 상기 전극 패드를 제외한 상기 활성면에 불활성층이 형성된 상기 반도체 소자들을 포함하는 반도체 웨이퍼를 준비하는 단계와; (b) 상기 전극 패드 부분이 외부에 노출되도록 개방부를 갖는 감광막을 형성하는 단계와; (c) 상기 개방부가 충전되도록 상기 감광막 상부면에 솔더층을 형성하는 단계와; (d) 상기 웨이퍼 상에 소정 높이 이상으로 형성된 솔더층과 감광막을 연마하여 상기 웨이퍼의 상부면을 평탄화하는 단계와; (e) 상기 감광막을 제거하는 단계; 및 (f) 상기 솔더층을 리플로우하여 솔더 범프를 형성하는 단계;를 포함하는웨이퍼 레벨 범프 형성 방법을 제공한다.
본 발명에 따른 (c) 단계는, 디핑 또는 프린팅 방법으로 솔더층을 형성한다.
그리고, (d) 단계 이후에 솔더층을 더 두껍게 형성하기 위해서, (b) 단계 내지 (d) 단계를 반복하여 진행할 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 웨이퍼 레벨 범프 형성 방법을 나타내는 공정도(60)이다. 그리고, 도 2 내지 도 9는 본 발명에 따른 웨이퍼 레벨 범프 형성 방법에 따른 각 단계를 보여주는 도면들이다. 도 1 내지 도 10을 참조하여 본 발명에 따른 제조 방법의 한가지 실시예에 대하여 설명하겠다. 한편 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 가리킨다.
먼저 도 2 내지 도 4에 도시된 바와 같이, 반도체 웨이퍼(40)의 준비 단계로부터 출발한다(61). 실리콘과 같은 웨이퍼 기판(10; wafer substrate)에는 일반적으로 웨이퍼 제조 공정을 통해 소정의 집적회로들이 형성된다. 웨이퍼 기판(10)에 집적된 회로들이 복수개의 반도체 소자(50)를 구성하고, 이웃하는 반도체 소자(50)들 사이에 회로들이 형성되지 않은 영역이 칩 절단영역(52; scribe line)이라는 것은 잘 알려져 있는 사실이다. 그리고, 반도체 소자(50)를 이루는 집적회로가 본 발명을 이해하는데 반드시 필요한 것은 아니다. 따라서, 집적회로는 본 명세서 및 도면에 개시하지 않는다.
웨이퍼 기판(10) 상부면에는 집적회로(도시되지 않음)와 전기적으로 연결된전극 패드(12; electric pad)가 형성된다. 또한 불활성층(14; passivation layer)이 웨이퍼 기판(10) 상부면과 전극 패드(12) 가장자리를 뒤덮고 있어서, 웨이퍼 기판(10) 내부의 집적회로들이 외부 환경으로부터 보호된다. 여기서, 전극 패드(12)는 보통 알루미늄(Al)으로 형성되며, 불활성층(14)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4)으로 형성된다.
다음으로 도 5에 도시된 바와 같이 감광막(22)을 형성하는 단계가 진행된다(62). 즉, 불활성층(14) 상에 감광제를 투입하고 스핀 코팅 방법으로 코팅하여 소정의 두께를 갖는 감광막(22)을 형성한다. 이때, 코팅되는 감광막(22)의 두께는 솔더 범프를 형성하기에 적당한 두께로 형성하는 것이 바람직하다. 솔더 범프가 형성될 부분 즉 전극 패드(12) 부분이 외부에 노출되도록 그 부분의 감광막(22)을 노광·현상하여 개방부(24)를 형성한다.
한편, 감광막(22)을 형성하는 공정 이후에 솔더 범프가 올라갈 부분에 젓음성(wetting)을 좋게 하기 위한 전처리 공정을 진행할 수도 있다.
다음으로 도 6에 도시된 바와 같이 솔더층(32)을 형성하는 공정을 진행한다(63). 즉, 감광막(22)이 형성된 웨이퍼(40)를 솔더조(solder bath)에 넣어 솔더 디핑(solder dipping)을 하거나 프린팅(printing) 방법으로 솔더를 입힌다. 이때, 프린팅 방법으로 솔더를 입힌 경우에는 리플로우 과정을 거쳐 솔더를 전극 패드(12)에 융착시킨다. 그리고, 개방부(24)가 솔더로 충전되도록 감광막(22) 상부에 솔더층(32)을 형성한다.
다음으로 도 7에 도시된 바와 같이 연마 공정을 진행한다(64). 즉, 웨이퍼(40) 상에 균일한 높이로 솔더 범프를 형성하기 위해서, 웨이퍼(40) 상에 소정 높이 이상으로 형성된 솔더층(도 6의 32)과 감광막(22)을 제거하여 웨이퍼(40)의 상부면을 평탄하게 하는 공정을 진행한다. 연마 공정으로는 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 사용하는 것이 바람직하다. 도면부호 34는 연마 공정이 완료되어 개방부(24)에만 남아 있는 솔더층을 가리킨다.
한편, 1차로 연마 공정이 완료된 웨이퍼(40) 상에 형성된 솔더층(34)의 높이가 설정된 솔더층의 높이보다 높지 않은 경우에는 전술되었던 감광막을 형성하는 공정(62)부터 연마하는 공정(64)까지를 반복하여 진행한다. 도 9는 1차로 연마 공정이 완료된 웨이퍼(40) 상에 새로운 감광막(26)이 형성된 상태를 도시하고 있다. 물론, 새로운 감광막의 개방부(28) 또한 솔더층(34) 상에 형성된다.
그리고, 솔더층(34)의 높이가 설정된 솔더층의 높이와 같으면 도 8에 도시된 바와 같이 감광막(도 7의 22)을 제거하는 공정(56)을 진행한 다음, 도 9에 도시된 바와 같이 솔더층(도 8의 34)에 대한 리플로우 공정을 진행함으로써, 웨이퍼(40)에 솔더 범프(30)를 형성하는 공정은 완료된다.
본 발명의 실시예에 따른 도면에서는 반도체 소자(50)의 일부분을 도시하였지만, 실질적인 공정은 복수개의 반도체 소자(50)들이 함께 형성된 반도체 웨이퍼(40) 상에서 공정이 진행되고, 솔더 범프(30) 형성 공정이 완료된 이후에 반도체 웨이퍼(40)를 다이아몬드 날과 같은 절삭날로 절삭하여 솔더 범프(30)가 형성된 개별 반도체 소자(도 1의 50)로 분리하게 된다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명의 형성 방법에 따르면, 솔더층을 감광막 상에 형성한 이후에 솔더층을 웨이퍼 상에 균일한 높이로 형성하기 위한 연마 공정을 진행하기 때문에, 웨이퍼의 크기가 증가하더라도 균일한 높이를 갖는 솔더 범프를 웨이퍼 상에 형성할 수 있다.
Claims (3)
- 웨이퍼 레벨 범프 형성 방법으로,(a) 웨이퍼 제조 공정을 통하여 복수개의 반도체 소자들이 형성된 반도체 웨이퍼로, 활성면에 복수개의 전극 패드가 형성되고, 상기 전극 패드를 제외한 상기 활성면에 불활성층이 형성된 상기 반도체 소자들을 포함하는 반도체 웨이퍼를 준비하는 단계와;(b) 상기 전극 패드 부분이 외부에 노출되도록 개방부를 갖는 감광막을 형성하는 단계와;(c) 상기 개방부가 충전되도록 상기 감광막 상부면에 솔더층을 형성하는 단계와;(d) 상기 웨이퍼 상에 소정 높이 이상으로 형성된 솔더층과 감광막을 연마하여 상기 웨이퍼(40)의 상부면을 평탄화하는 단계와;(e) 상기 감광막을 제거하는 단계; 및(d) 상기 솔더층을 리플로우하여 솔더 범프를 형성하는 단계;를 포함하는 웨이퍼 레벨 범프 형성 방법.
- 제 1항에 있어서, 상기 (c) 단계는 디핑 또는 프린팅 방법으로 상기 솔더층을 형성하는 것을 특징으로 하는 웨이퍼 레벨 범프 형성 방법.
- 제 1항에 있어서, 상기 (d) 단계 이후에 상기 솔더층을 더 두껍게 형성하기 위해서, 상기 (b) 단계 내지 (d) 단계를 반복하는 것을 특징으로 하는 웨이퍼 레벨 범프 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083614A KR20020054510A (ko) | 2000-12-28 | 2000-12-28 | 웨이퍼 레벨 범프 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083614A KR20020054510A (ko) | 2000-12-28 | 2000-12-28 | 웨이퍼 레벨 범프 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020054510A true KR20020054510A (ko) | 2002-07-08 |
Family
ID=27687238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000083614A KR20020054510A (ko) | 2000-12-28 | 2000-12-28 | 웨이퍼 레벨 범프 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020054510A (ko) |
-
2000
- 2000-12-28 KR KR1020000083614A patent/KR20020054510A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
| KR100837269B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조 방법 | |
| KR100455404B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7064005B2 (en) | Semiconductor apparatus and method of manufacturing same | |
| JP2000031185A (ja) | 半導体装置の製造方法 | |
| JP2000243729A (ja) | 半導体装置の製造方法 | |
| KR100393425B1 (ko) | 반도체장치의 제조방법 | |
| TW200834769A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20120211884A1 (en) | Wafer chip scale package connection scheme | |
| JP2002025948A (ja) | ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法 | |
| US20090206480A1 (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| KR100609121B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
| JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
| TWI420610B (zh) | 半導體裝置及其製造方法 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| KR20020054510A (ko) | 웨이퍼 레벨 범프 형성 방법 | |
| JP2008053406A (ja) | 半導体装置およびその製造方法 | |
| KR100948999B1 (ko) | 반도체 패키지 제조 방법 | |
| KR100561638B1 (ko) | 재배열 금속배선기술을 적용한 패키징 제조방법 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| KR100450243B1 (ko) | 반도체 소자의 범프 제조 방법 | |
| JP2009088226A (ja) | デバイス、デバイスの製造方法及び電子機器 | |
| JP2006066505A (ja) | 半導体装置およびこれを備えた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |