JP2000031185A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000031185A JP2000031185A JP10195171A JP19517198A JP2000031185A JP 2000031185 A JP2000031185 A JP 2000031185A JP 10195171 A JP10195171 A JP 10195171A JP 19517198 A JP19517198 A JP 19517198A JP 2000031185 A JP2000031185 A JP 2000031185A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- grinding
- flux
- solder
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Wire Bonding (AREA)
Abstract
クラックが半田バンプ形成時に進行してウェハーの割れ
不良が多発する。 【解決手段】 ICウェハー1上の所定位置に複数個の
パッド電極2を形成する半導体素子形成工程と、パッド
電極2上に半田層5を形成する工程と、半田層5上にフ
ラックス6を塗布する工程と、半田層5を所定の温度で
リフローして半田層を丸める半田バンプ形成工程と、バ
ックグラインド用テープ3を半田バンプ7側に貼着する
バックグラインド用テープ貼着工程と、ICウェハー1
を所定の厚みに研削するバックグラインド工程と、前記
テープ3をICウェハー1から剥離するバックグライン
ド用テープ剥離工程と、IC能動面のフラックス6を除
去するフラックス洗浄工程とからなる半導体装置の製造
方法。研削したSiカスが付着しない。半田リフロー後
に研削するのでウェハーの割れが発生しない。
Description
対応されるフリップチップ半導体装置の製造方法に係わ
り、更に詳しくは、IC能動面を保護した状態でバック
グラインドして薄型加工した半導体装置の製造方法に関
するものである。
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型VTRや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
CSP(チップサイズ/スケール・パッケージ)を載せ
た携帯機器が相次いで登場してきている。最近CSPの
開発は急速に進み、半導体装置の小型、薄型化の要求が
本格化している。
のフリップチップ半導体装置の製造方法について以下そ
の概要を説明する。
半田バンプを形成する方法には、スタッドバンプ方式、
ボールバンプ方式及びメッキバンプ方式等があるが、そ
の中で、パッド電極位置にレジストにて窓を形成し半田
浴槽中に浸漬してメッキにて半田バンプを形成するメッ
キバンプ方式は、パッド電極間の狭い配列でバンプを形
成することが可能で、ICチップの小型化には有効な半
田バンプの形成手段である。
す製造工程のフローチャートと各工程に対応する工程説
明図である。(a)は、半導体素子形成工程で、所定の
厚み、例えば、t1=625μmのICウェハー1上の
所定位置に複数個のパッド電極2を形成する。(b)
は、バックグラインド用テープ貼着工程で、前記ICウ
ェハー1のパッド電極2面に紫外線照射により剥離可能
な両面粘着テープ3(バックグラインド用テープ)の一
方の面を貼着する。(c)は、バックグラインド工程
で、前記バックグラインド用テープ3の他方の面を図示
しないグラインダ装置の研削テーブルに貼着し、研削砥
石4でICウェハー1の裏面を所定の厚み、例えば、t
2=400μmに研削する。(d)は、バックグライン
ド用テープ剥離工程で、前記バックグラインド用テープ
3にUV照射して粘着面を硬化させることにより粘着力
を無くしバックグラインド用テープ3をICウェハー1
から剥離する。(e)は、半田層形成工程で、ICウェ
ハー1のパッド電極2位置にレジストにて窓を形成し半
田浴槽中に浸漬してメッキにてパッド電極2上に半田層
5を形成する。(f)は、フラックス塗布工程で、前記
半田層5を被覆するようにスピンナー法にてフラックス
6を一様に塗布する。(g)は、半田バンプ形成工程
で、前記半田層5を所定の温度でリフローすることによ
り、半田はボール状に丸められてパッド電極2上に半田
バンプ7が形成される。(h)は、フラックス洗浄工程
で、前記IC能動面のフラックス6を除去する。上記し
た(a)〜(h)の工程を経て、次の検査工程(i)に
送られる。以上により、半導体装置の製造工程は終了す
る。
た半導体装置の製造方法には次のような問題点がある。
即ち、ICウェハーのパッド電極上に半田バンプを形成
する前に、ICウェハーの厚みを、t1→t2(例え
ば、625μm→400μm)の所定の厚みに研削す
る。その後に、パッド電極上に半田メッキし半田層を形
成し、その上にフラックス塗布し、リフローして半田層
を丸め半田バンプを形成するが、ICウェハーを研削し
た際に生じた微細なマイクロクラックが前記半田バンプ
形成時に進行してウェハーの割れ不良が多発する等の問
題があった。
ものであり、その目的は、ICウェハーの割れの発生が
なく、且つ、製造工程を簡略化し、生産性が優れた、安
価な半導体装置の製造方法を提供するものである。
に、本発明における半導体装置の製造方法は、フリップ
チップ半導体装置の製造方法において、ICウェハー上
の所定位置に複数個のパッド電極を形成する半導体素子
形成工程と、前記ICウェハーのパッド電極上に半田メ
ッキにより半田層を形成する工程と、前記半田層を被覆
するフラックス塗布工程と、前記半田層を所定の温度で
リフローして半田層を丸める半田バンプ形成工程と、前
記ICウェハーのグラインド面と平行にバックグライン
ド用テープをフラックスで被覆された半田バンプ側に貼
着するバックグラインド用テープ貼着工程と、前記テー
プの他方の面をグラインダ装置の研削テーブルに貼着し
ICウェハーを所定の厚みに研削するバックグラインド
工程と、前記バックグラインド用テープをICウェハー
から剥離するバックグラインド用テープ剥離工程と、前
記IC能動面のフラックスを除去するフラックス洗浄工
程とからなることを特徴とするものである。
いて、ICウェハー上の所定位置に複数個のパッド電極
を形成する半導体素子形成工程と、前記ICウェハーの
パッド電極上に半田メッキにより半田層を形成する工程
と、前記半田層を被覆するフラックス塗布工程と、前記
半田層を所定の温度でリフローして半田層を丸める半田
バンプ形成工程と、前記IC能動面のフラックスを除去
するフラックス洗浄工程、前記IC能動面に保護するI
C能動面保護膜形成工程と、前記ICウェハーのグライ
ンド面と平行にバックグラインド用テープをフラックス
で被覆された半田バンプ側に貼着するバックグラインド
用テープ貼着工程と、前記テープの他方の面をグライン
ダ装置の研削テーブルに貼着しICウェハーを所定の厚
みに研削するバックグラインド工程と、前記バックグラ
インド用テープをICウェハーから剥離するバックグラ
インド用テープ剥離工程と、前記IC能動面を保護した
保護膜除去工程と、前記IC能動面を洗浄する洗浄工程
とからなることを特徴とするものである。
る半導体装置の製造方法について説明する。図1は、本
発明の第1の実施の形態に係わる半導体装置の製造方法
を示す製造工程のフローチャートと各工程に対応する工
程説明図である。図において、従来技術と同一部材は同
一符号で示す。
工程で、従来と同様に、所定の厚み、例えば、t1=6
25μmのICウェハー1上の所定位置に複数個のパッ
ド電極2を形成する。(b)は、バッド上に半田層を形
成する工程で、ICウェハー1のパッド電極2位置にメ
ッキバンプ方式により半田層5を形成する。(c)は、
フラックス塗布工程で、前記半田層5を被覆するように
スピンナー法にてフラックス6を一様に塗布する。
(d)は、半田バンプ形成工程で、前記半田層5を所定
の温度でリフローすることにより、半田はボール状に丸
められてパッド電極2上に半田バンプ7が形成される。
(e)は、バックグラインド用テープ貼着工程で、IC
ウェハー1のパッド電極2面に、ICウェハー1のグラ
インド面と平行に紫外線照射により硬化させて剥離可能
な両面粘着テープ3(バックグラインド用テープ)の一
方の面を貼着する。(f)は、バックグラインド工程
で、前記バックグラインド用テープ3の他方の面を図示
しないグラインダ装置の研削テーブルに貼着し、研削砥
石4でICウェハー1の裏面を所定の厚み、例えば、t
2=400μmに研削する。(g)は、バックグライン
ド用テープ剥離工程で、前記バックグラインド用テープ
3にUV照射してバックグラインド用テープ3をICウ
ェハー1から剥離する。(h)は、フラックス洗浄工程
で、前記IC能動面のフラックス6を除去する。上記し
た(a)〜(h)の工程を経て、次の検査工程(i)に
送られる。以上により、半導体装置の製造工程は終了す
る。
いて、半田バンプ形成工程で塗布したフラックスがIC
の能動面を保護しているので、研削中に発生したシリコ
ン(Si)のカスがICの能動面に付着することがな
く、フラックス洗浄工程の際に容易に除去することがで
きる。半田層を丸める半田バンプ形成工程がバックグラ
インド工程の前に入るので、ICウェハーを研削した際
に微細なマイクロクラックが発生したとしても、クラッ
クが進行することがなく、ウェハーの割れ不良は発生し
ない。また、半田バンプ全体も含めて全体を均一にフラ
ックスで固めることができるので、バックグラインド工
程時に半田バンプへ荷重が集中するのを防止でき、半田
バンプの変形などを防止できる効果がある。
る半導体装置の製造方法を示す製造工程のフローチャー
トと各工程に対応する工程説明図である。前述の第1の
実施の形態と異なるところを説明する。
程、(b)パッド上に半田層を形成する工程、(c)フ
ラックス塗布工程、(d)半田層を丸めるバンプ形成工
程は同様であるので説明は省略する。(e)で、バンプ
形成で役立ったフラックス6を洗浄工程で除去する。
(f)は、IC能動面保護膜形成工程で、IC能動面保
護膜8、例えば、フォトレジスト等により半田バンプ上
を一様に覆う。次に、(g)バックグラインド用テープ
貼着工程、(h)バックグラインド工程、(i)バック
グラインド用テープ剥離工程は前述の第1の実施の形態
と同様である。(j)は、保護膜除去工程で、IC能動
面を保護していたIC能動面保護膜8を除去する。
(k)は、洗浄工程で、ICウェハー1を洗浄する。上
記した(a)〜(k)の工程を経て、次の検査工程
(l)に送られる。以上により、半導体装置の製造工程
は終了する。
にパッド上の半田層をリフローして半田バンプを形成
し、その後にIC能動面をIC能動面保護膜で保護され
ている状態でバックグラインドするので、ICウェハー
を研削中に発生したSiカスがICの能動面に付着する
ことがない。Siカスは保護膜除去及び洗浄工程で容易
に排除できるものである。また、前述した第1の実施の
形態と同様に、ICウェハーを研削した際に微細なマイ
クロクラックが発生したとしても、後工程に半田のリフ
ロー工程がないのでクラックが進行することがなく、ウ
ェハーの割れ不良は発生しない。
置の製造方法によれば、半田メッキ層をリフローして半
田バンプ形成後に、ICの能動面を保護膜で保護された
状態でバックグラインドしてICウェハーの薄型化を行
うものである。従って、IC能動面にSi等の研削カス
の付着もなく、従来の様に、ICウェハーを研削した際
に生じた微細なマイクロクラックが半田バンプ形成時に
進行して発生するウェハーの割れ不良がなくなった。ま
た、特に第1の実施の形態においては、半田バンプ形成
時に塗布したフラックスをそのままIC能動面保護膜と
して使用するので、製造工程が簡略化し、生産性の優れ
た、安価な半導体装置の製造方法を提供することだ可能
になった。また、フラックスをそのままIC能動面保護
膜として使用する場合は、半田バンプ全体も含めて全体
を均一にフラックスで固めることができるので、バック
グラインド工程時に半田バンプへ荷重が集中するのを防
止でき、半田バンプの変形などを防止できる効果があ
る。
の製造方法を示す製造工程のフローチャートと各工程に
対応する工程説明図である。
の製造方法を示す製造工程のフローチャートと各工程に
対応する工程説明図である。
フローチャートと各工程に対応する工程説明図である。
Claims (2)
- 【請求項1】 フリップチップ半導体装置の製造方法に
おいて、ICウェハー上の所定位置に複数個のパッド電
極を形成する半導体素子形成工程と、前記ICウェハー
のパッド電極上に半田メッキにより半田層を形成する工
程と、前記半田層を被覆するフラックス塗布工程と、前
記半田層を所定の温度でリフローして半田層を丸める半
田バンプ形成工程と、前記ICウェハーのグラインド面
と平行にバックグラインド用テープをフラックスで被覆
された半田バンプ側に貼着するバックグラインド用テー
プ貼着工程と、前記テープの他方の面をグラインダ装置
の研削テーブルに貼着しICウェハーを所定の厚みに研
削するバックグラインド工程と、前記バックグラインド
用テープをICウェハーから剥離するバックグラインド
用テープ剥離工程と、前記IC能動面のフラックスを除
去するフラックス洗浄工程とからなることを特徴とする
半導体装置の製造方法。 - 【請求項2】 フリップチップ半導体装置の製造方法に
おいて、ICウェハー上の所定位置に複数個のパッド電
極を形成する半導体素子形成工程と、前記ICウェハー
のパッド電極上に半田メッキにより半田層を形成する工
程と、前記半田層を被覆するフラックス塗布工程と、前
記半田層を所定の温度でリフローして半田層を丸める半
田バンプ形成工程と、前記IC能動面のフラックスを除
去するフラックス洗浄工程、前記IC能動面を保護する
IC能動面保護膜形成工程と、前記ICウェハーのグラ
インド面と平行にバックグラインド用テープをフラック
スで被覆された半田バンプ側に貼着するバックグライン
ド用テープ貼着工程と、前記テープの他方の面をグライ
ンダ装置の研削テーブルに貼着しICウェハーを所定の
厚みに研削するバックグラインド工程と、前記バックグ
ラインド用テープをICウェハーから剥離するバックグ
ラインド用テープ剥離工程と、前記IC能動面を保護し
た保護膜除去工程と、前記IC能動面を洗浄する洗浄工
程とからなることを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19517198A JP4343286B2 (ja) | 1998-07-10 | 1998-07-10 | 半導体装置の製造方法 |
TW088111432A TW429398B (en) | 1998-07-10 | 1999-07-06 | Method for manufacturing a flip chip semiconductor device |
KR1019990027176A KR100572525B1 (ko) | 1998-07-10 | 1999-07-07 | 플립 칩 반도체 장치를 제조하는 방법 |
US09/350,287 US6060373A (en) | 1998-07-10 | 1999-07-09 | Method for manufacturing a flip chip semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19517198A JP4343286B2 (ja) | 1998-07-10 | 1998-07-10 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000031185A true JP2000031185A (ja) | 2000-01-28 |
JP2000031185A5 JP2000031185A5 (ja) | 2005-10-27 |
JP4343286B2 JP4343286B2 (ja) | 2009-10-14 |
Family
ID=16336632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19517198A Expired - Lifetime JP4343286B2 (ja) | 1998-07-10 | 1998-07-10 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6060373A (ja) |
JP (1) | JP4343286B2 (ja) |
KR (1) | KR100572525B1 (ja) |
TW (1) | TW429398B (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6708399B2 (en) | 1999-03-25 | 2004-03-23 | Micron Technology, Inc. | Method for fabricating a test interconnect for bumped semiconductor components |
US6753482B1 (en) | 2002-05-06 | 2004-06-22 | Micron Technology, Inc. | Semiconductor component with adjustment circuitry |
US6828175B2 (en) | 2002-08-29 | 2004-12-07 | Micron Technology, Inc. | Semiconductor component with backside contacts and method of fabrication |
US6841883B1 (en) | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
JP2005019830A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体装置の製造方法 |
US6908784B1 (en) | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
JP2005340303A (ja) * | 2004-05-24 | 2005-12-08 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
JP2007266191A (ja) * | 2006-03-28 | 2007-10-11 | Nec Electronics Corp | ウェハ処理方法 |
US7335994B2 (en) | 2003-01-27 | 2008-02-26 | Micron Technology, Inc. | Semiconductor component having multiple stacked dice |
JP2012079910A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
JP2012079911A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
JP7470411B2 (ja) | 2020-09-30 | 2024-04-18 | フジコピアン株式会社 | ウェーハ加工用積層体、それを用いた薄型ウェーハの製造方法及び薄型ウェーハ個片化の製造方法 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3423245B2 (ja) | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
US6258703B1 (en) * | 1999-07-21 | 2001-07-10 | International Business Machines Corporation | Reflow of low melt solder tip C4's |
US6352881B1 (en) | 1999-07-22 | 2002-03-05 | National Semiconductor Corporation | Method and apparatus for forming an underfill adhesive layer |
US6338980B1 (en) * | 1999-08-13 | 2002-01-15 | Citizen Watch Co., Ltd. | Method for manufacturing chip-scale package and manufacturing IC chip |
JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
KR100674501B1 (ko) * | 1999-12-24 | 2007-01-25 | 삼성전자주식회사 | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 |
US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
US6190943B1 (en) * | 2000-06-08 | 2001-02-20 | United Test Center Inc. | Chip scale packaging method |
TW452873B (en) * | 2000-06-21 | 2001-09-01 | Advanced Semiconductor Eng | Manufacturing method of wafer scale semiconductor package structure |
JP3485525B2 (ja) * | 2000-07-06 | 2004-01-13 | 沖電気工業株式会社 | 半導体装置の製造方法 |
KR100394377B1 (ko) * | 2000-09-07 | 2003-08-14 | 이진구 | 플립칩용 범프 제조 방법 |
JP2002093831A (ja) | 2000-09-14 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US20030221313A1 (en) * | 2001-01-26 | 2003-12-04 | Gann Keith D. | Method for making stacked integrated circuits (ICs) using prepackaged parts |
US20020100600A1 (en) * | 2001-01-26 | 2002-08-01 | Albert Douglas M. | Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same |
US7174627B2 (en) * | 2001-01-26 | 2007-02-13 | Irvine Sensors Corporation | Method of fabricating known good dies from packaged integrated circuits |
US6949158B2 (en) * | 2001-05-14 | 2005-09-27 | Micron Technology, Inc. | Using backgrind wafer tape to enable wafer mounting of bumped wafers |
US6794751B2 (en) * | 2001-06-29 | 2004-09-21 | Intel Corporation | Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies |
WO2003005782A2 (en) * | 2001-07-02 | 2003-01-16 | Irvine Sensors Corporation | Stackable microcircuit and method of making the same |
JP3649169B2 (ja) * | 2001-08-08 | 2005-05-18 | 松下電器産業株式会社 | 半導体装置 |
JP3530158B2 (ja) * | 2001-08-21 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US6624048B1 (en) * | 2001-12-05 | 2003-09-23 | Lsi Logic Corporation | Die attach back grinding |
US7423337B1 (en) | 2002-08-19 | 2008-09-09 | National Semiconductor Corporation | Integrated circuit device package having a support coating for improved reliability during temperature cycling |
US6638837B1 (en) * | 2002-09-20 | 2003-10-28 | Taiwan Semiconductor Manufacturing Company | Method for protecting the front side of semiconductor wafers |
US20050176233A1 (en) * | 2002-11-15 | 2005-08-11 | Rajeev Joshi | Wafer-level chip scale package and method for fabricating and using the same |
US7301222B1 (en) | 2003-02-12 | 2007-11-27 | National Semiconductor Corporation | Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages |
JP4260617B2 (ja) * | 2003-12-24 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US20050147489A1 (en) * | 2003-12-24 | 2005-07-07 | Tian-An Chen | Wafer supporting system for semiconductor wafers |
WO2005088696A1 (en) * | 2004-02-11 | 2005-09-22 | Infineon Technologies Ag | Semiconductor package with contact support layer and method to produce the package |
US7282375B1 (en) | 2004-04-14 | 2007-10-16 | National Semiconductor Corporation | Wafer level package design that facilitates trimming and testing |
KR100618543B1 (ko) * | 2004-06-15 | 2006-08-31 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 |
SG130055A1 (en) | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
SG130066A1 (en) | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
CN100435300C (zh) * | 2005-09-28 | 2008-11-19 | 相丰科技股份有限公司 | 晶片封装方式 |
US20070238222A1 (en) | 2006-03-28 | 2007-10-11 | Harries Richard J | Apparatuses and methods to enhance passivation and ILD reliability |
US7838424B2 (en) * | 2007-07-03 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching |
US9064716B2 (en) * | 2009-09-30 | 2015-06-23 | Virtium Technology, Inc. | Stacking devices at finished package level |
US9136144B2 (en) * | 2009-11-13 | 2015-09-15 | Stats Chippac, Ltd. | Method of forming protective material between semiconductor die stacked on semiconductor wafer to reduce defects during singulation |
US8642390B2 (en) | 2010-03-17 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tape residue-free bump area after wafer back grinding |
CN105097481A (zh) * | 2014-04-24 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的封装方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2715002B1 (fr) * | 1994-01-07 | 1996-02-16 | Commissariat Energie Atomique | Détecteur de rayonnement électromagnétique et son procédé de fabrication. |
US5989939A (en) * | 1996-12-13 | 1999-11-23 | Tessera, Inc. | Process of manufacturing compliant wirebond packages |
US5909634A (en) * | 1996-12-20 | 1999-06-01 | Texas Instruments | Method and apparatus for forming solder on a substrate |
US5953623A (en) * | 1997-04-10 | 1999-09-14 | International Business Machines Corporation | Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection |
-
1998
- 1998-07-10 JP JP19517198A patent/JP4343286B2/ja not_active Expired - Lifetime
-
1999
- 1999-07-06 TW TW088111432A patent/TW429398B/zh not_active IP Right Cessation
- 1999-07-07 KR KR1019990027176A patent/KR100572525B1/ko not_active IP Right Cessation
- 1999-07-09 US US09/350,287 patent/US6060373A/en not_active Expired - Lifetime
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6708399B2 (en) | 1999-03-25 | 2004-03-23 | Micron Technology, Inc. | Method for fabricating a test interconnect for bumped semiconductor components |
US7157353B2 (en) | 2002-03-06 | 2007-01-02 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
US7776647B2 (en) | 2002-03-06 | 2010-08-17 | Micron Technology, Inc. | Semiconductor components and methods of fabrication with circuit side contacts, conductive vias and backside conductors |
US7432604B2 (en) * | 2002-03-06 | 2008-10-07 | Micron Technology, Inc. | Semiconductor component and system having thinned, encapsulated dice |
US7029949B2 (en) | 2002-03-06 | 2006-04-18 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components having conductive vias |
US6964915B2 (en) | 2002-03-06 | 2005-11-15 | Micron Technology, Inc. | Method of fabricating encapsulated semiconductor components by etching |
US6908784B1 (en) | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
US6753482B1 (en) | 2002-05-06 | 2004-06-22 | Micron Technology, Inc. | Semiconductor component with adjustment circuitry |
US6828175B2 (en) | 2002-08-29 | 2004-12-07 | Micron Technology, Inc. | Semiconductor component with backside contacts and method of fabrication |
US6903442B2 (en) | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
US7078266B2 (en) | 2002-08-29 | 2006-07-18 | Micron Technology, Inc. | Method for fabricating semiconductor components with thinned substrate, back side contacts and circuit side contacts |
US7081665B2 (en) | 2002-08-29 | 2006-07-25 | Micron Technology, Inc. | Semiconductor component having thinned substrate, backside pin contacts and circuit side contacts |
US7388294B2 (en) | 2003-01-27 | 2008-06-17 | Micron Technology, Inc. | Semiconductor components having stacked dice |
US7432600B2 (en) | 2003-01-27 | 2008-10-07 | Micron Technology, Inc. | System having semiconductor component with multiple stacked dice |
US7335994B2 (en) | 2003-01-27 | 2008-02-26 | Micron Technology, Inc. | Semiconductor component having multiple stacked dice |
US7224051B2 (en) | 2003-03-31 | 2007-05-29 | Micron Technology, Inc. | Semiconductor component having plate and stacked dice |
US7060526B2 (en) | 2003-03-31 | 2006-06-13 | Micron Technology, Inc. | Wafer level methods for fabricating multi-dice chip scale semiconductor components |
US7459393B2 (en) | 2003-03-31 | 2008-12-02 | Micron Technology, Inc. | Method for fabricating semiconductor components with thinned substrate, circuit side contacts, conductive vias and backside contacts |
US7498675B2 (en) | 2003-03-31 | 2009-03-03 | Micron Technology, Inc. | Semiconductor component having plate, stacked dice and conductive vias |
US6998717B2 (en) | 2003-03-31 | 2006-02-14 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components |
US6841883B1 (en) | 2003-03-31 | 2005-01-11 | Micron Technology, Inc. | Multi-dice chip scale semiconductor components and wafer level methods of fabrication |
JP2005019830A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体装置の製造方法 |
JP2005340303A (ja) * | 2004-05-24 | 2005-12-08 | Renesas Technology Corp | 半導体装置の製造方法 |
JP4547187B2 (ja) * | 2004-05-24 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
JP2007266191A (ja) * | 2006-03-28 | 2007-10-11 | Nec Electronics Corp | ウェハ処理方法 |
JP2012079910A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
JP2012079911A (ja) * | 2010-10-01 | 2012-04-19 | Disco Abrasive Syst Ltd | 板状物の加工方法 |
JP7470411B2 (ja) | 2020-09-30 | 2024-04-18 | フジコピアン株式会社 | ウェーハ加工用積層体、それを用いた薄型ウェーハの製造方法及び薄型ウェーハ個片化の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4343286B2 (ja) | 2009-10-14 |
KR20000011527A (ko) | 2000-02-25 |
US6060373A (en) | 2000-05-09 |
TW429398B (en) | 2001-04-11 |
KR100572525B1 (ko) | 2006-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4343286B2 (ja) | 半導体装置の製造方法 | |
KR100337412B1 (ko) | 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법 | |
US8169065B2 (en) | Stackable circuit structures and methods of fabrication thereof | |
JP4403631B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 | |
JP2001127206A (ja) | チップスケールパッケージの製造方法及びicチップの製造方法 | |
KR100661042B1 (ko) | 반도체 장치의 제조 방법 | |
TW200832644A (en) | Water level package with good CTE performance and method of the same | |
JP2003347441A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
JP2001313350A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
JP2005064499A (ja) | 半導体素子製造方法 | |
CN1645597B (zh) | 半导体器件及其制造方法 | |
US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
JP2011129767A (ja) | 半導体装置の製造方法 | |
JP2007188967A (ja) | 基板支持体、基板処理方法及び半導体装置の製造方法 | |
JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
US20090206480A1 (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
US6426283B1 (en) | Method for bumping and backlapping a semiconductor wafer | |
JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
JP2002110714A (ja) | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 | |
JP2002299500A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ | |
JP4724988B2 (ja) | マルチチップモジュール作製用の疑似ウエハを作製する方法 | |
JP3798760B2 (ja) | 半導体ウェハの形成方法 | |
KR20060085848A (ko) | 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법 | |
JP2008130705A (ja) | 半導体装置の製造方法 | |
JP2004327724A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070914 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140717 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |