JP2008053406A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008053406A JP2008053406A JP2006227449A JP2006227449A JP2008053406A JP 2008053406 A JP2008053406 A JP 2008053406A JP 2006227449 A JP2006227449 A JP 2006227449A JP 2006227449 A JP2006227449 A JP 2006227449A JP 2008053406 A JP2008053406 A JP 2008053406A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- forming portion
- semiconductor
- pad forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】外部への電極取出しに必要なパッド面積を確保しつつ、パッド面積の低減を図ることにより、小型化された半導体装置、およびその製造方法を提供する。
【解決手段】半導体装置10は、半導体回路基板1の能動面の対向する二辺の端部近傍に、断面テーパー形状を有するパッド形成部T1を形成し、このパッド形成部T1上に複数のパッド5が設けられている。これにより、断面テーパー形状を有したパッド形成部T1にパッド5が配設されているので、パッド5が斜めに形成され、同じサイズのパッドを平坦な能動面の端部近傍に形成した場合に比して、平面視でのパッド5のサイズが小さくなる。
【選択図】図1
【解決手段】半導体装置10は、半導体回路基板1の能動面の対向する二辺の端部近傍に、断面テーパー形状を有するパッド形成部T1を形成し、このパッド形成部T1上に複数のパッド5が設けられている。これにより、断面テーパー形状を有したパッド形成部T1にパッド5が配設されているので、パッド5が斜めに形成され、同じサイズのパッドを平坦な能動面の端部近傍に形成した場合に比して、平面視でのパッド5のサイズが小さくなる。
【選択図】図1
Description
本発明は、小型化された半導体装置およびその製造方法に関する。
近年、携帯電話や情報端末機器などの小型電子機器のさらなる小型化のニーズがますます高まっている。これに伴ない、小型電子機器に搭載されるLSI(Large Scale Integration)等の半導体装置への小型化の要求が強くなっている。半導体装置を搭載した半導体パッケージにおいては、パッケージサイズを半導体装置の大きさにより近づけたパッケージ構造の所謂CSP(Chip Size Pacage)レベルでの半導体装置の小型化が要求されている。このような小型化の要求の高まりのなかで、半導体装置の小型化を図るうえでは、半導体装置の平面サイズにおけるパッドの面積が占める割合が高くなり、パッド面積をさらに軽減する必要が出てきている。
半導体装置のパッドは、半導体装置を配線基板などに実装するときの電極取出し部分となる。例えば、半導体装置をワイヤボンディングにより実装する場合には、ボンディング位置精度を加味して且つボンディングワイヤとの良好な接合状態を得るための十分なパッド面積が必要なため、パッド面積の小型化には限界がある。
また、従来、半導体装置のパッドは、半導体装置の能動面において、半導体装置の複数の半導体素子からなる集積回路が形成された半導体回路形成部(機能部領域)を避けた位置に設けられている。これは、半導体装置をワイヤボンディングなどにより実装する際に、パッドを押圧する圧力や、印加する温度、超音波振動などによるダメージがパッド直下に加わることにより、半導体回路の機能が損なわれる損傷が生ずるのを防ぐためである。このため、半導体装置の能動面には、半導体回路形成部以外のデッドスペースとなるパッド形成部を確保する必要があり、半導体装置の平面サイズの小型化の障壁となる。
また、従来、半導体装置のパッドは、半導体装置の能動面において、半導体装置の複数の半導体素子からなる集積回路が形成された半導体回路形成部(機能部領域)を避けた位置に設けられている。これは、半導体装置をワイヤボンディングなどにより実装する際に、パッドを押圧する圧力や、印加する温度、超音波振動などによるダメージがパッド直下に加わることにより、半導体回路の機能が損なわれる損傷が生ずるのを防ぐためである。このため、半導体装置の能動面には、半導体回路形成部以外のデッドスペースとなるパッド形成部を確保する必要があり、半導体装置の平面サイズの小型化の障壁となる。
平面視でのパッド面積を軽減する方法としては、電極取出し部分(パッド形成部)に、水平部分の他に垂直部分を有する取出し用電極を形成することにより、従来のパッドの機能を有する取出し用電極の水平方向の面積を小さくした半導体装置が紹介されている(例えば特許文献1を参照)。
また、半導体回路形成部以外のデッドスペースを軽減した半導体装置として、能動面の半導体回路形成部(機能部領域)内にパッドを設け、該パッド上に導電性ペースト電極を形成した半導体装置(ベアチップ)が知られている。導電性ペースト電極は、実装基板側の電極端子(パッド電極)に予め形成されたスタッドバンプと位置合わせされ、加熱することにより接合する実装構造となっている。これは、パッドにほとんどダメージを与えることなく形成できる導電性ペースト電極と、加熱による接合方法により、半導体回路形成部上にパッドを形成することを可能としている(例えば特許文献2を参照)。
しかしながら、上述した特許文献1に記載の半導体装置では、電極取出し部分(パッドに相当)に垂直構造部分を含んでいるので平面サイズは低減するが、垂直部分の形成が困難なうえ工程が増加してコストアップが生じるとともに、半導体装置の縦方向のサイズが増大するという問題がある。
また、特許文献2に記載の半導体装置では、パッドを半導体回路形成部上に形成することを可能としているが、パッドそのものには、導電性ペースト電極を形成可能な面積が必要となる。このため、パッドそのものの平面サイズの低減、およびそれによる半導体装置の小型化に限界があるという問題があった。
本発明は、上記課題を解決するためになされるものであって、小型化された半導体装置、およびその製造方法を提供することにある。
また、特許文献2に記載の半導体装置では、パッドを半導体回路形成部上に形成することを可能としているが、パッドそのものには、導電性ペースト電極を形成可能な面積が必要となる。このため、パッドそのものの平面サイズの低減、およびそれによる半導体装置の小型化に限界があるという問題があった。
本発明は、上記課題を解決するためになされるものであって、小型化された半導体装置、およびその製造方法を提供することにある。
上記課題を解決するために、本発明では、シリコン基板上に複数のパッドが配設されるパッド形成部を有する半導体装置であって、パッド形成部が、シリコン基板の厚み方向に傾斜していることを特徴とする。
この構成によれば、半導体装置の周辺方向に向かってシリコン基板側(下方側)に傾斜したパッド形成部に複数のパッドが配設されることにより、パッドが斜めに形成される。これにより、同じサイズのパッドをシリコン基板上の平坦な同一面上に形成した場合に比して、平面視でのパッドサイズが小さくなる。従って、平面視でのパッド形成部の大きさが軽減して半導体装置の小型化が可能となり、半導体装置が搭載される電子機器の小型化に寄与することができる。
本発明では、シリコン基板の対向する二辺側のそれぞれにパッド形成部を有していることが望ましい。
この構成によれば、半導体装置の対向する二辺側に有するパッド形成部の傾斜面に、全部またはなるべく多数のパッドを配設することにより、前記対向する二辺に直交する方向の半導体装置のサイズをより小型化することができるという顕著な効果を奏する。
本発明の半導体装置の製造方法は、シリコン基板上に複数の半導体素子を形成し、該半導体素子上に、絶縁層と配線層とを順次繰り返して積層させて半導体回路基板を形成する工程と、半導体回路基板の周辺部近傍を、シリコン基板の厚み方向に傾斜する断面形状にエッチングしてパッド形成部を形成する工程と、パッド形成部の上面にパッドを形成する工程と、を含むことを特徴とする。
この構成によれば、半導体装置の周辺方向に向かってシリコン基板側(下方側)に傾斜したパッド形成部が形成され、このパッド形成部に複数のパッドが斜めに配設された半導体装置を製造することができる。これにより、同じサイズのパッドをシリコン基板上の平坦な同一面上に形成した場合に比して、平面視でのパッドサイズが小さくなるので、平面視でのパッド形成部の大きさが軽減された、小型の半導体装置の製造方法を提供することができる。
本発明の半導体装置の製造方法では、パッドを形成する工程の後に、パッド形成部を切断する工程と、を含むことを特徴とする。
通常、半導体装置は、ウェハ状のシリコン基板に多数の半導体装置を形成してからダイシングして個片の半導体装置を得る半導体プロセスにより製造される。上記構成によれば、隣接する個々の半導体装置の外枠部に略V字状のパッド形成部を形成した後、このパッド形成部の略中央を切断することにより、外周部がシリコン基板の厚み方向に傾斜したパッド形成部を有する半導体装置を効率的に製造することができる。
以下、本発明にかかる半導体装置の実施形態について図面に従って説明する。
図1は、本実施形態の半導体装置10を説明する図であり、(a)は、平面図、同図(b)は、図1(a)のA−A線断面図である。
図1(a),(b)に示す半導体装置10は、半導体回路基板1と、複数のパッド5と、複数のパッド5を露出するように形成されたパッシベーション膜6とを有している。
半導体回路基板1は、図示しないがシリコン基板上に形成されたトランジスタ等の複数の半導体素子と、該半導体素子上に、シリコン酸化膜などの絶縁層およびAl(アルミニウム)などからなる配線層とが、この順に繰り返し積層されて形成されている。複数の半導体素子は、絶縁層を介して配線層に形成された回路配線により接続され、半導体回路基板1内に集積回路が形成されている。
平面視で直方形を有する半導体回路基板1の上面(能動面)は、略中央に平坦部分を有し、平坦部分から対向する二辺側に向かって下方に傾斜した断面テーパー形状を有するパッド形成部T1を有している。本実施形態では、パッド形成部T1は、半導体回路基板1の底面に対して約30°の傾斜角度にて形成された例を図示している(図1(b))。なお、パッド形成部T1の半導体回路基板1の底面に対する傾斜角度は、ワイヤボンディングなどの半導体装置実装手段(ベアチップ実装)に対して弊害がなければ、任意の傾斜角度にて形成することができる。
なお、パッド形成部は、半導体回路基板1の一辺側のみに形成してもよい。
なお、パッド形成部は、半導体回路基板1の一辺側のみに形成してもよい。
パッド形成部T1上には、アルミ合金などからなる複数のパッド5が形成されている。各パッド5は、上述したように半導体回路基板1内部に形成された集積回路の一部と、絶縁層および配線層により形成された図示しない引き出し配線により接続されている。また、パッド5を含む半導体回路基板1上には、酸化シリコンおよび窒化シリコンをこの順に積層したパッシベーション膜6が、パッド5の一部または大部分を露出させた状態で形成されている。
次に、本実施形態の半導体装置10のパッド形成部T1に形成されたパッド5と、外部電極とを接続する半導体装置実装手段(ベアチップ実装)の一例を説明する。
ここでは、まず、半導体装置10の実装形態の特徴を説明するための比較例として、従来の半導体装置70の概略構造を図面に従って説明する。
ここでは、まず、半導体装置10の実装形態の特徴を説明するための比較例として、従来の半導体装置70の概略構造を図面に従って説明する。
図8(a),(b)に示すように、従来の半導体装置70は、シリコン基板上に形成された半導体素子(図示せず)上に、図示しない絶縁層と配線層とが、この順に繰り返し積層された半導体回路基板61を有している。半導体回路基板61の最上層の絶縁層上面の対向する二辺の端部近傍には、アルミ合金などによるパッド65が形成されている。さらに、パッド65上を含む半導体回路基板61上には、酸化シリコンと窒化シリコンがこの順に積層されたパッシベーション膜66が、パッド65を露出する開口部を有して形成されている。即ち、従来の半導体装置70のパッド65は、半導体装置70の底面(シリコン基板の底面)と略平行に形成された半導体回路基板61の最上層の絶縁層上の平面に、略平坦に形成されている。
図8に示す従来の半導体装置70のパッド65は、図1に示す本実施形態の半導体装置10のパッド5と同じサイズにて形成された状態を図示している。このとき、図1の半導体装置10の複数のパッド5は、断面テーパー形状を有した半導体回路基板1のパッド形成部T1に斜めに形成されているので、平坦な能動面の同一平面上にパッド65が形成された従来の半導体装置70に比して、平面視でのパッド5のサイズが小さくなる。これにより、半導体装置10の平面サイズは、同一サイズのパッド65が形成された半導体装置70の平面サイズよりも小さくなっている。
次に、本実施形態の半導体装置10を、外部電極と電気的に接続する半導体装置実装手段(ベアチップ実装)の一例として、ワイヤボンディングにより配線基板と接続された例を図面に従って説明する。また、比較例として、従来の半導体装置70が配線基板に接続された例を図面に従って続けて説明する。
図2は、本実施形態の半導体装置10を、配線基板100とワイヤボンディングにより実装した状態を説明する部分側面図である。また、図3は、図8の従来の半導体装置70を、ワイヤボンディングにより配線基板100に実装した状態を説明する部分側面図である。
図2は、本実施形態の半導体装置10を、配線基板100とワイヤボンディングにより実装した状態を説明する部分側面図である。また、図3は、図8の従来の半導体装置70を、ワイヤボンディングにより配線基板100に実装した状態を説明する部分側面図である。
図2において、半導体装置10は、配線基板100上に固定され、ボンディングワイヤ85により配線基板100と電気的に接続されている。
配線基板100は、ガラスエポキシ樹脂などの絶縁性の平板からなる基材101上に、銅などの金属をフォトリソグラフィなどによりパターニングして形成されたダイパッド103と電極端子102とを有している。
半導体装置10は、配線基板100のダイパッド103上に、図示しない絶縁性接着剤等により接着固定されている。そして、半導体装置10のパッド形成部T1に斜めに形成されたパッド5と、配線基板の電極端子102とが、ボンディングワイヤ85により接続されている。
配線基板100は、ガラスエポキシ樹脂などの絶縁性の平板からなる基材101上に、銅などの金属をフォトリソグラフィなどによりパターニングして形成されたダイパッド103と電極端子102とを有している。
半導体装置10は、配線基板100のダイパッド103上に、図示しない絶縁性接着剤等により接着固定されている。そして、半導体装置10のパッド形成部T1に斜めに形成されたパッド5と、配線基板の電極端子102とが、ボンディングワイヤ85により接続されている。
図3において、従来の半導体装置70は、配線基板100のダイパッド103上に、図示しない絶縁性接着剤等により接着固定されている。そして、半導体装置70のパッド65と、配線基板の電極端子102とは、ボンディングワイヤ88により接続されている。
ここで、図2および図3では、本実施形態の半導体装置10(図2)と、従来の半導体装置70(図3)とのそれぞれが、ワイヤボンディングの代表的な方法である金線によるサーモソニックボールボンディング(Thermosonic ball bonding)により配線基板100に接続された状態を例示している。サーモソニックボールボンディングによるワイヤボンディングでは、まず、ボンディング装置のキャピラリの先端からボンディングワイヤ(金線)を所定量送り出し、突出したボンディングワイヤを放電などにより加熱することによって、ボンディングワイヤの直径よりも大きな球状の金ボールを形成する。この金ボールを、所定の温度に加熱した半導体装置のパッド表面に、キャピラリを介して所定の圧力にて押圧しながら超音波振動を印加することにより、パッド金属とボンディングワイヤとの金属化学的結合がなされる。図2において、パッド5にはボンディングワイヤ85の金ボール85aが接合され、図3においては、パッド65に、ボンディングワイヤ88の金ボール88aが接合された状態をそれぞれ図示している。
このように、半導体装置のパッドには、ボンディングワイヤの直径よりも大きな直径を有する金ボールを接合するための面積が必要となる。図2および図3においては、本実施形態のパッド5と、従来例のパッド65とが同じ平面サイズにて形成され、同一サイズの金ボール85a,88aがそれぞれ接合された状態を図示している。
このように、半導体装置のパッドには、ボンディングワイヤの直径よりも大きな直径を有する金ボールを接合するための面積が必要となる。図2および図3においては、本実施形態のパッド5と、従来例のパッド65とが同じ平面サイズにて形成され、同一サイズの金ボール85a,88aがそれぞれ接合された状態を図示している。
本実施形態の半導体装置10のパッド形成部T1に斜めに形成されたパッド5に接合されたボンディングワイヤ85(図2)は、従来の半導体装置70の、半導体回路基板61の上面に略平坦に形成されたパッド65に接合されたボンディングワイヤ88(図3)に比して、低いループ形状にてボンディングされる。
また、従来の半導体装置70にワイヤボンディングする際には、金ボール88aをパッド65に押圧してからボンディングワイヤ88が垂直方向に持ち上げられ、電極端子102の方向に引っ張られる。このため、金ボール88aの基端部(ネック部)88bには大きな曲げ応力がかかる(図3を参照)。これにより、ボンディング後、またはボンディングされた状態で衝撃や温度が加わると、基端部88bにクラックが発生して抵抗値が増大したり、クラックが進行してオープン不良となる所謂ネック切れ不良が発生する可能性が高くなる。
これに対して、パッド形成部T1に斜めに形成されたパッド5に接続されたボンディングワイヤ85の金ボール85aの基端部85bに加わる曲げ応力は小さい(図2を参照)。
また、従来の半導体装置70にワイヤボンディングする際には、金ボール88aをパッド65に押圧してからボンディングワイヤ88が垂直方向に持ち上げられ、電極端子102の方向に引っ張られる。このため、金ボール88aの基端部(ネック部)88bには大きな曲げ応力がかかる(図3を参照)。これにより、ボンディング後、またはボンディングされた状態で衝撃や温度が加わると、基端部88bにクラックが発生して抵抗値が増大したり、クラックが進行してオープン不良となる所謂ネック切れ不良が発生する可能性が高くなる。
これに対して、パッド形成部T1に斜めに形成されたパッド5に接続されたボンディングワイヤ85の金ボール85aの基端部85bに加わる曲げ応力は小さい(図2を参照)。
(半導体パッケージ)
次に、上記の半導体装置10を用いて製造される小型の半導体パッケージの一例について、図面に従って説明する。
図4は、半導体装置10を内蔵したCSPタイプの半導体パッケージ120を説明する概略断面図である。
次に、上記の半導体装置10を用いて製造される小型の半導体パッケージの一例について、図面に従って説明する。
図4は、半導体装置10を内蔵したCSPタイプの半導体パッケージ120を説明する概略断面図である。
図4に示す半導体パッケージ120は、CSP基板110上に半導体装置10がパッド形成面を下側に向けて実装され、封止樹脂130により樹脂封止されたパッケージ構造を有している。
CSP基板110の上面側には、半導体装置10と接続するための複数の電極端子111が形成されている。また、CSP基板110の底面側には、図示しないスルーホールにより電極端子111と導通する外部端子112が形成されている。さらに、外部端子112には、半導体パッケージ120が搭載される実装基板との接合に供する半田ボール99が形成されている。
CSP基板110の上面側には、半導体装置10と接続するための複数の電極端子111が形成されている。また、CSP基板110の底面側には、図示しないスルーホールにより電極端子111と導通する外部端子112が形成されている。さらに、外部端子112には、半導体パッケージ120が搭載される実装基板との接合に供する半田ボール99が形成されている。
半導体装置10の複数のパッド5には、半田バンプ94がそれぞれ形成されている。この半田バンプ94と、対応する電極端子111とが位置合わせされて半田接合される所謂フリップチップボンディング(Flip chip bonding)により、半導体装置10がCSP基板110に所定の隙間を設けて接続されている。そして、CSP基板110の上面と半導体装置10との隙間には、アンダーフィル97が充填されて固化されることにより、半導体装置10がCSP基板110上に、より強固に接合されている。
そして、CSP基板110上に接合された半導体装置10は封止樹脂130によって樹脂封止されることにより、外部基板との接続部分となる半田ボール99が形成された半導体パッケージ120が形成されている。
そして、CSP基板110上に接合された半導体装置10は封止樹脂130によって樹脂封止されることにより、外部基板との接続部分となる半田ボール99が形成された半導体パッケージ120が形成されている。
上記の構成によれば、半導体装置(ベアチップ)サイズに近い小型化が可能なCSP構造の半導体パッケージ120が、パッド5がパッド形成部T1に斜めに形成されることにより小型化が図られた半導体装置10を用いて形成されている。これにより、平面サイズがより小型なCSPタイプの半導体パッケージ120の提供に供することができる。
(半導体装置の製造方法)
次に、上記実施形態の半導体装置10を製造する方法の一例について、特に、半導体回路基板の端部をテーパー加工して、所定の傾斜角度を有するパッド形成部を形成する工程を中心に図面に沿って説明する。
図5(a)〜(f)は、半導体回路基板21をテーパー加工してパッド形成部T2を形成し、半導体装置30を製造する過程を模式的に示す概略断面図である。
次に、上記実施形態の半導体装置10を製造する方法の一例について、特に、半導体回路基板の端部をテーパー加工して、所定の傾斜角度を有するパッド形成部を形成する工程を中心に図面に沿って説明する。
図5(a)〜(f)は、半導体回路基板21をテーパー加工してパッド形成部T2を形成し、半導体装置30を製造する過程を模式的に示す概略断面図である。
図5(a)〜(f)における半導体回路基板21は、ウェハ状のシリコン基板上にトランジスタ等の半導体素子(図示せず)を形成し、この半導体素子上に、シリコン酸化膜等からなる図示しない絶縁層と、Al(アルミニウム)合金などからなる配線層(図示せず)を、この順に繰り返して積層して形成する。このとき、複数の半導体素子を、フォトリソグラフィにより絶縁層を介して配線層に形成した回路配線により接続して所定の集積回路を形成する。
上記の半導体回路基板21を用意し、まず、図5(a)に示すように、半導体回路基板21の最上層の絶縁層上にスピンコート法などによりフォトレジストを塗布してから、露光および現像を行ない、所定のフォトレジストパターン90を形成する。フォトレジストパターン90は、半導体装置30の端部をテーパー加工(テーパーエッチング)してパッド形成部T2を形成するためのエッチングマスクになる。
次に、図5(b)に示すように、フォトレジストパターン90をエッチングマスクとして、BHF(バッファードフッ酸)溶液により半導体回路基板21をウェットエッチングし、所定の傾斜角度を有するパッド形成部T2を形成する。
本実施形態でエッチング液として用いるBHF溶液は、フッ化水素酸(HF)とフッ化水素アンモニウム(NH4F)の混合溶液である。このBHF溶液により半導体回路基板21をエッチングしたとき、表層部分から層内部にエッチングが進行していくのに従って、半導体回路基板21のシリコン酸化膜等の溶解速度(エッチングレート)が遅くなる。このため、半導体回路基板21のエッチングは表面部分に近いほど多くエッチングされ、層内部に進むほどエッチングされにくくなる。また、層内部にエッチングが進行していくのと同時に、フォトレジストパターン90の端面部分の侵蝕が除々に進んでいくことに加えて、フォトレジストパターン90の端面部分直の半導体回路基板21の侵蝕(サイドエチング)も表面部分から進んでいく。これらの作用により、半導体回路基板21のエッチング断面は、図5(b)に示すように緩やかな弧を描いたテーパー形状を呈する。
さらに、BHF溶液によりパッド形成部T2を形成する工程において、BHF溶液のフッ化水素酸とフッ化水素アンモニウムの混合比や、エッチングする際のBHF溶液の液温等を調整することにより、半導体回路基板21の溶解速度をある程度任意に制御することができる。これにより、パッド形成部T2の傾斜角度をある程度任意に調整することが可能である。
以上、述べた作用により、所定の傾斜角度を有したパッド形成部T2が形成される。
本実施形態でエッチング液として用いるBHF溶液は、フッ化水素酸(HF)とフッ化水素アンモニウム(NH4F)の混合溶液である。このBHF溶液により半導体回路基板21をエッチングしたとき、表層部分から層内部にエッチングが進行していくのに従って、半導体回路基板21のシリコン酸化膜等の溶解速度(エッチングレート)が遅くなる。このため、半導体回路基板21のエッチングは表面部分に近いほど多くエッチングされ、層内部に進むほどエッチングされにくくなる。また、層内部にエッチングが進行していくのと同時に、フォトレジストパターン90の端面部分の侵蝕が除々に進んでいくことに加えて、フォトレジストパターン90の端面部分直の半導体回路基板21の侵蝕(サイドエチング)も表面部分から進んでいく。これらの作用により、半導体回路基板21のエッチング断面は、図5(b)に示すように緩やかな弧を描いたテーパー形状を呈する。
さらに、BHF溶液によりパッド形成部T2を形成する工程において、BHF溶液のフッ化水素酸とフッ化水素アンモニウムの混合比や、エッチングする際のBHF溶液の液温等を調整することにより、半導体回路基板21の溶解速度をある程度任意に制御することができる。これにより、パッド形成部T2の傾斜角度をある程度任意に調整することが可能である。
以上、述べた作用により、所定の傾斜角度を有したパッド形成部T2が形成される。
次に、フォトレジストパターン90を剥離してから、図5(c)に示すように、半導体回路基板21の上面に、スパッタリング法などによりAl(アルミニウム)合金などからなるパッド金属層5aを形成する。
次に、パッド金属層5a上にフォトレジストを塗布し、露光、現像することによって、パッド形成部T2にパッドを形成するためのマスクとなるフォトレジストパターン91を形成する。次いで、フォトレジストパターン91をマスクとしてパッド金属層5aをエッチングしてパッド25を形成する(図5(d))。
フォトレジストパターン91は、パッド25形成後に剥離する。
フォトレジストパターン91は、パッド25形成後に剥離する。
次に、パッド25を形成した半導体回路基板21上に、CVD法などを用いて、酸化シリコン膜および窒化シリコン膜をこの順で積層したパッシベーション膜26を形成する。次いで、パッシベーション膜26上にフォトレジストを塗布し、露光および現像してパッド25上に位置する開口部を形成するためのフォトレジストパターン(図示せず)を形成する。そして、このフォトレジストパターンをマスクとしてパッシベーション膜26をエッチングし、パッド25を露出させる矩形の開口部を形成する(図5(e))。
そして、ウェハ状の半導体回路基板21の裏面を所定量研削して薄くしてから、スクライブ線に沿ってウェハをダイシングし、図5(f)に示すように複数の半導体装置30に分割する。
以下、上記の実施形態の効果を記載する。
(1)上記の実施形態の半導体装置10は、半導体回路基板1の上面の対向する二辺の端部近傍に、所定の傾斜角度を有するパッド形成部T1を形成し、このパッド形成部T1上に複数のパッド5を設ける構成とした。
この構成によれば、パッド形成部T1にパッド5が斜めに形成されるので、同じサイズのパッドを同一平面上に形成する従来の半導体装置70に比して、平面視でのパッド5のサイズが小さくなる。しかも、半導体回路基板1の上面の対向する二辺の端部近傍にパッド形成部T1が形成されているので、二つのパッド形成部T1が対向する方向の長さがより短縮される。これにより、パッド形成部T1に全部またはなるべく多くのパッド5を配設することによって、半導体装置10のより小型化が可能となり、また、半導体装置10が搭載される電子機器の小型化に寄与することができる。
(2)上記の実施形態の半導体装置10は、従来の半導体装置70と同様に、配線基板100上のダイパッド103に接着固定し、配線基板100上に設けられた複数の電極端子102と、対応するパッド5とを、ボンディングワイヤ85によりワイヤボンディングして接続することができる。
半導体装置10の複数のパッド5は、所定の傾斜角度を有するパッド形成部T1に形成されているので、半導体基板の同一平面にパッドが形成された従来の半導体装置70に比して、ボンディングワイヤ85が低いループ形状を形成してボンディングされる。
これにより、従来の能動面と同一平面にパッドが形成された半導体装置を用いた場合に比して、半導体装置10を用いた実装パッケージなどの実装構造の低背化を図ることができる。
また、半導体装置10のパッド形成部T1に斜めに形成されたパッド5に接続されたボンディングワイヤ85の金ボール85aの基端部85bに加わるストレスは、半導体回路基板61の同一平面上にパッドが平坦に形成された従来の半導体装置70にボンディングした場合に比して軽減される。これにより、ボンディング後、またはボンディングされた状態で衝撃や温度が加わることにより、基端部85bにクラックが発生して抵抗値が増大したり、クラックが進行してオープン不良となる所謂ネック切れ不良の発生を抑制することができる。
したがって、実装パッケージなどの実装構造の信頼性の向上を図ることが可能な、小型の半導体装置10を提供することができる。
これにより、従来の能動面と同一平面にパッドが形成された半導体装置を用いた場合に比して、半導体装置10を用いた実装パッケージなどの実装構造の低背化を図ることができる。
また、半導体装置10のパッド形成部T1に斜めに形成されたパッド5に接続されたボンディングワイヤ85の金ボール85aの基端部85bに加わるストレスは、半導体回路基板61の同一平面上にパッドが平坦に形成された従来の半導体装置70にボンディングした場合に比して軽減される。これにより、ボンディング後、またはボンディングされた状態で衝撃や温度が加わることにより、基端部85bにクラックが発生して抵抗値が増大したり、クラックが進行してオープン不良となる所謂ネック切れ不良の発生を抑制することができる。
したがって、実装パッケージなどの実装構造の信頼性の向上を図ることが可能な、小型の半導体装置10を提供することができる。
(3)上記の実施形態では、BHF溶液を用いて半導体回路基板21をテーパーエッチングすることによってパッド形成部T2が形成された半導体装置30を製造する構成を説明した。
この製造方法によれば、従来のフォトリソグラフィを用いたウェットエッチングプロセスにより、傾斜角度をある程度任意に制御して半導体回路基板21に断面テーパー形状を有するパッド形成部T2を形成することできる。したがって、特殊なプロセスを用いることなく、パッド25が斜めに形成されることにより平面サイズの小型化が可能な半導体装置30の製造方法を提供することができる。
本発明は、前記実施形態に限定されるものではなく、以下の変形例を実施することもできる。
(変形例1)
上記実施形態では、半導体回路基板21をテーパーエッチングすることが可能なBHF溶液を用いて、表面が略平滑な断面テーパー形状を有するパッド形成部T2を形成したが、これに限らない。半導体回路基板をエッチング可能な他のエッチング液を用いて、複数の段差を形成することによって略断面テーパー形状を形成し、パッド形成部とする構成としてもよい。
上記実施形態では、半導体回路基板21をテーパーエッチングすることが可能なBHF溶液を用いて、表面が略平滑な断面テーパー形状を有するパッド形成部T2を形成したが、これに限らない。半導体回路基板をエッチング可能な他のエッチング液を用いて、複数の段差を形成することによって略断面テーパー形状を形成し、パッド形成部とする構成としてもよい。
以下、複数の段差により断面テーパー形状が形成されたパッド形成部を有する半導体装置について、図面に沿って説明する。なお、本変形例は、パッド形成部を複数の段差により断面テーパー形状とすることを特徴としており、他の構成は前述した実施形態と同じであるため、共通部の説明を省略する。
図6は、断面が階段形状となっているパッド形成部T3が形成された半導体装置50の部分断面図である。
図6に示す半導体装置50は、半導体回路基板41の端面近傍には、複数または多数の段差が連続して形成されて断面テーパー形状を有するパッド形成部T3が設けられている。パッド形成部T3上には、Al(アルミニウム)合金などによるパッド45が形成され、このパット45の一部を含む半導体回路基板41上に、パッシベーション膜46が形成されている。また、パッシベーション膜46には、パッド45の大部分が露出するように設けられた開口部が設けられている。
図6は、断面が階段形状となっているパッド形成部T3が形成された半導体装置50の部分断面図である。
図6に示す半導体装置50は、半導体回路基板41の端面近傍には、複数または多数の段差が連続して形成されて断面テーパー形状を有するパッド形成部T3が設けられている。パッド形成部T3上には、Al(アルミニウム)合金などによるパッド45が形成され、このパット45の一部を含む半導体回路基板41上に、パッシベーション膜46が形成されている。また、パッシベーション膜46には、パッド45の大部分が露出するように設けられた開口部が設けられている。
次に、本変形例の特徴であるパッド形成部T3の製造方法について説明する。
複数または多数の段差が連続して形成されたパッド形成部T3は、フォトリソグラフィによるフォトレジスト塗布、露光、現像、エッチングを、フォトレジストの現像パターンの端面の位置を、半導体回路基板41の端面側から内側にずらしながら複数回繰り返すことによって形成する。
図6に示すパッド形成部T3は、断面が略階段形状を有することをわかり易くする便宜上、段差のひとつひとつを強調して図示している。しかし、実際には、フォトレジストの現像パターンをずらしながらエッチングを繰り返していく過程で、フォトレジストから露出した部分の半導体回路基板材料はエッチング液に曝され続ける。これにより、複数の段差のそれぞれには角部が残り難いので、パッド形成部T3は、図示されたものよりも平滑なエッチング面を有して形成される。パッド形成部T3上に堆積させて形成されるパッド45は、下地の表面状態に概ね追従して形成されるので、パッド形成部T3の表面をなるべく平滑にしてパッド45をより平坦に形成することが、ボンディングしたときの接合安定性を高めるうえで好ましい。
なお、エッチングを繰り返して略断面テーパー状のパッド形成部T3を形成したのち、所定の濃度に希釈したBHF溶液などによりパッド形成部T3のソフトエッチングを行なうことにより、パッド形成部T3上面を平滑化することも可能である。
複数または多数の段差が連続して形成されたパッド形成部T3は、フォトリソグラフィによるフォトレジスト塗布、露光、現像、エッチングを、フォトレジストの現像パターンの端面の位置を、半導体回路基板41の端面側から内側にずらしながら複数回繰り返すことによって形成する。
図6に示すパッド形成部T3は、断面が略階段形状を有することをわかり易くする便宜上、段差のひとつひとつを強調して図示している。しかし、実際には、フォトレジストの現像パターンをずらしながらエッチングを繰り返していく過程で、フォトレジストから露出した部分の半導体回路基板材料はエッチング液に曝され続ける。これにより、複数の段差のそれぞれには角部が残り難いので、パッド形成部T3は、図示されたものよりも平滑なエッチング面を有して形成される。パッド形成部T3上に堆積させて形成されるパッド45は、下地の表面状態に概ね追従して形成されるので、パッド形成部T3の表面をなるべく平滑にしてパッド45をより平坦に形成することが、ボンディングしたときの接合安定性を高めるうえで好ましい。
なお、エッチングを繰り返して略断面テーパー状のパッド形成部T3を形成したのち、所定の濃度に希釈したBHF溶液などによりパッド形成部T3のソフトエッチングを行なうことにより、パッド形成部T3上面を平滑化することも可能である。
この構成によれば、BHF溶液に限らず、汎用のエッチング液を用いて、所定の傾斜角度を有するパッド形成部を形成することができるので、小型化が可能な半導体装置の製造方法を提供することができる。
(変形例2)
上記実施形態の半導体装置10,30は、半導体回路基板1,21の上面(能動面)から端部側面の所定の高さまでの断面テーパー形状が形成されたパッド形成部を有する構成としたが、これに限らない。パッド形成部が、半導体回路基板の底面にまで至る断面テーパー形状を有している構成としてもよく、これにより、半導体装置のさらなる小型化を実現することが可能である。
上記実施形態の半導体装置10,30は、半導体回路基板1,21の上面(能動面)から端部側面の所定の高さまでの断面テーパー形状が形成されたパッド形成部を有する構成としたが、これに限らない。パッド形成部が、半導体回路基板の底面にまで至る断面テーパー形状を有している構成としてもよく、これにより、半導体装置のさらなる小型化を実現することが可能である。
図7は、断面テーパー形状を有するパッド形成部T3が底面にまで至るように厚みを薄くした半導体装置60を用いて、配線基板に実装した例を説明する概略断面図である。
図7において、配線基板100上には、半導体装置60が固定され、導電性ペースト95により電気的に接続されている。
図7において、配線基板100上には、半導体装置60が固定され、導電性ペースト95により電気的に接続されている。
半導体装置60は、半導体回路基板51の上面の略中央に平坦部を有し、この平坦部から対向する二辺側に向かって底面に至る断面テーパー形状のパッド形成部T3が形成されている。各パッド形成部T3には、複数のパッド55が形成されている。
配線基板100は、絶縁性の基材101上に、銅などの導体からなる複数の接続端子155が形成されている。
配線基板100上には、複数の接続端子155とそれぞれ対応するパッド55とが位置合わせされた状態で、半導体装置60が、絶縁性のダイアタッチフィルム(Die attach film)93により絶縁された状態で接着固定されている。この状態において、半導体装置60の底部に至る断面テーパー形状のパッド形成部T3上に形成された各パッド55は、対応する配線基板100の接続端子155に近接して斜めに配置される。このように近接したパッド55と接続端子155のそれぞれに接触するように導電性ペースト95が塗布されて固化されることにより、半導体装置60と配線基板100とが電気的に接続されている。
配線基板100上には、複数の接続端子155とそれぞれ対応するパッド55とが位置合わせされた状態で、半導体装置60が、絶縁性のダイアタッチフィルム(Die attach film)93により絶縁された状態で接着固定されている。この状態において、半導体装置60の底部に至る断面テーパー形状のパッド形成部T3上に形成された各パッド55は、対応する配線基板100の接続端子155に近接して斜めに配置される。このように近接したパッド55と接続端子155のそれぞれに接触するように導電性ペースト95が塗布されて固化されることにより、半導体装置60と配線基板100とが電気的に接続されている。
この構成によれば、断面テーパー形状を有するパッド形成部T3にパッド55を形成したことによる半導体装置60の平面サイズの低減と併せて、半導体装置60の実装構造の低背化を図ることができる。
1,21,41,61…半導体回路基板、5,25,45,65…パッド、6,46,66…パッシベーション膜、10,30,50,60,70…半導体装置、T1,T2,T3…パッド形成部、85,88…ボンディングワイヤ、90,91…フォトレジストパターン、100…配線基板、103…ダイパッド、110…CSP基板、111…電極端子、155…接続端子、112…外部端子、120…半導体パッケージ、130…封止樹脂。
Claims (4)
- シリコン基板上に複数のパッドが配設されるパッド形成部を有する半導体装置であって、
前記パッド形成部が、前記シリコン基板の厚み方向に傾斜していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記シリコン基板の対向する二辺側のそれぞれに前記パッド形成部を有していることを特徴とする半導体装置。 - シリコン基板上に複数の半導体素子を形成し、該半導体素子上に、絶縁層と配線層とを順次繰り返して積層させて半導体回路基板を形成する工程と、
前記半導体回路基板の周辺部近傍を、前記シリコン基板の厚み方向に傾斜する断面形状にエッチングしてパッド形成部を形成する工程と、
前記パッド形成部の上面にパッドを形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
前記パッドを形成する工程の後に、前記パッド形成部を切断する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227449A JP2008053406A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227449A JP2008053406A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053406A true JP2008053406A (ja) | 2008-03-06 |
Family
ID=39237177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227449A Withdrawn JP2008053406A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053406A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014082922A (ja) * | 2012-09-25 | 2014-05-08 | Seiko Instruments Inc | 半導体装置 |
US9136425B2 (en) | 2013-07-30 | 2015-09-15 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element and light emitting device |
CN108735699A (zh) * | 2017-04-19 | 2018-11-02 | 丰田自动车株式会社 | 半导体装置 |
-
2006
- 2006-08-24 JP JP2006227449A patent/JP2008053406A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014082922A (ja) * | 2012-09-25 | 2014-05-08 | Seiko Instruments Inc | 半導体装置 |
KR20150060696A (ko) * | 2012-09-25 | 2015-06-03 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
KR102032334B1 (ko) * | 2012-09-25 | 2019-10-15 | 에이블릭 가부시키가이샤 | 반도체 장치 |
US9136425B2 (en) | 2013-07-30 | 2015-09-15 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element and light emitting device |
CN108735699A (zh) * | 2017-04-19 | 2018-11-02 | 丰田自动车株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7919875B2 (en) | Semiconductor device with recess portion over pad electrode | |
KR101157726B1 (ko) | 극박 적층 칩 패키징 | |
US20040245623A1 (en) | Semiconductor device, circuit substrate and electronic instrument | |
US20020132461A1 (en) | Semiconductor device having bump electrodes with a stress dissipating structure and method of manufacturing the same | |
JP2002110898A (ja) | 半導体装置 | |
JP2006310530A (ja) | 回路装置およびその製造方法 | |
US20050269680A1 (en) | System-in-package (SIP) structure and fabrication thereof | |
US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
JP4175138B2 (ja) | 半導体装置 | |
US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
US20040089946A1 (en) | Chip size semiconductor package structure | |
JP2008053406A (ja) | 半導体装置およびその製造方法 | |
JP2009044077A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007214238A (ja) | 半導体装置およびその製造方法 | |
US20080251937A1 (en) | Stackable semiconductor device and manufacturing method thereof | |
US8742575B2 (en) | Semiconductor device and fabrication method thereof | |
JP2012023409A (ja) | 回路装置およびその製造方法 | |
JP3734453B2 (ja) | 半導体装置の製造方法 | |
US7019405B2 (en) | Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method | |
JP2002261192A (ja) | ウエハレベルcsp | |
JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2011018672A (ja) | 半導体装置およびその製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP4696712B2 (ja) | 半導体装置 | |
JP2000252314A (ja) | 半導体パッケージとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091110 |