JP2008053406A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008053406A
JP2008053406A JP2006227449A JP2006227449A JP2008053406A JP 2008053406 A JP2008053406 A JP 2008053406A JP 2006227449 A JP2006227449 A JP 2006227449A JP 2006227449 A JP2006227449 A JP 2006227449A JP 2008053406 A JP2008053406 A JP 2008053406A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
forming portion
semiconductor
pad forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006227449A
Other languages
English (en)
Inventor
Aritsugu Yajima
有継 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006227449A priority Critical patent/JP2008053406A/ja
Publication of JP2008053406A publication Critical patent/JP2008053406A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】外部への電極取出しに必要なパッド面積を確保しつつ、パッド面積の低減を図ることにより、小型化された半導体装置、およびその製造方法を提供する。
【解決手段】半導体装置１０は、半導体回路基板１の能動面の対向する二辺の端部近傍に、断面テーパー形状を有するパッド形成部Ｔ１を形成し、このパッド形成部Ｔ１上に複数のパッド５が設けられている。これにより、断面テーパー形状を有したパッド形成部Ｔ１にパッド５が配設されているので、パッド５が斜めに形成され、同じサイズのパッドを平坦な能動面の端部近傍に形成した場合に比して、平面視でのパッド５のサイズが小さくなる。
【選択図】図１

Description

本発明は、小型化された半導体装置およびその製造方法に関する。
近年、携帯電話や情報端末機器などの小型電子機器のさらなる小型化のニーズがますます高まっている。これに伴ない、小型電子機器に搭載されるＬＳＩ（Large Scale Integration）等の半導体装置への小型化の要求が強くなっている。半導体装置を搭載した半導体パッケージにおいては、パッケージサイズを半導体装置の大きさにより近づけたパッケージ構造の所謂ＣＳＰ（Chip Size Pacage）レベルでの半導体装置の小型化が要求されている。このような小型化の要求の高まりのなかで、半導体装置の小型化を図るうえでは、半導体装置の平面サイズにおけるパッドの面積が占める割合が高くなり、パッド面積をさらに軽減する必要が出てきている。
半導体装置のパッドは、半導体装置を配線基板などに実装するときの電極取出し部分となる。例えば、半導体装置をワイヤボンディングにより実装する場合には、ボンディング位置精度を加味して且つボンディングワイヤとの良好な接合状態を得るための十分なパッド面積が必要なため、パッド面積の小型化には限界がある。
また、従来、半導体装置のパッドは、半導体装置の能動面において、半導体装置の複数の半導体素子からなる集積回路が形成された半導体回路形成部（機能部領域）を避けた位置に設けられている。これは、半導体装置をワイヤボンディングなどにより実装する際に、パッドを押圧する圧力や、印加する温度、超音波振動などによるダメージがパッド直下に加わることにより、半導体回路の機能が損なわれる損傷が生ずるのを防ぐためである。このため、半導体装置の能動面には、半導体回路形成部以外のデッドスペースとなるパッド形成部を確保する必要があり、半導体装置の平面サイズの小型化の障壁となる。
平面視でのパッド面積を軽減する方法としては、電極取出し部分（パッド形成部）に、水平部分の他に垂直部分を有する取出し用電極を形成することにより、従来のパッドの機能を有する取出し用電極の水平方向の面積を小さくした半導体装置が紹介されている（例えば特許文献１を参照）。
また、半導体回路形成部以外のデッドスペースを軽減した半導体装置として、能動面の半導体回路形成部（機能部領域）内にパッドを設け、該パッド上に導電性ペースト電極を形成した半導体装置（ベアチップ）が知られている。導電性ペースト電極は、実装基板側の電極端子（パッド電極）に予め形成されたスタッドバンプと位置合わせされ、加熱することにより接合する実装構造となっている。これは、パッドにほとんどダメージを与えることなく形成できる導電性ペースト電極と、加熱による接合方法により、半導体回路形成部上にパッドを形成することを可能としている（例えば特許文献２を参照）。
特開２００５−９３６０７号公報 特開平９−３０６９５３号公報
しかしながら、上述した特許文献１に記載の半導体装置では、電極取出し部分（パッドに相当）に垂直構造部分を含んでいるので平面サイズは低減するが、垂直部分の形成が困難なうえ工程が増加してコストアップが生じるとともに、半導体装置の縦方向のサイズが増大するという問題がある。
また、特許文献２に記載の半導体装置では、パッドを半導体回路形成部上に形成することを可能としているが、パッドそのものには、導電性ペースト電極を形成可能な面積が必要となる。このため、パッドそのものの平面サイズの低減、およびそれによる半導体装置の小型化に限界があるという問題があった。
本発明は、上記課題を解決するためになされるものであって、小型化された半導体装置、およびその製造方法を提供することにある。
上記課題を解決するために、本発明では、シリコン基板上に複数のパッドが配設されるパッド形成部を有する半導体装置であって、パッド形成部が、シリコン基板の厚み方向に傾斜していることを特徴とする。
この構成によれば、半導体装置の周辺方向に向かってシリコン基板側（下方側）に傾斜したパッド形成部に複数のパッドが配設されることにより、パッドが斜めに形成される。これにより、同じサイズのパッドをシリコン基板上の平坦な同一面上に形成した場合に比して、平面視でのパッドサイズが小さくなる。従って、平面視でのパッド形成部の大きさが軽減して半導体装置の小型化が可能となり、半導体装置が搭載される電子機器の小型化に寄与することができる。
本発明では、シリコン基板の対向する二辺側のそれぞれにパッド形成部を有していることが望ましい。
この構成によれば、半導体装置の対向する二辺側に有するパッド形成部の傾斜面に、全部またはなるべく多数のパッドを配設することにより、前記対向する二辺に直交する方向の半導体装置のサイズをより小型化することができるという顕著な効果を奏する。
本発明の半導体装置の製造方法は、シリコン基板上に複数の半導体素子を形成し、該半導体素子上に、絶縁層と配線層とを順次繰り返して積層させて半導体回路基板を形成する工程と、半導体回路基板の周辺部近傍を、シリコン基板の厚み方向に傾斜する断面形状にエッチングしてパッド形成部を形成する工程と、パッド形成部の上面にパッドを形成する工程と、を含むことを特徴とする。
この構成によれば、半導体装置の周辺方向に向かってシリコン基板側（下方側）に傾斜したパッド形成部が形成され、このパッド形成部に複数のパッドが斜めに配設された半導体装置を製造することができる。これにより、同じサイズのパッドをシリコン基板上の平坦な同一面上に形成した場合に比して、平面視でのパッドサイズが小さくなるので、平面視でのパッド形成部の大きさが軽減された、小型の半導体装置の製造方法を提供することができる。
本発明の半導体装置の製造方法では、パッドを形成する工程の後に、パッド形成部を切断する工程と、を含むことを特徴とする。
通常、半導体装置は、ウェハ状のシリコン基板に多数の半導体装置を形成してからダイシングして個片の半導体装置を得る半導体プロセスにより製造される。上記構成によれば、隣接する個々の半導体装置の外枠部に略Ｖ字状のパッド形成部を形成した後、このパッド形成部の略中央を切断することにより、外周部がシリコン基板の厚み方向に傾斜したパッド形成部を有する半導体装置を効率的に製造することができる。
以下、本発明にかかる半導体装置の実施形態について図面に従って説明する。
図１は、本実施形態の半導体装置１０を説明する図であり、（ａ）は、平面図、同図（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。
図１（ａ），（ｂ）に示す半導体装置１０は、半導体回路基板１と、複数のパッド５と、複数のパッド５を露出するように形成されたパッシベーション膜６とを有している。
半導体回路基板１は、図示しないがシリコン基板上に形成されたトランジスタ等の複数の半導体素子と、該半導体素子上に、シリコン酸化膜などの絶縁層およびＡｌ（アルミニウム）などからなる配線層とが、この順に繰り返し積層されて形成されている。複数の半導体素子は、絶縁層を介して配線層に形成された回路配線により接続され、半導体回路基板１内に集積回路が形成されている。
平面視で直方形を有する半導体回路基板１の上面（能動面）は、略中央に平坦部分を有し、平坦部分から対向する二辺側に向かって下方に傾斜した断面テーパー形状を有するパッド形成部Ｔ１を有している。本実施形態では、パッド形成部Ｔ１は、半導体回路基板１の底面に対して約３０°の傾斜角度にて形成された例を図示している（図１（ｂ））。なお、パッド形成部Ｔ１の半導体回路基板１の底面に対する傾斜角度は、ワイヤボンディングなどの半導体装置実装手段（ベアチップ実装）に対して弊害がなければ、任意の傾斜角度にて形成することができる。
なお、パッド形成部は、半導体回路基板１の一辺側のみに形成してもよい。
パッド形成部Ｔ１上には、アルミ合金などからなる複数のパッド５が形成されている。各パッド５は、上述したように半導体回路基板１内部に形成された集積回路の一部と、絶縁層および配線層により形成された図示しない引き出し配線により接続されている。また、パッド５を含む半導体回路基板１上には、酸化シリコンおよび窒化シリコンをこの順に積層したパッシベーション膜６が、パッド５の一部または大部分を露出させた状態で形成されている。
次に、本実施形態の半導体装置１０のパッド形成部Ｔ１に形成されたパッド５と、外部電極とを接続する半導体装置実装手段（ベアチップ実装）の一例を説明する。
ここでは、まず、半導体装置１０の実装形態の特徴を説明するための比較例として、従来の半導体装置７０の概略構造を図面に従って説明する。
図８（ａ），（ｂ）に示すように、従来の半導体装置７０は、シリコン基板上に形成された半導体素子（図示せず）上に、図示しない絶縁層と配線層とが、この順に繰り返し積層された半導体回路基板６１を有している。半導体回路基板６１の最上層の絶縁層上面の対向する二辺の端部近傍には、アルミ合金などによるパッド６５が形成されている。さらに、パッド６５上を含む半導体回路基板６１上には、酸化シリコンと窒化シリコンがこの順に積層されたパッシベーション膜６６が、パッド６５を露出する開口部を有して形成されている。即ち、従来の半導体装置７０のパッド６５は、半導体装置７０の底面（シリコン基板の底面）と略平行に形成された半導体回路基板６１の最上層の絶縁層上の平面に、略平坦に形成されている。
図８に示す従来の半導体装置７０のパッド６５は、図１に示す本実施形態の半導体装置１０のパッド５と同じサイズにて形成された状態を図示している。このとき、図１の半導体装置１０の複数のパッド５は、断面テーパー形状を有した半導体回路基板１のパッド形成部Ｔ１に斜めに形成されているので、平坦な能動面の同一平面上にパッド６５が形成された従来の半導体装置７０に比して、平面視でのパッド５のサイズが小さくなる。これにより、半導体装置１０の平面サイズは、同一サイズのパッド６５が形成された半導体装置７０の平面サイズよりも小さくなっている。
次に、本実施形態の半導体装置１０を、外部電極と電気的に接続する半導体装置実装手段（ベアチップ実装）の一例として、ワイヤボンディングにより配線基板と接続された例を図面に従って説明する。また、比較例として、従来の半導体装置７０が配線基板に接続された例を図面に従って続けて説明する。
図２は、本実施形態の半導体装置１０を、配線基板１００とワイヤボンディングにより実装した状態を説明する部分側面図である。また、図３は、図８の従来の半導体装置７０を、ワイヤボンディングにより配線基板１００に実装した状態を説明する部分側面図である。
図２において、半導体装置１０は、配線基板１００上に固定され、ボンディングワイヤ８５により配線基板１００と電気的に接続されている。
配線基板１００は、ガラスエポキシ樹脂などの絶縁性の平板からなる基材１０１上に、銅などの金属をフォトリソグラフィなどによりパターニングして形成されたダイパッド１０３と電極端子１０２とを有している。
半導体装置１０は、配線基板１００のダイパッド１０３上に、図示しない絶縁性接着剤等により接着固定されている。そして、半導体装置１０のパッド形成部Ｔ１に斜めに形成されたパッド５と、配線基板の電極端子１０２とが、ボンディングワイヤ８５により接続されている。
図３において、従来の半導体装置７０は、配線基板１００のダイパッド１０３上に、図示しない絶縁性接着剤等により接着固定されている。そして、半導体装置７０のパッド６５と、配線基板の電極端子１０２とは、ボンディングワイヤ８８により接続されている。
ここで、図２および図３では、本実施形態の半導体装置１０（図２）と、従来の半導体装置７０（図３）とのそれぞれが、ワイヤボンディングの代表的な方法である金線によるサーモソニックボールボンディング（Thermosonic ball bonding）により配線基板１００に接続された状態を例示している。サーモソニックボールボンディングによるワイヤボンディングでは、まず、ボンディング装置のキャピラリの先端からボンディングワイヤ（金線）を所定量送り出し、突出したボンディングワイヤを放電などにより加熱することによって、ボンディングワイヤの直径よりも大きな球状の金ボールを形成する。この金ボールを、所定の温度に加熱した半導体装置のパッド表面に、キャピラリを介して所定の圧力にて押圧しながら超音波振動を印加することにより、パッド金属とボンディングワイヤとの金属化学的結合がなされる。図２において、パッド５にはボンディングワイヤ８５の金ボール８５ａが接合され、図３においては、パッド６５に、ボンディングワイヤ８８の金ボール８８ａが接合された状態をそれぞれ図示している。
このように、半導体装置のパッドには、ボンディングワイヤの直径よりも大きな直径を有する金ボールを接合するための面積が必要となる。図２および図３においては、本実施形態のパッド５と、従来例のパッド６５とが同じ平面サイズにて形成され、同一サイズの金ボール８５ａ，８８ａがそれぞれ接合された状態を図示している。
本実施形態の半導体装置１０のパッド形成部Ｔ１に斜めに形成されたパッド５に接合されたボンディングワイヤ８５（図２）は、従来の半導体装置７０の、半導体回路基板６１の上面に略平坦に形成されたパッド６５に接合されたボンディングワイヤ８８（図３）に比して、低いループ形状にてボンディングされる。
また、従来の半導体装置７０にワイヤボンディングする際には、金ボール８８ａをパッド６５に押圧してからボンディングワイヤ８８が垂直方向に持ち上げられ、電極端子１０２の方向に引っ張られる。このため、金ボール８８ａの基端部（ネック部）８８ｂには大きな曲げ応力がかかる（図３を参照）。これにより、ボンディング後、またはボンディングされた状態で衝撃や温度が加わると、基端部８８ｂにクラックが発生して抵抗値が増大したり、クラックが進行してオープン不良となる所謂ネック切れ不良が発生する可能性が高くなる。
これに対して、パッド形成部Ｔ１に斜めに形成されたパッド５に接続されたボンディングワイヤ８５の金ボール８５ａの基端部８５ｂに加わる曲げ応力は小さい（図２を参照）。
（半導体パッケージ）
次に、上記の半導体装置１０を用いて製造される小型の半導体パッケージの一例について、図面に従って説明する。
図４は、半導体装置１０を内蔵したＣＳＰタイプの半導体パッケージ１２０を説明する概略断面図である。
図４に示す半導体パッケージ１２０は、ＣＳＰ基板１１０上に半導体装置１０がパッド形成面を下側に向けて実装され、封止樹脂１３０により樹脂封止されたパッケージ構造を有している。
ＣＳＰ基板１１０の上面側には、半導体装置１０と接続するための複数の電極端子１１１が形成されている。また、ＣＳＰ基板１１０の底面側には、図示しないスルーホールにより電極端子１１１と導通する外部端子１１２が形成されている。さらに、外部端子１１２には、半導体パッケージ１２０が搭載される実装基板との接合に供する半田ボール９９が形成されている。
半導体装置１０の複数のパッド５には、半田バンプ９４がそれぞれ形成されている。この半田バンプ９４と、対応する電極端子１１１とが位置合わせされて半田接合される所謂フリップチップボンディング（Flip chip bonding）により、半導体装置１０がＣＳＰ基板１１０に所定の隙間を設けて接続されている。そして、ＣＳＰ基板１１０の上面と半導体装置１０との隙間には、アンダーフィル９７が充填されて固化されることにより、半導体装置１０がＣＳＰ基板１１０上に、より強固に接合されている。
そして、ＣＳＰ基板１１０上に接合された半導体装置１０は封止樹脂１３０によって樹脂封止されることにより、外部基板との接続部分となる半田ボール９９が形成された半導体パッケージ１２０が形成されている。
上記の構成によれば、半導体装置（ベアチップ）サイズに近い小型化が可能なＣＳＰ構造の半導体パッケージ１２０が、パッド５がパッド形成部Ｔ１に斜めに形成されることにより小型化が図られた半導体装置１０を用いて形成されている。これにより、平面サイズがより小型なＣＳＰタイプの半導体パッケージ１２０の提供に供することができる。
（半導体装置の製造方法）
次に、上記実施形態の半導体装置１０を製造する方法の一例について、特に、半導体回路基板の端部をテーパー加工して、所定の傾斜角度を有するパッド形成部を形成する工程を中心に図面に沿って説明する。
図５（ａ）〜（ｆ）は、半導体回路基板２１をテーパー加工してパッド形成部Ｔ２を形成し、半導体装置３０を製造する過程を模式的に示す概略断面図である。
図５（ａ）〜（ｆ）における半導体回路基板２１は、ウェハ状のシリコン基板上にトランジスタ等の半導体素子（図示せず）を形成し、この半導体素子上に、シリコン酸化膜等からなる図示しない絶縁層と、Ａｌ（アルミニウム）合金などからなる配線層（図示せず）を、この順に繰り返して積層して形成する。このとき、複数の半導体素子を、フォトリソグラフィにより絶縁層を介して配線層に形成した回路配線により接続して所定の集積回路を形成する。
上記の半導体回路基板２１を用意し、まず、図５（ａ）に示すように、半導体回路基板２１の最上層の絶縁層上にスピンコート法などによりフォトレジストを塗布してから、露光および現像を行ない、所定のフォトレジストパターン９０を形成する。フォトレジストパターン９０は、半導体装置３０の端部をテーパー加工（テーパーエッチング）してパッド形成部Ｔ２を形成するためのエッチングマスクになる。
次に、図５（ｂ）に示すように、フォトレジストパターン９０をエッチングマスクとして、ＢＨＦ（バッファードフッ酸）溶液により半導体回路基板２１をウェットエッチングし、所定の傾斜角度を有するパッド形成部Ｔ２を形成する。
本実施形態でエッチング液として用いるＢＨＦ溶液は、フッ化水素酸（ＨＦ）とフッ化水素アンモニウム（ＮＨ4Ｆ）の混合溶液である。このＢＨＦ溶液により半導体回路基板２１をエッチングしたとき、表層部分から層内部にエッチングが進行していくのに従って、半導体回路基板２１のシリコン酸化膜等の溶解速度（エッチングレート）が遅くなる。このため、半導体回路基板２１のエッチングは表面部分に近いほど多くエッチングされ、層内部に進むほどエッチングされにくくなる。また、層内部にエッチングが進行していくのと同時に、フォトレジストパターン９０の端面部分の侵蝕が除々に進んでいくことに加えて、フォトレジストパターン９０の端面部分直の半導体回路基板２１の侵蝕（サイドエチング）も表面部分から進んでいく。これらの作用により、半導体回路基板２１のエッチング断面は、図５（ｂ）に示すように緩やかな弧を描いたテーパー形状を呈する。
さらに、ＢＨＦ溶液によりパッド形成部Ｔ２を形成する工程において、ＢＨＦ溶液のフッ化水素酸とフッ化水素アンモニウムの混合比や、エッチングする際のＢＨＦ溶液の液温等を調整することにより、半導体回路基板２１の溶解速度をある程度任意に制御することができる。これにより、パッド形成部Ｔ２の傾斜角度をある程度任意に調整することが可能である。
以上、述べた作用により、所定の傾斜角度を有したパッド形成部Ｔ２が形成される。
次に、フォトレジストパターン９０を剥離してから、図５（ｃ）に示すように、半導体回路基板２１の上面に、スパッタリング法などによりＡｌ（アルミニウム）合金などからなるパッド金属層５ａを形成する。
次に、パッド金属層５ａ上にフォトレジストを塗布し、露光、現像することによって、パッド形成部Ｔ２にパッドを形成するためのマスクとなるフォトレジストパターン９１を形成する。次いで、フォトレジストパターン９１をマスクとしてパッド金属層５ａをエッチングしてパッド２５を形成する（図５（ｄ））。
フォトレジストパターン９１は、パッド２５形成後に剥離する。
次に、パッド２５を形成した半導体回路基板２１上に、ＣＶＤ法などを用いて、酸化シリコン膜および窒化シリコン膜をこの順で積層したパッシベーション膜２６を形成する。次いで、パッシベーション膜２６上にフォトレジストを塗布し、露光および現像してパッド２５上に位置する開口部を形成するためのフォトレジストパターン（図示せず）を形成する。そして、このフォトレジストパターンをマスクとしてパッシベーション膜２６をエッチングし、パッド２５を露出させる矩形の開口部を形成する（図５（ｅ））。
そして、ウェハ状の半導体回路基板２１の裏面を所定量研削して薄くしてから、スクライブ線に沿ってウェハをダイシングし、図５（ｆ）に示すように複数の半導体装置３０に分割する。
以下、上記の実施形態の効果を記載する。
（１）上記の実施形態の半導体装置１０は、半導体回路基板１の上面の対向する二辺の端部近傍に、所定の傾斜角度を有するパッド形成部Ｔ１を形成し、このパッド形成部Ｔ１上に複数のパッド５を設ける構成とした。
この構成によれば、パッド形成部Ｔ１にパッド５が斜めに形成されるので、同じサイズのパッドを同一平面上に形成する従来の半導体装置７０に比して、平面視でのパッド５のサイズが小さくなる。しかも、半導体回路基板１の上面の対向する二辺の端部近傍にパッド形成部Ｔ１が形成されているので、二つのパッド形成部Ｔ１が対向する方向の長さがより短縮される。これにより、パッド形成部Ｔ１に全部またはなるべく多くのパッド５を配設することによって、半導体装置１０のより小型化が可能となり、また、半導体装置１０が搭載される電子機器の小型化に寄与することができる。
（２）上記の実施形態の半導体装置１０は、従来の半導体装置７０と同様に、配線基板１００上のダイパッド１０３に接着固定し、配線基板１００上に設けられた複数の電極端子１０２と、対応するパッド５とを、ボンディングワイヤ８５によりワイヤボンディングして接続することができる。
半導体装置１０の複数のパッド５は、所定の傾斜角度を有するパッド形成部Ｔ１に形成されているので、半導体基板の同一平面にパッドが形成された従来の半導体装置７０に比して、ボンディングワイヤ８５が低いループ形状を形成してボンディングされる。
これにより、従来の能動面と同一平面にパッドが形成された半導体装置を用いた場合に比して、半導体装置１０を用いた実装パッケージなどの実装構造の低背化を図ることができる。
また、半導体装置１０のパッド形成部Ｔ１に斜めに形成されたパッド５に接続されたボンディングワイヤ８５の金ボール８５ａの基端部８５ｂに加わるストレスは、半導体回路基板６１の同一平面上にパッドが平坦に形成された従来の半導体装置７０にボンディングした場合に比して軽減される。これにより、ボンディング後、またはボンディングされた状態で衝撃や温度が加わることにより、基端部８５ｂにクラックが発生して抵抗値が増大したり、クラックが進行してオープン不良となる所謂ネック切れ不良の発生を抑制することができる。
したがって、実装パッケージなどの実装構造の信頼性の向上を図ることが可能な、小型の半導体装置１０を提供することができる。
（３）上記の実施形態では、ＢＨＦ溶液を用いて半導体回路基板２１をテーパーエッチングすることによってパッド形成部Ｔ２が形成された半導体装置３０を製造する構成を説明した。
この製造方法によれば、従来のフォトリソグラフィを用いたウェットエッチングプロセスにより、傾斜角度をある程度任意に制御して半導体回路基板２１に断面テーパー形状を有するパッド形成部Ｔ２を形成することできる。したがって、特殊なプロセスを用いることなく、パッド２５が斜めに形成されることにより平面サイズの小型化が可能な半導体装置３０の製造方法を提供することができる。
本発明は、前記実施形態に限定されるものではなく、以下の変形例を実施することもできる。
（変形例１）
上記実施形態では、半導体回路基板２１をテーパーエッチングすることが可能なＢＨＦ溶液を用いて、表面が略平滑な断面テーパー形状を有するパッド形成部Ｔ２を形成したが、これに限らない。半導体回路基板をエッチング可能な他のエッチング液を用いて、複数の段差を形成することによって略断面テーパー形状を形成し、パッド形成部とする構成としてもよい。
以下、複数の段差により断面テーパー形状が形成されたパッド形成部を有する半導体装置について、図面に沿って説明する。なお、本変形例は、パッド形成部を複数の段差により断面テーパー形状とすることを特徴としており、他の構成は前述した実施形態と同じであるため、共通部の説明を省略する。
図６は、断面が階段形状となっているパッド形成部Ｔ３が形成された半導体装置５０の部分断面図である。
図６に示す半導体装置５０は、半導体回路基板４１の端面近傍には、複数または多数の段差が連続して形成されて断面テーパー形状を有するパッド形成部Ｔ３が設けられている。パッド形成部Ｔ３上には、Ａｌ（アルミニウム）合金などによるパッド４５が形成され、このパット４５の一部を含む半導体回路基板４１上に、パッシベーション膜４６が形成されている。また、パッシベーション膜４６には、パッド４５の大部分が露出するように設けられた開口部が設けられている。
次に、本変形例の特徴であるパッド形成部Ｔ３の製造方法について説明する。
複数または多数の段差が連続して形成されたパッド形成部Ｔ３は、フォトリソグラフィによるフォトレジスト塗布、露光、現像、エッチングを、フォトレジストの現像パターンの端面の位置を、半導体回路基板４１の端面側から内側にずらしながら複数回繰り返すことによって形成する。
図６に示すパッド形成部Ｔ３は、断面が略階段形状を有することをわかり易くする便宜上、段差のひとつひとつを強調して図示している。しかし、実際には、フォトレジストの現像パターンをずらしながらエッチングを繰り返していく過程で、フォトレジストから露出した部分の半導体回路基板材料はエッチング液に曝され続ける。これにより、複数の段差のそれぞれには角部が残り難いので、パッド形成部Ｔ３は、図示されたものよりも平滑なエッチング面を有して形成される。パッド形成部Ｔ３上に堆積させて形成されるパッド４５は、下地の表面状態に概ね追従して形成されるので、パッド形成部Ｔ３の表面をなるべく平滑にしてパッド４５をより平坦に形成することが、ボンディングしたときの接合安定性を高めるうえで好ましい。
なお、エッチングを繰り返して略断面テーパー状のパッド形成部Ｔ３を形成したのち、所定の濃度に希釈したＢＨＦ溶液などによりパッド形成部Ｔ３のソフトエッチングを行なうことにより、パッド形成部Ｔ３上面を平滑化することも可能である。
この構成によれば、ＢＨＦ溶液に限らず、汎用のエッチング液を用いて、所定の傾斜角度を有するパッド形成部を形成することができるので、小型化が可能な半導体装置の製造方法を提供することができる。
（変形例２）
上記実施形態の半導体装置１０，３０は、半導体回路基板１，２１の上面（能動面）から端部側面の所定の高さまでの断面テーパー形状が形成されたパッド形成部を有する構成としたが、これに限らない。パッド形成部が、半導体回路基板の底面にまで至る断面テーパー形状を有している構成としてもよく、これにより、半導体装置のさらなる小型化を実現することが可能である。
図７は、断面テーパー形状を有するパッド形成部Ｔ３が底面にまで至るように厚みを薄くした半導体装置６０を用いて、配線基板に実装した例を説明する概略断面図である。
図７において、配線基板１００上には、半導体装置６０が固定され、導電性ペースト９５により電気的に接続されている。
半導体装置６０は、半導体回路基板５１の上面の略中央に平坦部を有し、この平坦部から対向する二辺側に向かって底面に至る断面テーパー形状のパッド形成部Ｔ３が形成されている。各パッド形成部Ｔ３には、複数のパッド５５が形成されている。
配線基板１００は、絶縁性の基材１０１上に、銅などの導体からなる複数の接続端子１５５が形成されている。
配線基板１００上には、複数の接続端子１５５とそれぞれ対応するパッド５５とが位置合わせされた状態で、半導体装置６０が、絶縁性のダイアタッチフィルム（Ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ）９３により絶縁された状態で接着固定されている。この状態において、半導体装置６０の底部に至る断面テーパー形状のパッド形成部Ｔ３上に形成された各パッド５５は、対応する配線基板１００の接続端子１５５に近接して斜めに配置される。このように近接したパッド５５と接続端子１５５のそれぞれに接触するように導電性ペースト９５が塗布されて固化されることにより、半導体装置６０と配線基板１００とが電気的に接続されている。
この構成によれば、断面テーパー形状を有するパッド形成部Ｔ３にパッド５５を形成したことによる半導体装置６０の平面サイズの低減と併せて、半導体装置６０の実装構造の低背化を図ることができる。
（ａ）は、本発明の実施形態に係る半導体装置の平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図。 本発明の半導体装置を実装した状態を説明する部分側面図。 従来の半導体装置を実装した状態を説明する部分側面図。 本発明の半導体装置を用いた半導体パッケージを説明する概略断面図。 （ａ）〜（ｆ）は、本発明の半導体装置の製造過程を模式的に示す概略断面図。 本発明の半導体装置の変形例を模式的に示す部分断面図。 本発明の半導体装置およびそれを用いた実装構造の変形例を説明する概略断面図。 （ａ）は、従来の半導体装置の平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図。
符号の説明
１，２１，４１，６１…半導体回路基板、５，２５，４５，６５…パッド、６，４６，６６…パッシベーション膜、１０，３０，５０，６０，７０…半導体装置、Ｔ１，Ｔ２，Ｔ３…パッド形成部、８５，８８…ボンディングワイヤ、９０，９１…フォトレジストパターン、１００…配線基板、１０３…ダイパッド、１１０…ＣＳＰ基板、１１１…電極端子、１５５…接続端子、１１２…外部端子、１２０…半導体パッケージ、１３０…封止樹脂。

Claims (4)

  1. シリコン基板上に複数のパッドが配設されるパッド形成部を有する半導体装置であって、
    前記パッド形成部が、前記シリコン基板の厚み方向に傾斜していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記シリコン基板の対向する二辺側のそれぞれに前記パッド形成部を有していることを特徴とする半導体装置。
  3. シリコン基板上に複数の半導体素子を形成し、該半導体素子上に、絶縁層と配線層とを順次繰り返して積層させて半導体回路基板を形成する工程と、
    前記半導体回路基板の周辺部近傍を、前記シリコン基板の厚み方向に傾斜する断面形状にエッチングしてパッド形成部を形成する工程と、
    前記パッド形成部の上面にパッドを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記パッドを形成する工程の後に、前記パッド形成部を切断する工程と、を含むことを特徴とする半導体装置の製造方法。
JP2006227449A 2006-08-24 2006-08-24 半導体装置およびその製造方法 Withdrawn JP2008053406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006227449A JP2008053406A (ja) 2006-08-24 2006-08-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006227449A JP2008053406A (ja) 2006-08-24 2006-08-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008053406A true JP2008053406A (ja) 2008-03-06

Family

ID=39237177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227449A Withdrawn JP2008053406A (ja) 2006-08-24 2006-08-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008053406A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082922A (ja) * 2012-09-25 2014-05-08 Seiko Instruments Inc 半導体装置
US9136425B2 (en) 2013-07-30 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor light emitting element and light emitting device
CN108735699A (zh) * 2017-04-19 2018-11-02 丰田自动车株式会社 半导体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082922A (ja) * 2012-09-25 2014-05-08 Seiko Instruments Inc 半導体装置
KR20150060696A (ko) * 2012-09-25 2015-06-03 세이코 인스트루 가부시키가이샤 반도체 장치
KR102032334B1 (ko) * 2012-09-25 2019-10-15 에이블릭 가부시키가이샤 반도체 장치
US9136425B2 (en) 2013-07-30 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor light emitting element and light emitting device
CN108735699A (zh) * 2017-04-19 2018-11-02 丰田自动车株式会社 半导体装置

Similar Documents

Publication Publication Date Title
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
KR101157726B1 (ko) 극박 적층 칩 패키징
US20040245623A1 (en) Semiconductor device, circuit substrate and electronic instrument
US20020132461A1 (en) Semiconductor device having bump electrodes with a stress dissipating structure and method of manufacturing the same
JP2002110898A (ja) 半導体装置
JP2006310530A (ja) 回路装置およびその製造方法
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
JP4175138B2 (ja) 半導体装置
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
US20040089946A1 (en) Chip size semiconductor package structure
JP2008053406A (ja) 半導体装置およびその製造方法
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
US20080251937A1 (en) Stackable semiconductor device and manufacturing method thereof
US8742575B2 (en) Semiconductor device and fabrication method thereof
JP2012023409A (ja) 回路装置およびその製造方法
JP3734453B2 (ja) 半導体装置の製造方法
US7019405B2 (en) Terminal, semiconductor device, terminal forming method and flip chip semiconductor device manufacturing method
JP2002261192A (ja) ウエハレベルｃｓｐ
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2011018672A (ja) 半導体装置およびその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP4696712B2 (ja) 半導体装置
JP2000252314A (ja) 半導体パッケージとその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110