KR20020031044A - 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법 Download PDF

Info

Publication number
KR20020031044A
KR20020031044A KR1020010064018A KR20010064018A KR20020031044A KR 20020031044 A KR20020031044 A KR 20020031044A KR 1020010064018 A KR1020010064018 A KR 1020010064018A KR 20010064018 A KR20010064018 A KR 20010064018A KR 20020031044 A KR20020031044 A KR 20020031044A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor device
reinforcing member
semiconductor element
semiconductor wafer
Prior art date
Application number
KR1020010064018A
Other languages
English (en)
Other versions
KR100762208B1 (ko
Inventor
타다히코 사카이
미츠루 오조노
타다시 마에다
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000320619A external-priority patent/JP3580240B2/ja
Priority claimed from JP2000335492A external-priority patent/JP3580244B2/ja
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20020031044A publication Critical patent/KR20020031044A/ko
Application granted granted Critical
Publication of KR100762208B1 publication Critical patent/KR100762208B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

얇아진 반도체 소자의 취급이 간단한 반도체 장치 및 반도체 장치의 제조 방법을 제공한다. 반도체 장치는 반도체 소자와, 그 전극 형성면의 이면에 접착제에 의해 보강 부재로서 접합되는 범퍼 부재를 갖는다. 반도체 소자는 접합후의 상태에 있어서 용이하게 신축하는 저탄성 계수의 접착제에 의해 범퍼 부재에 대하여 변형이 허용되는 상태로 접합된다. 이것에 의해, 반도체 장치는 용이하게 취급될 수 있으며, 실장후의 기판의 변형에 뒤를 따라 반도체 소자가 변형될 수 있다. 열 순환에서의 열 응력을 유효하게 완화할 수 있다.

Description

반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법{SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD AND MOUNTING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자와 그 소자의 전극 형성면의 이면에 접착재에 의해 접합된 보강 부재를 갖는 반도체 장치 및 그 반도체 장치의 제조 방법에 관한 것이다.
전자 기기에 실장되는 반도체 장치는 웨이퍼 상태로 회로 패턴이 형성된 반도체 소자에 리드 프레임의 핀이나 금속 범프(bump) 등을 접속하고, 소자를 수지 등으로 봉지하는 패키징 공정을 통해 제조된다. 최근의 전자 기기의 소형화에 따라 반도체 장치의 소형화도 진척되어 반도체 소자를 얇게 하려는 연구가 활발히 행해지고 있다.
얇아진 반도체 소자는 외력에 대응하는 강도가 약하며 취급시 손상을 받기 쉽다. 따라서, 종래보다 얇아진 반도체 소자를 이용한 반도체 장치는 반도체 소자를 보강하기 위해 수지층으로 봉지하는 구조가 일반적이다.
얇은 반도체 소자의 표면에 수지층을 형성하는 공정에 있어서는, 수지층의 경화 수축에 의해 반도체 소자의 휘어짐이나 균열 등의 문제점이 발생하기 쉽다. 이 문제는 반도체 소자가 얇아질수록 현저해지며, 100㎛ 이하의 매우 얇은 반도체 소자에서는 수지 봉지하는 것조차 어렵다.
본 발명의 목적은 얇은 반도체 소자의 취급을 용이하게 하고 실장 후 신뢰성을 확보하기 위한 반도체 장치 및 그 제조 방법과 반도체 소자의 실장 방법을 제공하기 위한 것이다.
본 발명의 반도체 장치는 외부 접속용의 전극이 형성된 전극 형성면을 갖는 반도체 소자와, 전극 형성면의 이면에 수지 접착제에 의해 접착된 보강 부재를 포함한다. 수지 접착제는 반도체 소자의 변형을 허용하는 상태로 반도체 소자와 보강 부재를 접합한다.
본 발명의 반도체 장치의 제조 방법은 다수의 반도체 소자가 형성된 반도체 웨이퍼의 이면을 깎는 공정과, 얇게 하는 공정후의 반도체 웨이퍼 이면에 수지 접착재를 개재하여 보강 부재를 접합하는 공정과, 보강 부재가 부착된 반도체 웨이퍼 및 보강 부재를 반도체 소자 단위로 분할하는 공정을 포함한다.
본 발명의 반도체 장치의 다른 제조 방법은 다수의 반도체 소자가 형성된 반도체 웨이퍼의 전극 형성면측으로부터 반도체 소자의 경계를 따라 다이싱 그루브 (dicing groove)를 형성하는 공정과, 다이싱 그루브가 형성된 반도체 웨이퍼의 전극 형성면에 시트를 부착하는 공정과, 시트가 부착된 반도체 웨이퍼의 이면을 깎음으로써, 반도체 웨이퍼를 이면이 다이싱 그루브에 도달하는 두께까지 얇게 하여 반도체 소자 단위로 분할하는 공정과, 반도체 소자의 이면에 수지 접착재를 개재하여 보강 부재를 접합하는 공정과, 시트를 상기 전극 형성면으로부터 제거한 후, 보강 부재를 반도체 소자 단위로 분할하는 공정을 포함한다.
본 발명의 반도체 장치의 또 다른 제조 방법은 다수의 반도체 소자가 형성된 반도체 웨이퍼의 이면을 깎는 공정과, 반도체 웨이퍼를 반도체 소자 단위로 분할하는 공정과, 반도체 소자의 이면에 수지 접착재를 개재하여 보강 부재를 접합하는 공정을 포함한다.
본 발명에 따른 반도체 장치의 얇은 반도체 소자는 취급이 용이하여 실장후의 신뢰성이 높아진다.
도 1a 내지 도 1d는 본 발명의 실시예 1의 반도체 장치의 제조 방법의 공정
설명도.
도 2a 내지 도 2c는 실시예 1의 반도체 장치의 제조 방법의 공정 설명도.
도 3은 실시예 1의 반도체 장치의 사시도.
도 4a 내지 도 4c는 실시예 1의 반도체 장치의 실장 방법의 설명도.
도 5a 내지 도 5d는 본 발명의 실시예 2의 반도체 장치의 제조 방법의 공정
설명도.
도 6a 내지 도 6d는 실시예 2의 반도체 장치의 제조 방법의 공정 설명도.
도 7a 내지 도 7c는 본 발명의 실시예 3의 반도체 장치의 제조 방법의 공정
설명도.
도 8a 내지 도 8d는 실시예 3의 반도체 장치의 제조 방법의 공정 설명도.
도 9a와 도 9b는 실시예 3의 반도체 장치의 실장 방법의 설명도.
도 10a 내지 도 10d는 본 발명의 실시예 4의 반도체 장치의 제조 방법의 공
정 설명도.
도 11a 내지 도 11c는 실시예 4의 반도체 장치의 제조 방법의 공정 설명도.
도 12는 실시예 4의 반도체 장치의 사시도.
도 13a 내지 도 13c는 실시예 4의 반도체 장치의 실장 방법의 설명도.
도 14a 내지 도 14d는 본 발명의 실시예 5의 반도체 장치의 제조 방법의 공
정 설명도.
도 15a 내지 도 15d는 실시예 5의 반도체 장치의 제조 방법의 공정 설명도.
도 16a 내지 도 16c는 본 발명의 실시예 6의 반도체 장치의 제조 방법의 공
정 설명도.
도 17a 내지 도 17d는 실시예 6의 반도체 장치의 제조 방법의 공정 설명도.
도 18a와 도 18b는 실시예 6의 반도체 장치의 실장 방법의 설명도.
(실시예 1)
도 1a 내지 도 1d와 도 2a 내지 도 2c는 실시예 1의 반도체 장치의 제조 방법의 공정 설명도이다. 도 3은 반도체 장치의 사시도이다. 도 4a 내지 도 4c는 반도체 장치의 실장 방법의 설명도이다. 또한, 도 1a 내지 도 1d와 도 2a 내지 도 2c는 반도체 장치의 제조 방법을 공정순으로 나타낸다.
도 1a에서, 다수의 반도체 소자가 형성된 반도체 웨이퍼(1)의 상면에는 외부 접속용의 전극인 범프(2)가 형성되어 있다. 도 1b에 나타낸 것과 같이, 반도체 웨이퍼(1) 상면의 범프 형성면(전극 형성면)에는 시트(3)가 부착되며, 시트(3)에 의해 보강된 상태로 웨이퍼(1)의 전극 형성면의 이면을 얇게 하는 가공이 행해진다. 숯돌을 사용한 연마 장치나, 드라이 에칭 장치에 의한 에칭, 또는 화학 물질의 화학 반응을 이용한 에칭에 의해 이면이 얇게 가공됨으로써, 반도체 웨이퍼(1)는 약 50㎛ 의 두께까지 얇아진다.
다음에, 얇아진 반도체 웨이퍼(1)의 이면에 범퍼 판(4)이 부착된다. 도 1c에 나타낸 것과 같이, 수지나 세라믹 또는 금속 등의 재질을 판 형상으로 형성한 범퍼 판(4)의 상면에는 접착재(5)가 도포된다. 접착재(5)는 저탄성 소자의 수지 접착재이며, 엘라스토머(elastomer) 등과 같이 접합 상태에서의 탄성 계수가 작고, 작은 외력으로 용이하게 신축하는 재질이 사용된다.
다음에, 접착재(5)의 도포면에 얇아진 반도체 웨이퍼(1)를 부착한다. 범퍼 판(4)은 각 반도체 소자가 분할되어 반도체 장치가 형성된 상태로 반도체 장치의 취급용 유지부로서 기능함과 동시에, 반도체 소자를 외력이나 충격으로부터 보호하는 보강 부재로서도 기능한다. 이 때문에, 범퍼 판(4)은 반도체 소자의 굽힘 강성 (flexural rigidity)보다도 큰 굽힘 강성을 나타내는 충분한 두께를 갖는다. 그 후, 도 1d에 나타낸 것과 같이, 반도체 웨이퍼(1) 부착후의 범퍼 판(4)의 하면에는 다이싱 공정에서의 유지용 시트(6)가 부착되며, 시트(3)가 전극 형성면으로부터 분리된다.
다음, 시트(6)에 의해 유지된 범퍼 판(4) 및 반도체 웨이퍼(1)는 다이싱 공정으로 보내진다. 이 공정에서는 도 2a에 나타낸 것과 같이 범퍼 판(4)과 반도체 웨이퍼(1)가 상이한 다이싱 폭으로 분할되는 2 단 다이싱이 행해진다. 즉, 반도체 웨이퍼(1)는 다이싱 폭(b1)으로 분할되어 개별 조각의 반도체 소자(1')로 분할되며, 범퍼 판(4)은 (b1)보다도 좁은 다이싱 폭(b2)으로 분할되어 개별 조각의 범퍼 부재(4')로 된다.
그리고, 접착재(5)에 의해 반도체 소자(1')에 접착된 범퍼 부재(4')를 시트 (6)로부터 분리함으로써, 도 2b에 나타낸 개별 조각의 반도체 장치(7)가 완성된다. 반도체 장치(7)는 외부 접속용의 전극인 범프(2)가 형성된 반도체 소자(1')와, 반도체 소자(1')의 전극 형성면의 이면에 접착재(5)에 의해 접합된 보강 부재로서의 범퍼 부재(4')를 구비한다. 범퍼 부재(4')의 사이즈(B2)는 반도체 소자(1')의 사이즈(B1)보다도 크며, 그 외주단은 반도체 소자(1')의 외주단보다도 외측으로 돌출하여 있다. 접착재(5)는 저탄성 계수의 수지 접착재이기 때문에, 반도체 소자(1')의 변형을 허용하는 상태로 반도체 소자(1')를 범퍼 부재(4')에 접합한다.
도 3에 나타낸 것과 같이, 범퍼 부재(4')의 상면에는 종래의 수지 봉지형의 전자 부품과 같이, 식별 정보로서의 부품 코드(8)가 인쇄되며, 코너부에는 실장시의 방향을 특정하는 극성 마크(9)가 형성된다. 즉, 범퍼 부재(4')의 반도체 소자( 1')와의 접합면의 이면은 식별 정보의 인쇄면이 된다. 이 후, 개별 조각의 반도체 장치(7)를 상하 반전하여 범퍼 부재(4')를 상면측으로 하고, 자동 실장기로의 전자 부품 공급용의 테이프에 수용하는 테이핑 처리를 한다. 이것에 의해, 반도체 장치(7)는 전자 부품 실장 장치에 의해 실장될 수 있다.
반도체 소자(1') 대신에, 두께 50㎛ 의 실리콘 판을 사용하여 반도체 장치의 모조를 제작하여 높이 1m 에서 낙하시험을 했다. 그 결과, 실리콘 판에는 균열 등의 손상은 전혀 발생하지 않았다. 이것에 의해, 실시예 1에 따른 반도체 장치는 통상의 전자 부품과 동등하게 취급해도 전혀 문제가 없는 것이 확인된다. 더욱이, 반도체 소자(1')에 접착재(5)를 개재하여 범퍼 부재(4')를 부착하였을 뿐의 간단한 구조를 갖기 때문에, 반도체 장치(7)는 종래의 수지 봉지에서는 취급이 어려운 매우 얇은 반도체 소자를 사용할 수 있다.
반도체 장치(7)의 실장에 관하여 도 4a 내지 도 4c를 참조하여 설명한다. 도 4a에 나타낸 것과 같이, 반도체 장치(7)는 범퍼 부재(4')의 상면을 실장 헤드(10)에 의해 흡착하여 유지되고, 실장 헤드(10)를 이동시킴으로써 기판(11)의 상방에 위치한다. 그리고, 반도체 장치(7)의 범프(2)를 기판(11)의 전극(12)에 위치를 맞춘 상태로, 실장 헤드(10)를 하강시켜 반도체 소자(1')의 범프(2)를 전극(12)의 위에 착지시킨다.
그 후, 기판(11)을 가열함으로써, 범프(2)를 전극(12)에 땝납 접합한다. 상술한 바와 같이, 반도체 장치(7)를 기판(11)에 탑재하는 때의 취급에 있어서, 실장 헤드(10)는 유지부인 범퍼 부재(4')를 유지한다. 또한, 범프(2)의 전극(12)과는 도전성 수지 접착재에 의해 접합되어도 무방하다.
반도체 장치(7)를 기판(11)에 실장하여 이루어진 실장체에서는 반도체 장치 (7)의 범프(2)를 작업편인 기판(11)의 전극(12)에 접합함으로써 반도체 장치(7)가기판(11)에 고정된다. 도 4c에 나타낸 것과 같이, 실장후에 기판(11)에 약간의 외력에 의해 휨 변형이 발생한 경우에는, 반도체 소자(1')는 얇아서 쉽게 휘고 더욱이 접착재(5)는 저탄성 계수의 변형되기 쉬운 재질을 사용하기 때문에, 기판(11)의 휨 변형에 대해 반도체 소자(1')와 접착재(5)의 접착층만이 뒤를 따라 변형한다.
더욱이, 실시예 1의 반도체 장치에 있어서 100㎛ 이하의 매우 얇은 반도체 소자를 사용함으로써, 반도체 소자(1')와 기판(11)과의 열팽창율의 차에 기인하여 범프(2)에 발생하는 응력을 줄일 수 있다. 종래의 범프 부착 전자 부품(반도체 장치)에서는 두꺼운 반도체 소자를 사용하기 때문에, 범프에 발생하는 응력이 지나치게 커지고 단선될 가능성이 있다. 이 때문에, 범프 부착 전자 부품과 기판과의 사이에 언더 필름(under-film) 수지 등의 보강을 필요로 했다. 매우 얇은 반도체 소자(1')에서는 실장 후에 언더 필름 수지를 충전하는 등의 보강 처리 없이 반도체 장치와 기판과의 접합부의 응력이 완화된다. 따라서, 그 반도체 장치는 단지 반도체 소자(1')와 범퍼 부재(4')를 접착재(5)에 의해 접합하는 간이 형태의 패키지 구조를 가져 실장후의 신뢰성이 확보된다.
(실시예 2)
도 5a 내지 도 5d와 도 6a 내지 도 6d는 실시예 2의 반도체 장치의 제조 방법의 공정 설명도이며, 제조 방법을 공정순으로 나타낸다.
도 5a에서, 다수의 반도체 소자가 형성된 반도체 웨이퍼(1)의 상면에는 외부 접속용 범프(2)가 형성되어 있다. 반도체 웨이퍼(1)의 하면에는 시트(6)가 부착된다. 도 5b에 나타낸 것과 같이, 시트(6)로 유지된 상태로 반도체 웨이퍼(1)는 다이싱되며, 반도체 소자(1')의 경계에는 다이싱 그루브(1a)가 형성된다. 다음, 시트( 6)가 웨이퍼(1)로부터 분리되고, 각 도체 소자(1')의 범프 형성면에는 얇게 하는 공정을 위한 보강용 시트(3)가 부착된다. 시트(3)에 의해 보강된 상태로, 반도체 소자(1')의 범프 형성면의 이면이 일괄적으로 얇아진다. 반도체 소자(1')는 약 50㎛ 의 두께까지 얇아지는 동시에, 다이싱 그루브(1a)에 의해 개별적으로 분리된다.
다음에, 도 5d에 나타낸 것과 같이, 반도체 소자(1')와 범퍼 판(4)이 일괄적으로 부착된다. 즉, 실시예 1과 같은 범퍼 판(4)의 상면에 접착재(5)가 도포된다. 접착재(5)의 재질은 실시예 1에 나타낸 것과 같다. 그리고, 접착재(5)의 도포면에 얇아진 반도체 소자(1')가 부착된다.
다음에, 도 6a에 나타낸 것과 같이, 반도체 소자 부착후의 범퍼 판(4)의 하면에는 다이싱 공정에서의 유지용 시트(6)가 부착되고, 시트(6)에 의해 유지된 범퍼 판(4)에 다이싱이 행해진다. 여기에서는, 반도체 소자(1')의 범프 형성면의 시트(3)가 제거된 후, 도 6b에 나타낸 것과 같이, 범퍼 판(4)이 반도체 소자(1')의 다이싱 폭(b1)보다도 좁은 다이싱 폭(b2)으로 분할되어 개별 조각의 범퍼 부재(4')를 얻는다. 그리고, 접착재(5)에 의해 반도체 소자(1')와 접착된 범퍼 부재(4')가 시트(6)로부터 1개씩 분리되고, 도 6c에 나타낸 것과 같이, 실시예 1과 동일한 개별 조각의 반도체 장치(7)를 얻는다. 반도체 장치(7)는 실시예 1과 같이 테이핑 처리가 행해진다.
(실시예 3)
도 7a 내지 도 7c와 도 8a 내지 도 8d는 본 발명의 실시예 3의 반도체 장치의 제조 방법의 공정 설명도, 도 9a 와 도 9b는 실시예 3의 반도체 장치의 실장 방법의 설명도이다. 또한, 도 7a 내지 도 7c와 도 8a 내지 도 8d는 반도체 장치의 제조 방법을 공정순으로 나타낸다.
도 7a에서, 실시예 1, 2와 같은 반도체 웨이퍼(1)의 상면에 외부 접속용의 범프(2)가 형성되어 있다. 다음에, 도 7b에 나타낸 것과 같이, 반도체 웨이퍼(1)의 상면의 전극 형성면에는 시트(3)가 부착되며, 시트(3)에 의해 보강된 상태로 반도체 웨이퍼 하면을 얇게 하는 가공이 행해진다. 이것에 의해, 반도체 웨이퍼(1)는 약 50㎛ 의 두께까지 얇아진다.
이 후, 반도체 웨이퍼(1)의 하면에는, 다이싱 공정에서의 유지용 시트(6)가 부착되며, 얇게 할 때의 보강용 시트(3)가 제거된다. 다음, 시트(6)에 의해 유지된 반도체 웨이퍼(1)는 다이싱 공정으로 보내지고, 여기서, 도 7c에 나타낸 것과 같이, 다이싱 그루브(1a)가 가공되며, 반도체 웨이퍼(1)는 각 반도체 소자(1')로 분할된다. 그리고, 분할된 반도체 소자(1')는 시트(6)로부터 분리되어 도 8a에 나타낸 것과 같이 조각마다 꺼내진다.
다음에, 반도체 소자(1')는 범퍼 케이스(14)에 부착된다. 본 실시예 3에서 사용되는 보강 부재는, 도 8b에 나타낸 것과 같이, 주위에 설치된 돌출부(14a)와 반도체 소자(1')가 접합되는 부분에 형성된 오목부(14b)를 갖는 범퍼 케이스(14)이다. 오목부(14b)내에는 반도체 소자(1')에 대응한 부분에 실시예 1과 같은 재질의 접착재(5)가 도포된다. 그리고, 도 8c에 나타낸 것과 같이, 오목부(14b)에 반도체 소자(1')가 탑재되고, 접착재(5)에 의해 범퍼 케이스(14)에 접합된다. 이것에 의해반도체 장치(15)가 완성된다. 여기서, 반도체 소자(1')와 접착된 상태에 있어서, 범퍼 케이스(14)의 돌출부(14a)의 단부는 반도체 소자(1')의 범프의 선단보다 돌출되지 않는다.
범퍼 케이스(14)는 실시예 1, 2와 같이, 반도체 장치(15)의 취급용 유지부로서 기능함과 동시에, 반도체 소자(1')를 외력이나 충격으로부터 보호하는 보강 부재로서도 기능한다. 본 실시예 3에서는 범퍼 케이스(14)는 더욱이 반도체 소자(1')의 측방도 보호하여 반도체 장치(15)의 신뢰성을 거듭 향상시킨다. 이 후, 도 8d에 나타낸 것과 같이, 반도체 장치(15)는 상하 반전되고, 테이핑 처리된다. 이것에 의해, 전자 부품 실장 장치에 의해 반도체 장치(15)가 실장될 수 있다.
반도체 장치(15)의 실장에 관해서 도 9a와 도 9b를 참조하여 설명한다. 도 9a에 나타낸 것과 같이, 반도체 장치(15)는 범퍼 케이스(14)의 상면을 실장 헤드( 10)에 의해 흡착하여 유지되며, 실장 헤드(10)를 이동시킴으로써 기판(11)의 상방에 위치한다. 실시예 3에서는 기판(11) 상면의 전극(12)의 주위(범퍼 케이스(14)의 돌출부(14a)에 대응하는 위치)에 미리 접착재(16)가 도포된다. 그리고, 반도체 장치(15)의 범프(2)를 기판(11)의 전극(12)에 위치를 맞춘 상태로 실장 헤드(10)를 하강시켜 반도체 소자(1')의 범프(2)를 전극(12)의 위에 착지시킨다.
이것에 의해, 범퍼 케이스(14)의 돌출부(4a)가 기판(11) 상면의 접착재(16)에 접촉한다. 이 후, 기판(11)을 가열함으로써, 도 9b에 나타낸 것과 같이, 범프( 2)를 전극(12)에 땝납 접합함과 동시에, 범퍼 케이스(14)가 접착재(16)에 의해 기판(11)에 고착된다. 상술한 바와 같이, 실시예 3에서도 반도체 장치(15)의 취급에있어서, 유지부인 범퍼 케이스(14)가 실장 헤드(10)에 의해 유지된다.
반도체 장치(15)를 기판(11)에 실장하여 이루어진 실장체에서는 반도체 장 치(15)의 범프(2)는 작업편인 기판(11)의 전극(12)에 접합되며, 범퍼 케이스(14)의 주위가 기판(11)에 접합됨으로써 반도체 장치(15)가 기판(11)에 고정된다. 이 실장체에 있어서도 반도체 소자(1')의 변형이 허용되며, 실시예 1, 2에 나타낸 반도체 소자와 같은 효과를 얻는다.
더욱이, 도 9b에 나타낸 것과 같이, 실시예 3에서는 실장후에 반도체 장치( 15)의 반도체 소자(1')는 그 상면 및 주위가 완전히 밀폐되기 때문에, 소자(1')와 전극(12)과의 접합부로의 수분이나 이물질의 혼입이 방지되어 실장후의 신뢰성이 향상된다.
(실시예 4)
도 10a 내지 도 10d와 도 11a 내지 도 11c는 본 발명의 실시예 4의 반도체 장치의 제조 방법의 공정 설명도이다. 도 12는 그 반도체 장치의 사시도이다. 도 13a 내지 도 13c는 그 반도체 장치의 실장 방법의 설명도이다. 또한, 도 10a 내지 도 10d 와 도 11a 내지 도 11c는 반도체 장치의 제조 방법을 공정순으로 나타낸다.
도 10a에서, 다수의 반도체 소자가 형성된 반도체 웨이퍼(1)의 상면에는 외부 접속용의 전극인 범프(2)가 형성되어 있다. 도 10b에 나타낸 것과 같이, 반도체 웨이퍼(1) 상면의 범프 형성면(전극 형성면)에는 시트(3)가 부착되며, 시트(3)에 의해 보강된 상태로 전극 형성면의 이면이 얇게 가공된다. 숯돌을 사용한 연마 장치나, 드라이 에칭 장치에 의한 에칭, 또는 화학 물질의 화학 반응을 이용한 에칭에 의해 웨이퍼(1)가 얇게 가공되어도 무방하다. 이것에 의해, 반도체 웨이퍼(1)는 약 50㎛ 의 두께까지 얇아진다.
다음에, 얇아진 반도체 웨이퍼(1)의 이면으로 범퍼 판(4)이 부착된다. 도 10c에 나타낸 것과 같이, 수지나 세라믹 또는 금속 등의 재질을 판 형상으로 형성한 범퍼 판(4)의 상면에는 반도체 웨이퍼(1)에서의 반도체 소자의 구획에 대응한 위치에 접착재(50)가 도포된다. 접착재(50)는 각 반도체 소자의 중앙부에 대응한 위치에만 도포되며, 범퍼 판(4)의 재질보다도 탄성 계수가 작은 수지가 사용된다.
범퍼 판(4)은 각 반도체 소자마다 분할되어 반도체 장치를 형성한 상태로 반도체 장치의 취급용 유지부로서 기능함과 동시에, 반도체 소자를 외력이나 충격으로부터 보호하는 범퍼로서도 기능한다. 이 때문에, 범퍼 판(4)은 반도체 소자보다도 굽힘의 강성이 큰 것이 요구되기 때문에, 충분한 두께를 갖는다. 그 후, 도 10d에 나타낸 것과 같이, 반도체 웨이퍼(1)가 부착된 범퍼 판(4)의 하면에는 다이싱 공정에서의 보강용 시트(6)가 부착되며, 시트(3)가 전극 형성면으로부터 분리된다.
다음, 시트(6)에 의해 보강된 범퍼 판(4) 및 반도체 웨이퍼(1)는 다이싱 공정으로 보내진다. 여기서는, 도 11a에 나타낸 것과 같이, 범퍼 판(4)과 반도체 웨이퍼(1)를 상이한 다이싱 폭으로 분할하는 2 단 다이싱이 행해진다. 즉, 반도체 웨이퍼(1)는 다이싱 폭(b1)으로 분할되어 개별 조각의 반도체 소자(1')로 분할되며, 범퍼 판(4)은 (b1)보다도 좁은 다이싱 폭(b2)으로 분할되어 개별 조각의 범퍼 부재 (4')로 분할된다.
그리고, 접착재(50)에 의해 반도체 소자(1')와 접착된 범퍼 부재(4')를 시트(6)로부터 분리함으로써, 도 11b에 나타낸 것과 같이, 개별 조각의 반도체 장치(3 0)를 얻는다. 반도체 장치(30)는 외부 접속용의 전극인 범프(2)가 형성된 반도체 소자(1')와, 반도체 소자(1')의 전극 형성면의 이면에 접착재(50)에 의해 접합된 취급용 유지부로서의 범퍼 부재(4')를 갖는다. 범퍼 부재(4')의 사이즈(B2)는 반도체 소자(1')의 사이즈(B1)보다도 크며, 그 외주단은 반도체 소자(1')의 외주단보다도 외측으로 돌출되어 있다. 범퍼 부재(4')에서는 반도체 소자(1')의 중앙부만이 접착재(50)에 의해 국부적으로 접합된다. 반도체 소자(1')의 외단부는 범퍼 부재( 4')에 대하여 자유로우며, 열팽창으로 반도체 소자(1')와 범퍼 부재(4')의 사이즈가 변화되어도 반도체 장치(30)는 젖혀지지 않는다.
도 12에 나타낸 것과 같이, 범퍼 부재(4')의 상면에는 종래의 수지 봉지형의 전자 부품과 같이 식별 정보로서의 부품 코드(8)가 인쇄되며, 코너부에는 실장시의 방향을 특정하는 극성 마크(9)가 형성되어 있다. 즉, 범퍼 부재(4')의 반도체 소 자(1')와의 접합면의 이면은 식별 정보의 인쇄면이 된다. 이 후, 개별 조각의 반도체 장치(30)는 상하 반전되어 범퍼 부재(4')를 상면으로 하고, 전자 부품 공급용의 테이프에 유지되어 테이핑 처리가 행해진다. 이것에 의해, 반도체 장치(30)는 전자 부품 실장 장치에 의해 실장될 수 있다.
반도체 소자(1') 대신에, 두께 50㎛ 의 실리콘의 판을 사용한 반도체 장치의 모조로 높이 1m 에서 낙하 시험을 했다. 그 결과, 실리콘의 판에는 균열 등의 손상은 전혀 발생되지 않았다. 이것에 의해, 실시예 4의 반도체 장치는 통상의 전자 부품과 동등하게 취급하여도 전혀 문제가 없는 것이 확인되었다. 더욱이, 반도체 장치(30)는 반도체 소자(1')의 중앙부에 접착재(50)를 개재하여 범퍼 부재(4')를 부착하였을 뿐의 간단한 구조를 갖기 때문에, 종래의 수지 봉지에서는 취급이 어려운 매우 얇은 반도체 소자를 사용할 수 있다.
반도체 장치(30)의 실장에 관해서 도 13a 내지 도 13c를 참조하여 설명한다. 도 13a에 나타낸 것과 같이, 반도체 장치(30)는 범퍼 부재(4')의 상면을 실장 헤드 (10)에 의해 흡착하여 유지되며, 실장 헤드(10)를 이동시킴으로써 기판(11)의 상방에 위치한다. 그리고, 반도체 장치(30)의 범프(2)를 기판(11)의 전극(12)에 위치를 맞춘 상태로, 실장 헤드(10)를 하강시켜 반도체 소자(1')의 범프(2)를 전극(12) 위에 착지시킨다.
그 후, 기판(11)을 가열함으로써 범프(2)는 전극(12)에 땝납 접합된다. 상술한 바와 같이, 반도체 장치(30)는 기판(11)에 탑재하는 때의 취급에 있어서, 실장 헤드(10)가 유지부인 범퍼 부재(4')를 유지한다. 또한, 범프(2)와 전극(12)은 도전성 수지 접착재에 의해 접합되어도 무방하다.
반도체 장치(30)를 기판(11)에 실장하여 이루어진 실장체는 반도체 장치(30)의 범프(2)를 작업편인 기판(11)의 전극(12)에 접합함으로써 반도체 장치(30)가 기판(11)에 고정된다. 도 13c에 나타낸 것과 같이, 실장 후 기판(11)에 약간의 외력에 의해 휨 변형이 발생된 경우 반도체 소자(1')는 얇아서 쉽게 휘기 때문에 기판 (11)의 휨 변형에 대해서 반도체 소자(1')만이 뒤를 따라 변형한다. 이 때, 반도체 소자(1')는 그 중앙부만이 범퍼 부재(4')와 국부적으로 접합되기 때문에 범퍼 부 재( 4')에 의해 구속되지 않고 변형될 수 있다.
더욱이, 실시예 4의 반도체 장치에 있어서 100㎛ 이하의 매우 얇은 반도체 소자를 사용함으로써 반도체 소자(1')와 기판(11)과의 열팽창율의 차에 기인하여 범프(2)에 발생하는 응력을 줄일 수 있다. 종래의 범프 부착 전자 부품(반도체 장치)에서는 반도체 소자가 두껍기 때문에, 범프에 발생하는 응력이 지나치게 커지고 범프와 전극이 단선될 가능성이 있다. 이 때문에, 범프 부착 전자 부품과 기판과의 사이에 언더 필름 수지등의 보강이 필요하다. 실시예 4에서는 반도체 소자(1')는 매우 얇기 때문에, 실장 후에 언더 필름 수지를 충전하는 등의 보강없이 반도체 장치와 기판과의 접합부에 걸리는 응력이 완화된다. 더욱이, 단지 반도체 소자(1')와 범퍼 부재(4')를 접착재(50)에 의해 접합하는 간이 형태의 패키지 구조에 의해 실장후의 신뢰성이 확보될 수 있다.
(실시예 5)
도 14a 내지 도 14d와 도 15a 내지 도 15d는 본 발명의 실시예 5의 반도체 장치의 제조 방법의 공정 설명도이며, 제조 방법을 공정순으로 나타낸다.
실시예 5는 기본적으로 실시예 2와 같으며, 범퍼 판(4)과 반도체 소자(1')를 접착제로 부착하는 공정이 서로 다르다. 도 14d에 나타낸 것과 같이, 반도체 소자 (1')와 범퍼 판(4)이 일괄적으로 부착된다. 즉, 범퍼 판(4)의 상면에 반도체 소자 (1')의 구획에 대응한 위치에 접착재(50)가 도포된다. 여기서, 접착재(50)는 반도체 소자의 중앙부에 대응한 위치에만 도포된다. 접착재(50)는 범퍼 판(4)보다도 탄성 계수가 작은 재질이 사용된다. 그리고, 접착재(50)의 도포면에 얇아진 반도체 소자(1')가 부착된다.
이하, 실시예 2와 동일한 공정을 통해 반도체 장치(30)를 얻는다.
(실시예 6)
도 16a 내지 도 16c와 도 17a 내지 도 17d는 본 발명의 실시예 6의 반도체 장치의 제조 방법의 공정 설명도이며, 제조 방법을 공정순으로 나타낸다. 도 18a 와 도 18b는 반도체 장치의 실장 방법의 설명도이다.
실시예 6은 기본적으로 실시예 3과 같으며, 반도체 소자(1')와 범퍼 케이스 (14)를 접착제로 부착하는 공정이 서로 다르다. 오목부(14b)에는 반도체 소자(1')의 중앙부에 대응한 부분에만 접착재(50)가 도포된다. 그리고, 도 17c에 나타낸 것과 같이, 오목부(14b)내에 반도체 소자(1')가 탑재되며, 접착재(50)가 범퍼 케이스 (14)와 반도체 소자(1')를 접합하여 반도체 장치(35)가 얻어진다. 여기서, 반도체 소자(1')와 접착된 상태에 있어서, 범퍼 케이스(14)의 돌출부(14a)의 단부는 반도체 소자(1')의 범프(2)의 선단보다 돌출되지 않는다.
범퍼 케이스(14)는 실시예 4와 같이 반도체 장치(35)의 취급용 유지부로서 기능함과 동시에, 반도체 소자(1')를 외력이나 충격으로부터 보호하는 범퍼로서도 기능한다. 실시예 6에서는 범퍼 케이스(14)가 반도체 소자(1')의 측방도 보호하기 때문에, 반도체 장치(35)의 신뢰성을 거듭 향상시킨다. 이 후, 도 17d에 나타낸 것과 같이, 반도체 장치(35)는 상하 반전되며, 테이핑 처리가 행해진다. 이것에 의해, 전자 부품 실장 장치에 의해 반도체 장치(35)가 실장될 수 있다.
반도체 장치(35)의 실장에 관해서 도 18a와 도 18b를 참조하여 설명한다. 도 18a에 나탄내 것과 같이, 반도체 장치(35)는 범퍼 케이스(14)의 상면을 실장 헤드(10)에 의해 흡착하여 유지되며, 실장 헤드(10)를 이동시킴으로써 기판(11)의 상방에 위치한다. 실시예 6에서는 기판(11) 상면의 전극(12)의 주위(범퍼 케이스(14)의 돌출부(14a)에 대응하는 위치)에 미리 접착재(16)가 도포된다. 그리고, 반도체 장치(35)의 범프(2)를 기판(11)의 전극(12)에 위치를 맞춘 상태로, 실장 헤드(10)를 하강시켜 반도체 소자(1')의 범프(2)를 전극(12) 위에 착지시킨다.
이것에 의해, 범퍼 케이스(14)의 돌출부(14a)가 기판(11) 상면의 접착재(16)에 접촉한다. 이 후, 기판(11)을 가열함으로써, 도 18b에 나타낸 것과 같이, 범프 (2)가 전극(12)에 땝납 접합되며, 범퍼 케이스(14)가 접착재(16)에 의해 기판(11)에 고착된다. 즉, 실시예 6에서도 반도체 장치(35)의 취급에 있어서 유지부인 범퍼 케이스(14)가 실장 헤드(10)에 의해 유지된다.
반도체 장치(35)를 기판(11)에 실장하여 이루어진 실장체에서는 반도체 장치 (35)의 전극인 범프(2)가 작업편인 기판(11)의 전극(12)에 접합되며, 범퍼 케이스 (14)의 주위가 기판(11)에 접합된다. 이것에 의해, 반도체 장치(35)가 기판(11)에 고정된다. 이 실장체에 있어서도 반도체 소자(1')의 휨이 허용되며, 실시예 4에 나타낸 반도체 소자와 같은 효과를 얻는다.
더욱이, 도 18b에 나타낸 것과 같이, 실시예 6에서는 실장 후 반도체 장치 (35)의 반도체 소자(1')는 그 상면 및 주위가 완전히 밀폐되기 때문에, 소자(1')와 전극(12)의 접합부로의 수분이나 이물질의 혼입이 방지되어 실장후의 신뢰성이 향상된다.
본 발명에 의하여 얇은 반도체 소자의 취급이 용이하게 되고, 실장후 신뢰성이 향상된다.

Claims (19)

  1. 전극이 형성된 전극 형성면을 갖는 반도체 소자;
    상기 반도체 소자의 상기 전극 형성면의 이면에 접합된 보강 부재; 및
    상기 반도체 소자를 그 변형을 허용하는 상태로 상기 보강 부재에 접착하는 접착제를 포함하는 반도체 장치.
  2. 제 1항에 있어서, 상기 접착제는 저탄성 계수의 수지 접착재이며, 상기 반도체 소자는 상기 이면 전체가 상기 보강재에 접착되는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서, 상기 접착제는 상기 반도체 소자의 이면의 중앙부만을 상기 보강 부재에 접착하는 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서, 상기 보강 부재의 굽힘 강성은 상기 반도체 소자의 굽힘 강성보다도 큰 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서, 상기 보강 부재의 외형은 상기 반도체 소자의 외형보다도 큰 것을 특징으로 하는 반도체 장치.
  6. 제 5항에 있어서, 상기 보강 부재는
    상기 반도체 소자가 접합되는 오목부; 및
    상기 오목부의 주위에 형성된 돌출부를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 1항에 있어서, 상기 보강 부재는 취급하는 경우의 유지부로서 기능하는 것을 특징으로 하는 반도체 장치.
  8. 제 1항에 있어서, 상기 보강 부재의 상기 반도체 소자와 접착되는 면의 이면에 식별 정보가 인쇄되는 것을 특징으로 하는 반도체 장치.
  9. 전극 형성면을 갖는 반도체 소자와, 보강 부재를 갖는 반도체 장치를 제조하는 방법으로서,
    다수의 반도체 소자가 형성된 반도체 웨이퍼의 전극 형성면의 이면을 깎는 공정;
    상기 반도체 웨이퍼의 깎여진 이면에 접착재를 개재하여 보강 부재를 접합하는 공정; 및
    상기 보강 부재가 접합된 반도체 웨이퍼와 보강 부재를 각각의 상기 반도체 소자마다 분할하는 공정을 포함하는 방법.
  10. 제 9항에 있어서, 상기 반도체 웨이퍼와 보강 부재를 분할하는 공정은 상기 반도체 웨이퍼의 다이싱 폭 보다도 좁은 다이싱 폭으로 상기 보강판을 분할하는 공정을 포함하는 것을 특징으로 하는 방법.
  11. 제 9항에 있어서, 상기 반도체 웨이퍼의 전극 형성면에 시트를 부착하는 공정을 더 포함하며, 상기 반도체 웨이퍼의 상기 이면을 깎는 상기 공정은 상기 반도체 웨이퍼의 상기 전극 형성면에 상기 시트를 부착한 상태로 상기 반도체 웨이퍼의 상기 이면을 깎는 공정을 포함하는 것을 특징으로 하는 방법.
  12. 제 9항에 있어서, 상기 반도체 웨이퍼의 전극 형성면에 범프를 형성하는 공정을 더 포함하는 것을 특징으로 하는 방법.
  13. 전극 형성면을 갖는 반도체 소자와 보강 부재를 구비한 반도체 장치를 제조하는 방법으로서,
    다수의 반도체 소자가 형성된 반도체 웨이퍼의 전극 형성면측으로부터 상기 반도체 소자의 경계를 따라 다이싱 그루브를 형성하는 공정;
    상기 다이싱 그루브가 형성된 반도체 웨이퍼의 전극 형성면에 시트를 부착하는 공정;
    상기 반도체 웨이퍼의 상기 전극 형성면의 이면을 깎음으로써 상기 반도체 웨이퍼를 상기 이면이 상기 다이싱 그루브에 도달하는 두께까지 얇게 하여 상기 반도체 소자 단위로 분할하는 공정;
    상기 반도체 소자의 상기 전극 형성면의 이면에 접착재를 개재하여 보강 부재를 접합하는 공정; 및
    상기 시트를 상기 전극 형성면으로부터 제거한 후, 상기 보강 부재를 상기 반도체 소자마다 분할하는 공정을 포함하는 방법.
  14. 제 13항에 있어서, 상기 보강 부재를 분할하는 상기 공정은 상기 반도체 웨이퍼의 다이싱 그루브보다도 좁은 다이싱 폭으로 상기 보강 부재를 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 전극 형성면을 갖는 반도체 소자와 보강 부재를 구비한 반도체 장치를 제조하는 방법으로서,
    다수의 반도체 소자가 형성된 반도체 웨이퍼의 전극 형성면의 이면을 깎는 공정;
    상기 반도체 웨이퍼를 상기 반도체 소자로 분할하는 공정; 및
    상기 반도체 소자의 이면에 접착재를 개재하여 보강 부재를 접합하는 공정을 포함하는 방법.
  16. 제 15항에 있어서, 상기 반도체 웨이퍼의 전극 형성면에 시트를 부착하는 공정을 더 포함하며, 상기 반도체 웨이퍼의 상기 이면을 깎는 상기 공정은 상기 시트가 부착된 상기 반도체 웨이퍼의 상기 이면을 깎는 공정을 포함하는 것을 특징으로 하는 방법.
  17. 제 15항에 있어서, 상기 반도체 웨이퍼의 전극 형성면에 범프를 형성하는 공정을 더 포함하는 것을 특징으로 하는 방법.
  18. 전극 형성면을 갖는 반도체 소자와, 상기 반도체 소자의 상기 전극 형성면의 이면에 상기 반도체 소자의 변형을 허용하는 상태로 접합된 보강 부재와, 상기 반도체 소자와 상기 보강 부재를 접합하는 접착제를 구비한 반도체 장치를 작업편에 실장하는 방법으로서,
    상기 보강 부재를 유지하는 공정; 및
    상기 보강 부재가 유지된 상기 반도체 장치를 상기 작업편에 탑재하는 공정을 포함하는 방법.
  19. 제 18항에 있어서, 상기 보강 부재는 상기 반도체 소자가 접합되는 오목부와 상기 오목부의 주위에 형성된 돌출부를 가지며,
    상기 반도체 소자를 탑재하는 상기 공정은 상기 돌출부를 상기 작업편에 접합하는 공정을 포함하는 것을 특징으로 하는 방법.
KR1020010064018A 2000-10-20 2001-10-17 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 KR100762208B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00320619 2000-10-20
JP2000320619A JP3580240B2 (ja) 2000-10-20 2000-10-20 半導体装置および半導体装置の製造方法
JP2000335492A JP3580244B2 (ja) 2000-11-02 2000-11-02 半導体装置および半導体装置の製造方法
JPJP-P-2000-00335492 2000-11-02

Publications (2)

Publication Number Publication Date
KR20020031044A true KR20020031044A (ko) 2002-04-26
KR100762208B1 KR100762208B1 (ko) 2007-10-01

Family

ID=26602480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010064018A KR100762208B1 (ko) 2000-10-20 2001-10-17 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법

Country Status (4)

Country Link
US (1) US6797544B2 (ko)
KR (1) KR100762208B1 (ko)
CN (1) CN1221028C (ko)
TW (1) TW522531B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876052B1 (en) * 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
CN100409430C (zh) * 2002-04-17 2008-08-06 松下电器产业株式会社 半导体器件和半导体器件的组装方法
SG107595A1 (en) 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20040089470A1 (en) * 2002-11-12 2004-05-13 Nec Corporation Printed circuit board, semiconductor package, base insulating film, and manufacturing method for interconnect substrate
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
DE102004009742B4 (de) * 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
DE102005048826B3 (de) * 2005-10-10 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils
DE102005050127B3 (de) * 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
US20070144668A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Double-side mounting apparatus, and method of manufacturing electrical apparatus
US7939368B2 (en) * 2006-03-07 2011-05-10 Stats Chippac Ltd. Wafer level chip scale package system with a thermal dissipation structure
US7700458B2 (en) * 2006-08-04 2010-04-20 Stats Chippac Ltd. Integrated circuit package system employing wafer level chip scale packaging
DE102006046789A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung elektronischer Bauteile
FR2921201B1 (fr) * 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP5571331B2 (ja) * 2009-07-07 2014-08-13 株式会社ディスコ 切削装置
US8193610B2 (en) * 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US20120273935A1 (en) * 2011-04-29 2012-11-01 Stefan Martens Semiconductor Device and Method of Making a Semiconductor Device
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP6033116B2 (ja) * 2013-02-22 2016-11-30 株式会社ディスコ 積層ウェーハの加工方法および粘着シート
JP6417142B2 (ja) * 2014-07-23 2018-10-31 株式会社ジェイデバイス 半導体装置及びその製造方法
CN104409417B (zh) * 2014-10-10 2017-08-11 中国电子科技集团公司第四十一研究所 一种用于超薄石英基片薄膜电路的外形划切及拣片方法
WO2018125673A2 (en) * 2016-12-28 2018-07-05 Invensas Bonding Technologies, Inc Processing stacked substrates
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
DE102020131389A1 (de) 2020-11-26 2022-06-02 Carl Zeiss Smt Gmbh Projektionsbelichtungsanlage umfassend ein Projektionsobjektiv, aufweisend eine optische Einrichtung, optisches Element, Vorrichtung zur Korrektur von Abbildungsfehlern, Verfahren zur Beeinflussung der Oberflächenform eines optischen Elements

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH02192195A (ja) * 1989-01-19 1990-07-27 Sharp Corp 複数の回路基板の接続構造
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US6101237A (en) * 1996-08-28 2000-08-08 Canon Kabushiki Kaisha X-ray mask and X-ray exposure method using the same
JPH10135386A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd 半導体ベアチップの製造方法
JP2907195B2 (ja) * 1997-10-21 1999-06-21 日本電気株式会社 半導体装置の製造方法
JP3132458B2 (ja) 1998-03-11 2001-02-05 日本電気株式会社 半導体装置の実装構造及び実装方法
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP3195590B2 (ja) * 1999-04-27 2001-08-06 日東電工株式会社 フレキシブル配線板
DE19921230B4 (de) 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication

Also Published As

Publication number Publication date
CN1221028C (zh) 2005-09-28
US6797544B2 (en) 2004-09-28
TW522531B (en) 2003-03-01
CN1350329A (zh) 2002-05-22
US20020048906A1 (en) 2002-04-25
KR100762208B1 (ko) 2007-10-01

Similar Documents

Publication Publication Date Title
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
US6376278B1 (en) Methods for making a plurality of flip chip packages with a wafer scale resin sealing step
US7413925B2 (en) Method for fabricating semiconductor package
KR20010080201A (ko) 반도체장치 및 그 제조방법
JP2003031524A (ja) 半導体装置およびその製造方法
US20040053445A1 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP3262728B2 (ja) 半導体装置及びその製造方法
JP2003197679A (ja) 半導体装置及びその実装方法並びに実装体
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002141444A (ja) 半導体装置およびその製造方法
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
JP3580244B2 (ja) 半導体装置および半導体装置の製造方法
JP2001085453A (ja) 半導体装置の製造方法
JP3303825B2 (ja) 半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP3858719B2 (ja) 半導体装置用の補強材
JP3654199B2 (ja) 半導体装置の製造方法
JPH11345833A (ja) 電子部品の製造方法
KR100299305B1 (ko) 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법
JP4473668B2 (ja) 半導体装置およびその製造方法
JP3628243B2 (ja) 半導体集積回路素子
JP3733950B2 (ja) 半導体装置の組立方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee