JP3654199B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3654199B2 JP3654199B2 JP2001051813A JP2001051813A JP3654199B2 JP 3654199 B2 JP3654199 B2 JP 3654199B2 JP 2001051813 A JP2001051813 A JP 2001051813A JP 2001051813 A JP2001051813 A JP 2001051813A JP 3654199 B2 JP3654199 B2 JP 3654199B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- semiconductor device
- reinforcing member
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子の電極形成面の裏面に接着材により補強部材を接合して成る半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。
【0003】
薄化された半導体素子は外力に対する強度が弱くハンドリング時のダメージを受けやすいことから、従来より薄化された半導体素子を用いた半導体装置は、半導体素子を補強のための樹脂層で封止する構造が一般的である。
【0004】
【発明が解決しようとする課題】
しかしながら、樹脂層で封止されたウェハ状態の半導体素子を素子毎に分離する工程においては、薄化された半導体素子はきわめて脆いため切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。そしてこの問題は半導体素子が薄化するほど顕著である。
【0005】
そこで本発明は、切断時のダメージを排除して加工歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハを電極形成面にシートが貼着された状態で半導体素子毎に分離する素子分離工程と、素子分離工程後の前記半導体素子の裏面に伸縮する材質を有する樹脂接着材を介して補強部材を接合する補強部材接合工程と、補強部材接合工程後の前記半導体素子の電極形成面に金属バンプを形成するバンプ形成工程と、バンプ形成工程後に前記補強部材を切断することにより個片の半導体装置に分離する半導体装置分離工程とを含む。
【0007】
請求項2記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法であって、前記素子分離工程後に、前記シートを延伸させることにより半導体素子相互の間隔を拡げる。
【0010】
本発明によれば、薄化された半導体素子の電極形成面の裏面に接着材により補強部材を接合して成る半導体装置の製造において、半導体ウェハを半導体素子毎に分離する素子分離工程後に半導体素子の裏面に伸縮する材質を有する樹脂接着材を介して補強部材を接合することにより、半導体素子にダメージを与えることなく半導体装置を製造することができる。
【0011】
【発明の実施の形態】
次の本発明の実施の形態を図面を参照して説明する。図1、図2、図3、図4、図5は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図6は本発明の一実施の形態の半導体装置の実装構造の断面図である。
【0012】
図1(a)において、1は複数の半導体素子が形成された半導体ウェハである。半導体ウェハ1の上面には、外部接続用の電極2が形成されている。半導体ウェハ1の下面には保護用のシート3が貼着され、図1(b)に示すようにシート3で保持された状態で半導体ウェハ1のダイシングが行われ、各半導体素子1’の境界にはダイシング溝1aが形成される。これにより半導体ウェハ1は、個別の半導体素子1’に分離される(素子分離工程)。
【0013】
次いでこの状態で各半導体素子1’の電極形成面には、図1(c)に示すように薄化工程での補強用のシート4が貼着される。シート4はリング状のシートフレーム8(図2参照)に装着されており、ダイシング後の半導体素子1’に粘着層4aを介して貼着される。この後各半導体素子1’の電極形成面からダイシング時の保護用のシート3が剥離され、シート4によって補強された状態で各半導体素子1’の電極形成面の裏面の薄化が一括して行われる。薄化加工手段としては、砥石を用いた研磨装置や、ドライエッチング装置によるエッチング、さらには薬液の化学反応を利用してエッチングを行うものがある。これにより、個別に分離された半導体素子1’は、図1(d)に示すように約50μmの厚さtまで薄化される(薄化工程)。
【0014】
次に、薄化された半導体素子1’の下面へのバンパ板6の貼着が行われる。この貼着作業は、貼着ツール5b、ホルダ5a、下受け部材5cを備えたバンパ貼着装置5を用いて行われる。図2(a)に示すように、半導体素子1’が貼着されたシート4を装着したシートフレーム8をホルダ5aに保持させる。貼着ツール5bの下面にはバンパ板6が保持されており、バンパ板6の下面には接着材7が塗布されている。バンパ板6は、樹脂やセラミックあるいは金属などの材質を板状に形成した補強部材である。また接着材7は低弾性係数の樹脂接着材であり、エラストマーなど接合状態における弾性係数が小さく、小さな外力で容易に伸縮する材質が用いられる。
【0015】
このバンパ板6は、各半導体素子1’毎に切り分けられて半導体装置を形成した状態で、半導体装置のハンドリング用の保持部として機能すると共に、半導体素子1’を外力や衝撃から保護する補強部材としての役割をも有するものである。このためバンパ板6は、半導体素子1’の曲げ剛性よりも大きな曲げ剛性を有する充分な厚さとなっている。
【0016】
この後、図2(b)下受け部材5cを上昇させてシートフレーム8に装着されたシート4を下方から下受けする。このとき、下受け部材5cはシート4を上方に幾分持ち上げる高さまで上昇する。これにより、シート4には水平方向の張力が作用して延伸され、図2(c)に示すようにシート4に貼着された各半導体素子1’の間隔Sが拡大される。なお、下受け部材5cで持ち上げてシート4に張力を作用させる替わりに、シート4の端部を挟み込んで水平方向に引っ張ることにより、シート4に直接水平方向の張力を作用させるようにしてもよい。
【0017】
次にこのようにしてシートフレーム8に保持された状態の半導体素子1’に対して、バンパ板6が一括して接合される。図2(d)に示すように、バンパ板6を保持した貼着ツール5bを半導体素子1’に対して下降させ、接着材7を半導体素子1’に対して押し付ける。これにより、バンパ板6は各半導体素子1’に接合される(補強部材接合工程)。
【0018】
この後図3(a)に示すように貼着ツール5bを上昇させ、そして接着材7が固化して接合が完了したならば、バンパ板6に接合された状態の半導体素子1’は、シート4から剥離される。すなわち図3(b)、(c)に示すように、シートフレーム8を下降させてシート4を半導体素子1’の電極形成面から剥離させることにより、図3(d)に示すように、バンパ板6に接着材7を介して接合された状態の半導体素子1’が得られる。この状態では、電極形成面の電極2が半導体素子1’の上面に露呈する。これらの半導体素子1’は、以下に説明するバンプ形成工程に送られる。
【0019】
図4(a)において、半導体素子1’が接合されたバンパ板6は、ボール搭載装置10の載置テーブル11上に載置される。ボール搭載装置10は、バンパ板6を載置する載置テーブル11、半田ボール12を供給するボール供給部13、フラックス14を膜状で供給するフラックス供給部15および半田ボール12を搭載する搭載ヘッド16を備えている。
【0020】
まずバンパ板6が載置テーブル11に保持されたならば、搭載ヘッド16はボール供給部13から半田ボール12を吸着保持し、次に図4(b)に示すようにフラックス供給部15に移動して、保持した半田ボール12にフラックス14を塗布する。そしてこの後図4(c)に示すように、搭載ヘッド16は載置テーブル11上に移動し、ここで上下動することにより図4(d)に示すように保持した半田ボール12を、各半導体素子1’の電極2(図1参照)上に搭載する。
【0021】
この後、各半導体素子1’はバンパ板6に接着された状態でリフロー工程に送られ、図5(a)に示すように加熱炉17内に導入される。そしてここでリフロー温度まで加熱されることにより半田ボール12が溶融し、電極2上で冷却固化することにより、図5(b)に示すように各半導体素子1’の電極2上に半田バンプ12’が形成される。なお半田バンプ形成工程における電極2への半田の供給方法として、電極2上に半田ボール12を搭載する替わりに、電極2上にクリーム半田を印刷する方法を用いてもよい。
【0022】
この後、図5(c)に示すようにバンパ板6は再びシートフレーム8’のシート4’に貼着され保持される。そしてシート4’によって保持されたバンパ板6に対してダイシングが行われる。すなわち図5(d)に示すようにバンパ板6を各半導体素子1’毎のバンパ部材6’に分離して、個片の半導体装置9とする(半導体装置分離工程)。
【0023】
この半導体装置分離工程におけるバンパ板6のダイシングに際し、図5(e)に示すように半導体素子1’相互の間隔Sは、図2(b)、(c)に示すシート4’の延伸によって半導体ウェハ1のダイシング時のダイシング幅bよりも拡大されていることから、バンパ板6の切断時に半導体素子1’へのダメージが生じることがなく、加工歩留まりに優れたダイシングを行うことができる。
【0024】
そして、接着材7によって半導体素子1’と接着されたバンパ部材6’をシート4’から剥離することにより、個片の半導体装置9が完成する。この半導体装置9は、図6(a)に示すように外部接続用の電極に半田バンプ12’が形成された半導体素子1’と、この半導体素子1’の電極形成面の裏面に低弾性係数を有する接着材7により接合された補強部材としてのバンパ部材6’とを備えた構成となっている。
【0025】
ここでバンパ部材6’のサイズB2は、上述のように半導体ウェハ1のダイシング幅bよりも半導体素子1’相互の間隔Sが大きい状態でバンパ板6が接合されていることから、半導体素子1’のサイズB1よりも大きく、バンパ部材6’の外周端は、半導体素子1’の外周端よりも外側に突出している。これにより、半導体装置9のハンドリング時において、バンパ部材6’によって半導体素子1’の側面を有効に保護することができる。
【0026】
この半導体装置9を基板18に実装した実装構造について説明する。この実装構造は、半導体装置9の電極である半田バンプ12’を基板18の電極18aに接合することにより半導体装置9が基板18に固定される形態となっている。図6(b)に示すように、実装後に基板18に何らかの外力により撓み変形が発生した場合には、半導体素子1’は薄くて撓みやすくしかも接着材7は低弾性係数の変形しやすい材質を用いていることから、基板18の撓み変形に対して半導体素子1’と接着材7の接着層のみが追従して変形する。これにより、半田バンプ12’と電極18aとの接合部には、基板18の変形に起因する過大な応力が発生することがなく、接合信頼性に優れた実装構造が実現される。
【0027】
なお上記実施の形態では、半導体ウェハをダイシングした後に薄化を行う先ダイシングの例を示したが、補強部材接合工程に先立って半導体素子毎に分離する方法であれば、先ダイシング以外であっても本発明を適用することができる。例えば、半導体ウェハを薄化した後に、シートに貼着された状態の半導体ウェハを半導体素子毎に分離する方法であってもよい。
【0028】
【発明の効果】
本発明によれば、薄化された半導体素子の電極形成面の裏面に接着材により補強部材を接合して成る半導体装置の製造において半導体ウェハを半導体素子毎に分離するウェハ分離工程後に半導体素子の裏面に伸縮する材質を有する樹脂接着材を介して補強部材を接合するようにしたので、極薄に薄化加工された半導体素子を用いる場合にあっても、半導体素子にダメージを与えることなく半導体装置を製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図2】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図3】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図4】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図5】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図6】本発明の一実施の形態の半導体装置の実装構造の断面図
【符号の説明】
1 半導体ウェハ
1’ 半導体素子
2 電極
4 シート
6 バンパ板
6’ バンパ部材
7 接着材
9 半導体装置
12’ 半田バンプ
Claims (2)
- 半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハを電極形成面にシートが貼着された状態で半導体素子毎に分離する素子分離工程と、素子分離工程後の前記半導体素子の裏面に伸縮する材質を有する樹脂接着材を介して補強部材を接合する補強部材接合工程と、補強部材接合工程後の前記半導体素子の電極形成面に金属バンプを形成するバンプ形成工程と、バンプ形成工程後に前記補強部材を切断することにより個片の半導体装置に分離する半導体装置分離工程とを含むことを特徴とする半導体装置の製造方法。
- 前記素子分離工程後に、前記シートを延伸させることにより半導体素子相互の間隔を拡げることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051813A JP3654199B2 (ja) | 2001-02-27 | 2001-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051813A JP3654199B2 (ja) | 2001-02-27 | 2001-02-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002252308A JP2002252308A (ja) | 2002-09-06 |
JP3654199B2 true JP3654199B2 (ja) | 2005-06-02 |
Family
ID=18912543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001051813A Expired - Fee Related JP3654199B2 (ja) | 2001-02-27 | 2001-02-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654199B2 (ja) |
-
2001
- 2001-02-27 JP JP2001051813A patent/JP3654199B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002252308A (ja) | 2002-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100762208B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 | |
US8394677B2 (en) | Method of fabricating semiconductor device | |
JP4664150B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
WO2014156035A1 (ja) | 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置 | |
TWI671824B (zh) | 半導體製造裝置及半導體裝置的製造方法 | |
CN109524313B (zh) | 半导体制造装置、半导体器件的制造方法及筒夹 | |
CN110943008A (zh) | 半导体制造装置、顶推夹具及半导体器件的制造方法 | |
JP3832353B2 (ja) | 半導体装置の製造方法 | |
JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
JP3654199B2 (ja) | 半導体装置の製造方法 | |
JP2002141444A (ja) | 半導体装置およびその製造方法 | |
US6712111B2 (en) | Bonding method and apparatus | |
JP3649129B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4000791B2 (ja) | 半導体装置の製造方法 | |
JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3646677B2 (ja) | 表示パネル | |
JPH11307580A (ja) | 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法 | |
JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3858719B2 (ja) | 半導体装置用の補強材 | |
JP5005403B2 (ja) | 電子部品の実装ツール、実装装置 | |
JP3826811B2 (ja) | 半導体装置の製造方法 | |
JP3826737B2 (ja) | 半導体装置の製造方法 | |
JP2850896B2 (ja) | 半導体チップ接着装置及び半導体装置の製造方法 | |
JP3733950B2 (ja) | 半導体装置の組立方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |