KR20020013858A

KR20020013858A - 동기화 시퀀스 형성 및/또는 결정 방법, 동기화 방법,전송 유니트 및 수신 유니트

Info

Publication number: KR20020013858A
Application number: KR1020017013859A
Authority: KR
Inventors: 베른하르트 라프; 위르겐 마이클
Original assignee: 칼 하인쯔 호르닝어; 지멘스 악티엔게젤샤프트
Priority date: 1999-04-29
Filing date: 2000-02-16
Publication date: 2002-02-21
Also published as: DE50009481D1; HUP0200967A2; BR0010601A; AU777074B2; EP1173943B1; CN100459468C; DE50012606D1; AU3804300A; JP2002543741A; JP4342109B2; CN1349691A; JP2002543742A; CN100521589C; KR20020013857A; EP1173944A1; KR100669568B1; HUP0200968A2; EP1173944B1; US7010071B1; BRPI0010601B1

Abstract

동기화 시퀀스의 형성은 부분 신호 시퀀스를 기초로하며, 제 2부분 신호 시퀀스는 반복되며 제 1부분 신호 시퀀스에 의하여 프로세스에서 조절된다.

Description

동기화 시퀀스 형성 및/또는 결정 방법, 동기화 방법, 전송 유니트 및 수신 유니트 {METHOD OF GENERATING AND/OR DETECTING SYNCHRONIZATION SEQUENCES, SYNCHRONIZATION METHOD, TRANSMITTER UNIT AND RECEIVER UNIT}

이동 무선 시스템과 같은 신호 전송 시스템에서는 통신 짝 중의 하나(제1 전송 유니트)가 다른 통신 짝(제2 전송 유니트)에 의해 발신된 특정의 고정 신호를 검출하는 것이 필요하다. 그러한 신호는 예컨대 무선국과 같은 2개의 동기화 짝을 동기화시키기 위한 소위 동기화 버스트(synchronization burst) 또는 소위 액세스 버스트(access burst)일 수 있다.

그러한 수신 신호를 주위 잡음과 대비하여 확실하게 검출하거나 식별하기 위해, 수신 신호를 고정된 지속 시간에 걸쳐 미리 정해진 동기화 시퀀스와 연속적으로 상관시켜 그 미리 정해진 동기화 시퀀스의 지속 시간에 걸쳐 상관 합(correlation sum)을 형성하는 것이 공지되어 있다. 최대 상관 합을 산출하는 수신 신호의 범위가 바로 찾고자 하는 신호에 해당한다. 예컨대, 방금 설명된 바와 같이 기억된 동기화 시퀀스와 상관시킴으로써 이동국에서 검출되거나 결정되는 동기화 시퀀스는 소위 트레이닝 시퀀스(training sequence)로서 디지털 무선 시스템의 기지국으로부터의 동기화 신호의 상류에 접속된다. 즉, 이동국이 기지국과 동기화될 수 있게 된다.

예컨대, 랜덤 액세스 채널(random-access-channel; RACH)의 경우에는 그러한 상관 계산이 기지국에서도 역시 필요하다. 또한, 상관 계산은 수신 신호 버스트의 채널 펄스 및 신호 전파 시간을 결정하기 위해서도 실행된다.

그 경우, 상관 합은 다음과 같이 계산된다:

여기에서, E(i)는 수신 신호로부터 얻어진 수신 신호 시퀀스이고, K(i)는 미리 정해진 동기화 시퀀스인데, 그 때에 i는 0부터 n-1까지 진행된다. 수신 신호로부터 얻어진 다수의 시간상의 오프셋 신호 시퀀스 E(i)에 대해 순차적으로 상관 합 Sm이 계산되고, 이어서 Sm의 최대치가 결정된다. k개의 순차적 상관 합이 계산되어야 한다면, 곱셈(multiplication) 및 덧셈(addition)을 함께 하나의 연산으로 셀 때에 그러한 계산에는 k * n번의 연산이 소요된다.

따라서, 상관 합의 계산은 매우 복잡하고, 특히 음성 통신 또는 무선 전화와 같은 실시간 적용례에서나 CDMA 시스템에서는 고출력의, 그에 따라 고가의 프로세서를 필요로 하게 되는데, 그러한 프로세서는 계산 중의 전력 소비가 높다. 예컨대, 표준화되어 있는 UMTS 이동 무선 시스템을 동기화시키기 위해, 공지된 바와 같이 길이 256 칩(chip)(CDMA에서는 전송된 비트를 칩으로도 지칭함)의 동기화 시퀀스가 결정된다. 그러한 시퀀스는 2560 칩마다 반복된다. 이동국은 초기에는 칩 클록(chip clock)에 대해 비동기적으로 동작하기 때문에, 불리한 샘플링 상황일지라도 여전히 충분한 신호를 유지시키기 위해서는 수신 신호가 과도하게 샘플링되어야 한다. 그것은 I 컴포넌트 및 Q 컴포넌트에 대한 샘플링으로 인해 256 * 2560 * 2 * 2 = 2621440번의 연산을 하게끔 하는 결과를 가져온다.

본 발명은 특히 적어도 2개의 전송 유니트를 동기화시키기 위하여 전송될 동기화 시퀀스를 형성하는 방법과 상기와 같이 형성될 수 있는 동기화 시퀀스를 결정하는 방법 및 대응하는 전송 유니트와 수신 유니트에 관한 것이다.

이하, 본 발명을 각종의 대표적 실시예에 의거하여 더욱 상세히 설명하기로 하는데, 그러한 설명에는 다음에 열거되는 첨부 도면이 사용된다. 그러한 첨부 도면 중에서,

도 1은 이동 무선 네트워크를 개략적으로 나타낸 도면이다.

도 2는 무선국의 블록 선도이다.

도 3은 종래의 상관 합 계산 방법을 나타낸 도면이다.

도 4, 5, 6 및 7은 효율적인 골레이 상관기의 블록도를 도시한다.

도 9는 시뮬레이션 결과를 나타내는 도면이다.

따라서, 본 발명의 목적은 전송된 수신 신호 시퀀스 중에서 용이하게 결정되어지는 동기화 시퀀스를 형성하여 그 동기화 시퀀스를 특정화할 수 있도록 하는 방법 및 장치를 제공하는 것이다. 본 발명의 다른 목적은 그러한 신호 시퀀스를 상대적으로 용이하게 결정할 수 있도록 하는 방법 및 장치를 제공하는 것이다.

그러한 목적은 독립 청구항의 특징에 의해 달성된다. 부가의 구성들은 종속 청구항들로부터 얻어질 수 있다.

본 발명은 "계층적 시퀀스"라고 하는 형성 개념을 기초로, 특히 길이 n1의 제 1 구성 시퀀스 x1 및 길이 n2의 제 2 구성 시퀀스 x2의 다음 관계식을 기초로 하는 계층적 동기화 시퀀스 y(i)라고 하는 형성 개념을 기초로 한다:

y(i) = x₂(i mod n₂) ＊x₁(i div n₂) for i =0...(n₁＊n₂)-1.

따라서 동기화 시퀀스가 수신 신호 시퀀스에 포함되어 있을 때, 결정될 수 있는 동기화 시퀀스를 형성하는 것이 가능하다. 상기와 같은 동기화 시퀀스는 양호한 상관성을 가지고 있으며 이동국에서 상관성을 효율적으로 계산할 수 있도록 한다. 이는 이를 위하여 특별히 만들어진 복합 시뮬레이션 툴에 의하여 보여질 수 있었다.

본 발명의 범위내에서, "구성 시퀀스" 및 "부분 신호 시퀀스"는 각각 K1 및 K2 또는 x1 및 x2, 또는 x2 및 x3으로서 나타내며; "동기화 시퀀스" 또는 "동기화 코드"는 또한 "y(i)" 또는 "K(i)"로서 나타낸다. 물론, "동기화 시퀀스의 결정"은 동기화 시퀀스의 임시 위치의 결정으로서 이해된다. "수신 신호 시퀀스"는 예를 들어 복조, 필터링, 디로테이션, 스케일링 또는 아날로그-디지털 변환에 의하여 수신 신호로부터 유도되는 신호 시퀀스로서 이해된다.

그러한 방법에 의해 형성되거나 얻어질 수 있는 동기화 시퀀스도 동기 시퀀스 형성 방법을 특정화함으로써 본 발명의 범위 내에 있게 되며, 특히, 그것을 구체적으로 이동국 또는 가입자 스테이션을 기지국과 동기화시키기 위해 데이터 전송 시스템에 사용하는 것도 역시 본 발명의 범위 내에 있다.

본 발명은 동기화 시퀀스로서 이용하기 위하여 길이 16인 두 개의 구성 시퀀스를 기초로 하는 계층적 시퀀스를 제공하는데, 이는 구성 시퀀스들 자신들이 계층적 시퀀스 또는 골레이 시퀀스가 되도록 하는 것이 가능하다.

수신단에서 복잡성을 추가로 감소하는 것은 구성 시퀀스로서 골레이 시퀀스 또는 계층적 시퀀스의 선택에 의하여 달성된다.

계층적 동기화 시퀀스의 상기 설계 원리는 완전한 길이에서 구성 시퀀스의 반복을 상상하는데, 이러한 반복은 제 2 구성 시퀀스의 대응하는 엘리먼트의 값에따라 조절된다.

제 1 구성 시퀀스의 첫 번째 절반부(또는 다른 부분)에 대한 한번의 반복만이 수행되고, 다음에 두 번째 절반부 및 그의 반복이 수행되는 것이 개발되었다. 반복은 제 2 구성 시퀀스의 대응하는 엘리먼트의 값에 따라 다시 조절된다. 파라미터 s는 코히어런트 부분으로서 반복되는 구성 시퀀스의 일부를 지정하는 것으로서 이용된다. "일반화 계층적 시퀀스"를 형성하는 이러한 일반화되고 확장된 공식을 설명하는 수식은 다음과 같다:

x₁(i) = x₄(i mod s+s＊(i div sn₃)) ＊x₃((i div s)mod n₃), for i=0...n₃＊n₄-1.

s=n₄에 대하여, 일반화 계층적 시퀀스"를 나타내는 이러한 식은 "계층적 동기화 시퀀스"를 형성하는 앞서 설명한 식과 대응한다.

구성 시퀀스로서 특히 적합한 골레이 시퀀스를 나타내는 파라미터를 복잡한 시뮬레이션을 이용하여 발견하는 것이 가능하였다.

본 발명의 특정 개선에 의하여 계층적 256칩 시퀀스, 특히 동기화 시퀀스, 골레이 시퀀스인 제 1구성 시퀀스, 및 두 개의 구성 골레이 시퀀스(길이 4)를 기초한 구성 시퀀스를 가진 일반화 계층적 시퀀스인 제 2구성 시퀀스를 형성하기 위하여 길이 16인 구성 시퀀스를 이용한다.

예를 들어, x₂는 지연 매트릭스 D²=[8, 4, 1, 2] 및 가중 매트릭스 W²=[1, -1, 1, 1]에 의하여 얻은 길이 16의 골레이 시퀀스로서 정의된다. x₁은 일반화 계층적 시퀀스이며, 여기서 케이스 s=2, 두 개의 골레이 시퀀스 x₂및 x₄는 구성 시퀀스로서 이용된다. x₃및 x₄는 동일하며, 지연 매트릭스 D³= D⁴= [1, 2] 및 가중 매트릭스 W³= W⁴= [1, 1]에 의해 표시되는 길이 4의 골레이 시퀀스로서 정의된다.

골레이 상보 시퀀스로서 표시되는 골레이 시퀀스 a_N은 이 경우 다음 식을 이용하여 형성될 수 있다:

a₀(k) = δ(k) 및 b₀(k) = δ(k)

a_n(k) = a_n-1(k) + w_nㆍb_n-1(k-D_n)

b_n(k) = a_n-1(k) - w_nㆍb_n-1(k-D_n)

k = 0, 1, 2, ..., 2^N,

n = 1, 2, ..., N.

δ(k) 크로네커 델타 함수

D 지연 매트릭스

W 가중 매트릭스

도 1에는 예컨대 GSM(Global System for Mobile Communication; 이동 통신용 글로벌 시스템)과 같은 셀 방식 이동 무선 네트워크가 도시되어 있는데, 그것은 서로 네트워킹되고/되거나 고정 네트워크(PSTN/ISDN)에의 액세스를 제공하는 다수의 이동 스위칭 센터(MSC)로 이루어진다. 또한, 그러한 이동 스위칭 센터(MSC)는 각각 데이터 처리 시스템으로도 형성될 수 있는 하나 이상의 기지국 컨트롤러(BSC)에 접속된다. UMTS(Universal Mobile Telecommunication System; 만국 이동 전기 통신 시스템)에서도 역시유사한 구조를 찾아볼 수 있다.

다시, 각각의 기지국 컨트롤러(BSC)는 하나 이상의 기지국(BS)에 접속된다. 그러한 기지국(BS)은 에어 인터페이스(air interface)를 사용하여 다른 무선국, 소위 이동국(MS)과의 무선 링크를 구축할 수 있는 무선국이다. 주파수 대역(b) 내에 있는 무선 채널(f) 중의 정보는 이동국(MS)과 그 이동국(MS)에 배속된 기지국(BS)간의 무선 신호에 의해 전송될 수 있다. 기지국의 무선 신호의 범위는 실질적으로 무선 셀(FZ)을 규정한다.

기지국(BS)과 기지국 컨트롤러(BSC)는 서로 결합되어 기지국 시스템(BSS)을 형성할 수 있다. 그 경우, 기지국 시스템(BSS)은 무선 채널 관리 및/또는 할당, 데이터 전송 속도 매칭, 무선 전송 링크의 감시, 권한 이양 절차, 및 CDMA 시스템인 경우에는 사용하려는 스프레드 코드 세트의 할당에 대해서도 관할하고, 그에 필요한 신호 방식 정보를 이동국(MS)에 전달한다.

듀플렉스 시스템(duplex system)의 경우, GSM과 같은 FDD(Frequency-Division Duplex; 주파수 분할 듀플렉스) 시스템에서는 업링크(uplink)(u)(이동국(전송 유니트)으로부터 기지국(수신 유니트)으로의)에 대해 다운링크(downlink)(d)(기지국(전송 유니트)으로부터 이동국(수신 유니트)으로의)에 대한 것과는 상이한 주파수 대역을 제공하는 것이 가능하다. FDMA(frequency-Division Multiple access; 주파수 분할 다원 액세스) 방법에 의해 상이한 주파수 대역(b) 내에서 다수의 주파수 채널(f)이 실현될 수 있다.

본 출원의 범위 내에서의 전송 유니트이란 통신 유니트, 전송 유니트, 수신 유니트, 통신 터미널, 무선국, 이동국, 또는 기지국을 의미하기도 한다. 본 출원의 범위 내에서 사용되는 용어 및 예는 종종 GSM 이동 무선 시스템과도 관련된 것이기는 하지만, 결코 그에 한정되는 것이 아니라, 당업자라면 본 설명에 의거하여 CDMA 시스템, 특히 광대역 CDMA 시스템과 같은 다른 이동 무선 시스템, 어쩌면 장래의 이동 무선 시스템에도 용이하게 그것을 반영시킬 수 있을 것이다.

데이터는 다원 액세스 방법에 의해 에어 인터페이스를 경유하여 하나 이상의 특정의 접속처 및/또는 적절한 가입자에 효과적으로 전송되고, 분리되며, 할당될수 있다. 그를 위해, 시분할 다원 액세스(time-division multiple access; TDMA), 주파수 분할 다원 액세스(frequency-division multiple access; FDMA), 코드 분할 다원 액세스(code-division multiple access; CDMA), 또는 그러한 다수의 다원 액세스 방법의 조합을 사용할 수 있다.

FDMA에서는 주파수 대역(b)이 다수의 주파수 채널(f)로 분해되고; 그러한 주파수 채널은 시분할 다원 액세스(TDMA)에 의해 타임 슬롯(time slot; ts)으로 분할된다. 타임 슬롯(ts) 및 주파수 채널(f)내에서 전송되는 신호는 링크에 특유하게 데이터로 변조된 확산 코드, 소위 CDMA 코드(cc)에 의해 분리될 수 있다.

그와 같이 생성된 물리적 채널은 정해진 개요에 따라 논리 채널에 할당된다. 논리 채널은 물리적으로 다음과 같은 2가지 유형으로 구별된다: 신호 방식 정보(또는 제어 정보)를 전송하는 신호 방식 채널(signaling channel)(또는 제어 채널) 및 유용 데이터를 전송하는 트래픽 채널(traffic channel; TCH).

신호 방식 채널은 추가로 다음과 같이 세분된다:

- 방송 채널

- 공통 채널

- 전용/액세스 제어 채널(DCCH/ACCH)

방송 채널의 그룹은 이동국(MS)이 그것에 의해 기지국 시스템(BSS)으로부터 무선 정보를 수신하는 방송 제어 채널(BCCH), 주파수 보정 채널(FCCH), 및 동기화 채널(SCH)을 포함한다. 공통 제어 채널은 랜덤 액세스 채널(RACH)을 포함한다. 그 경우, 그러한 논리 채널을 실현하도록 전송되는 버스트 또는 신호 시퀀스가 상이한 목적으로 동기화 시퀀스 K(i)를 포함하거나, 동기화 시퀀스 K(i)가 상이한 목적으로 그러한 논리 채널로 전송될 수 있다.

이후로, 이동국(MS)을 기지국(BS)과 동기화시키는 방법에 관해 예를 들어 설명하기로 한다: 초기에 지국에 대해 탐색하거나 셀에 대해 탐색하는 제1 단계(초기 셀 탐색 절차) 동안에는 이동국(MS)이 1차 동기화 채널(SCH(PSC))을 사용하여 타임 슬롯을 가장 강한 기지국과 동기화시키게 된다. 그것은 모든 기지국에 의해 발사된 1차 동기화 코드(cp)(동기화 시퀀스)와 정합된 정합 필터(matched filter) 또는 적절한 회로에 의해 보장될 수 있다. 그 경우, 모든 기지국(BS)은 길이 256의 동일한 1차 동기화 코드(cp)를 발사한다.

이동국은 상관 작업에 의해 수신 시퀀스로부터 수신 동기화 시퀀스 K(i)를 결정한다. 그 경우, 이동국의 수신 구역 내에 위치된 각각의 기지국의 각각의 수신 동기화 시퀀스에 대한 정합 필터의 출력에 의해 피크가 출력된다. 가장 강한 피크의 위치를 검출함으로써 슬롯 길이의 모듈로 가장 강한 기지국의 타이밍을 결정할 수 있게 된다. 보다 더 큰 신뢰성을 보장하기 위해, 정합 필터의 출력은 타임 슬롯의 수에 걸쳐 넌-코히어런트(non-coherent)하게 누적될 수 있다. 따라서, 이동국은 길이 256 칩의 동기화 시퀀스에 걸쳐 정합 필터 연산으로서 상관 작업을 실행한다.

동기화 코드 cp는 이 경우길이 n1 및 n2의 두 개의 구성 시퀀스 x1 및 x2로부터의 다음 식을 이용하여 계층적 동기화 시퀀스 K(i) 또는 y(i)에 따라 형성될 수 있다:

y(i) = x₂(i mod n₂) ＊x₁(i div n₂) for i =0...(n₁＊n₂)-1.

구성 시퀀스 x₁및 x₂는 길이 16이며(즉, n₁=n₂=16), 다음식에 의하여 정의된다.

x ₁ 은 상기 공식을 이용한 일반화 계층적 시퀀스인데, 이 경우 케이스 s=2가 선택되며, 두 개의 골레이 시퀀스 x₃및 x₄는 구성 시퀀스로서 이용된다.

x ₂ 는 지연 매트릭스 D²=[8, 4, 1, 2] 및 가중 매트릭스 W²=[1, -1, 1, 1]에 의하여 얻은 길이 16(N₂=2)의 골레이 시퀀스로서 정의된다. x₁은 일반화 계층적 시퀀스이며, 여기서 케이스 s=2, 두 개의 골레이 시퀀스 x₂및 x₄는 구성 시퀀스로서 이용된다.

x ₃ 및 x₄는 지연 매트릭스 D³= D⁴= [1, 2] 및 가중 매트릭스 W³= W⁴= [1, 1]로 정의되는 길이 4(N=2)의 동일한 골레이 시퀀스이다.

골레이 시퀀스는 다음 순환식을 이용하여 형성될 수 있다:

a₀(k) = δ(k) 및 b₀(k) = δ(k)

a_n(k) = a_n-1(k) + w_nㆍb_n-1(k-D_n)

b_n(k) = a_n-1(k) - w_nㆍb_n-1(k-D_n)

k = 0, 1, 2, ..., 2^N,

n = 1, 2, ..., N.

따라서 a_N은 요구되는 골레이 시퀀스를 정의한다.

도 2는 연산 유니트 또는 인터페이스 유니트(MI), 제어 장치(STE), 처리 장치(VE), 전원 장치(SVE), 수신 장치(EE), 및 필요에 따른 전송 유니트(SE)으로 이루어진 이동국(MS)일 수 있는 무선국을 나타낸 것이다.

제어 장치(STE)는 기본적으로 기록 및 판독에 의해 메모리 칩(SPE)을 액세스할 수 있는 프로그램 제어 마이크로컨트롤러(MC)를 구비한다. 마이크로컨트롤러(MC)는 무선국의 모든 기본 소자 및 기능을 제어하고 감시한다.

처리 장치(VE)는 마찬가지로 메모리 칩(SPE)을 액세스할 수 있는 디지털 신호 프로세서(DSP)에 의해 형성될 수 있다. 덧셈 및 곱셈 수단은 처리 장치(VE)에 의해 실현될 수 있다.

마이크로제어기(MC) 및/또는 디지털 신호 프로세서(DSP) 및/또는 저장 디바이스(SPE) 및/또는 당업자에게 공지된 추가의 계산 엘리먼트는 이 경우 청구항 1내지 12항에 따른 방법이 수행될 수 있도록 설정된 프로세서 디바이스를 형성하도록 결합될 수 있다.

무선국 및 통신 사이클은 물론, 특히 신호 방식 절차를 제어하는데 필요한 프로그램 데이터와 신호 처리 중에 생성된 정보는 휘발성 또는 비휘발성 메모리칩(SPE)에 기억된다. 또한, 상관의 목적으로 사용되는 동기화 시퀀스 K(i) 및 상관 합 계산의 중간 결과도 역시 그에 기억된다. 즉, 본 발명의 범위 내의 동기화 시퀀스 K(i)는 이동국 및/또는 기지국에 기억된다. 동기화 시퀀스 또는 부분 신호 시퀀스나 부분 신호 시퀀스 쌍(K1(j); K2(k))을 나타내는 하나 이상의 파라미터가 이동국 및/또는 기지국에 기억되는 것도 가능하다. 이동국 및/또는 기지국에서 동기화 시퀀스 K(i)를 순열/단위 변수 쌍으로부터 나온 부분 신호 시퀀스 쌍(K1(j); K2(k))이나 부분 신호 시퀀스로부터 형성하는 것도 가능하다.

특히, 시스템의 하나의 기지국 또는 모든 기지국에 동기화를 위해 고정 간격 또는 가변 간격으로 발사되는 동기화 시퀀스 K(i)를 기억시키는 것이 가능하다. 기지국에 기억된 동기화 시퀀스 K(i)가 그로부터 형성될 수 있는 구성 시퀀스(부분 신호 시퀀스) 또는 파라미터는 이동국(MS)에 기억되어 계산상의 소요와 관련하여 바람직하게 상관 합을 계산하도록 이동국을 기지국과 동기화시키는데 사용된다.

신호 시퀀스 또는 부분 신호 시퀀스를 기억시키는 것은 임의적으로 코드화된 형태의 적절한 정보를 기억시킴으로써 실행될 수도 있고, 예컨대 휘발성 및/또는 비휘발성 메모리 칩과 같은 기억 장치에 의해 또는 동일한 효과를 내는 적절히 설계된 덧셈기 또는 곱셈기 입력 또는 적절한 하드웨어 구성에 의해 실현될 수도 있다.

고주파 섹션(HF)은 필요에 따라서는 변조기 및 증폭기(V)가 마련된 송신 유니트(SE)과, 복조기 및 역시 증폭기가 마련된 수신 유니트(EE)을 구비한다. 수신 유니트(EE)으로부터 유래된 아날로그 오디오 신호 및 아날로그 신호는 아날로그-디지털 변환기에 의해 디지털 신호로 변환되어 디지털 신호 프로세서(DSP)에 의해 처리된다. 처리 후에는 디지털 신호가 디지털-아날로그 변환기에 의해 필요에 따라 아날로그 오디오 신호나 기타의 출력 신호 및 전송 유니트(SE)에 공급될 아날로그 신호로 변환된다. 그를 위해, 필요에 따라 변조 또는 복조가 실행된다.

전송 유니트(SE) 및 수신 유니트(EE)에는 신시사이저(SYN)를 경유하여 전압 제어 발진기(VCO)의 주파수가 공급된다. 전위 제어 발진기(VCO)에 의해 무선국의 프로세서 장치의 타이밍을 위한 시스템 클록도 발생될 수 있다.

안테나 장치(ANT)는 이동 무선 시스템의 에어 인터페이스를 경유하여 신호를 수신 및 전송하기 위해 마련된다. 신호는 GSM(이동 통신용 글로벌 시스템)과 같은 일부의 이동 무선 시스템의 경우에 시간에 걸친 펄스로 된 소위 버스트로 수신 및 전송된다.

무선국은 기지국(BS)일 수도 있다. 그 경우, 연산 유니트(MMI)의 스피커 소자 및 마이크로폰 소자는 예컨대 기지국 컨트롤러(BSC) 또는 스위칭 장치(MSC)를 경유하는 이동 무선 네트워크의 링크에 의해 대체될 수 있다. 기지국(BS)은 적절한 다수의 전송 및 수신 장치를 각각 구비하여 다수의 이동국(MS)과 동시에 데이터를 교환한다.

도 3에는 길이 W의 수신 신호로부터 얻어진 신호 시퀀스일 수도 있는 수신 신호 시퀀스 E(1)가 도시되어 있다. 서두에 특정화된 식에 따라 제1 상관 합 S0을 계산하기 위해, 그러한 수신 동기화 시퀀스 E(1)의 제1 섹션의 요소에 길이 n의 동기화 시퀀스 K(i)의 해당 요소를 서로 짝을 지워 곱하고, 결과적으로 얻어진 부분결과의 길이를 상관 합 S0에 더한다.

또 다른 상관 합 S1을 계산하기 위해, 도면에 도시된 바와 같이 동기화 시퀀스 K(i)를 1 요소만큼 우측으로 이동시키고, 동기화 시퀀스 K(i)의 요소에 신호 시퀀스 E(1)의 해당 요소를 짝을 지워 곱하며, 생성된 부분 결과를 합하여 상관 합 S1을 형성한다.

신호 시퀀스의 요소 및 수신 동기화 시퀀스의 요소가 각각 벡터를 형성하도록 결합된다면, 동기화 시퀀스의 요소에 수신 신호 시퀀스의 해당 요소를 짝을 지워 곱하고 후속으로 더하는 것이 다음과 같이 벡터 표기법으로 스칼라 적으로서 묘사될 수도 있다:

그와 같이 결정된 상관 합 S에서는 최대치를 탐색하고 그러한 상관 합 S의 최대치를 미리 정해진 한계치와 비교하여 수신 신호 E(1) 중에 미리 정해진 동기화 시퀀스 K(i)가 들어 있는지의 여부 및 들어 있다면 그것이 어디에 위치되는지를 결정하며, 그에 따라 2개의 무선국을 서로 동기화시키거나 동기화 시퀀스 K(i)의 형태로 확산 코드가 변조되어 형성되었던 데이터를 검출하게 된다.

도 4은 길이 nx 및 ny의 골레이 시퀀스 X, Y를 성분 시퀀스 K1, K2로서 사용할 경우의 신호 시퀀스에 대한 효율적 계층 상관기를 나타낸 것이다. 그러한 상관기는 각각 효율적 골레이 상관기로서 형성되어 직렬 접속된 2개의 정합 필터(도 4 a)로 이루어진다. 도 4b)는 시퀀스 X에 대한 정합 필터를, 그리고 도 4c)는 시퀀스 Y에 대한 정??합 필터를 각각 나타내고 있다.

다음의 도면 부호는 도 4b)에 적용되는 것이다:

n = 1, 2, …, NX

ny: 시퀀스 Y의 길이

nx: 시퀀스 X의 길이

NX: nx = 2^NX에 의한

DX_n: DX_n=

PX_n: 부분 신호 시퀀스 X에 대한 수 {0, 1, 2, …, NX-1}의 순열

WX_n: (+1, -1, +i, 또는 -i)로부터 나오는 부분 신호 시퀀스 X에 대한 가중치

다음의 도면 부호는 도 4c)에 적용된다:

n = 1, 2, …, NY

ny: 시퀀스 Y의 길이

NY: ny = 2^NY에 의한

DY_n: DY_n=

PY_n: 부분 신호 시퀀스 X에 대한 수 {0, 1, 2, …, NY-1}의 순열

WY_n: (+1, -1, +i, 또는 -i)로부터 나오는 부분 신호 시퀀스 Y에 대한 가중치

정의:

a_n(k) 및 b_n(k)는 길이 2^N의 2개의 복소수 시퀀스이고,

δ(k)는 크로네커 델타 함수이며,

k는 시간을 나타내는 정수이고,

n은 반복 수이며,

D_n은 지연이고,

P_n, n = 1, 2, …, N은 수 {0, 1, 2, …, N-1}의 임의의 순열이며,

W_n은 값 +1, -1, +i, -i를 가중치로서 취할 수 있다.

길이 2^N의 골레이 시퀀스의 상관은 다음과 같이 효율적으로 실행될 수 있다:

r(k)를 수신 신호 또는 다른 상관 단계의 출력이라고 할 경우에 시퀀스 R_a ⁽⁰⁾(k) 및 R_b ⁽⁰⁾(k)를 R_a ⁽⁰⁾(k) = R_b ⁽⁰⁾(k) = r(k)로서 정의한다.

다음의 단계를 N번 실행하는데, n은 1로부터 N까지 진행한다:

다음의 2개의 식을 계산한다:

이 경우, W^* _n은 W_n의 켤레 복소수를 지시한다. 가중치 W가 실수이면, W^* _n은 W_n과 같다.

그 경우에는 R_a ⁽ⁿ⁾(k)이 계산하려는 상관 합이 된다.

수신기에서의 길이 256(2⁸) 칩의 동기화 시퀀스에 대한 효율적 골레이 상관기는 전체적으로 2*8-1 = 15의 복소수 덧셈기를 구비한다.

계층 상관 및 효율적 골레이 상관기를 조합함으로써 2개의 성분 시퀀스 X 및 Y에 의해 기술되는 길이 256(2⁴·2⁴)의 계층 코드가 단지 2·4-1+2·4-1 = 14개의 복소수 덧셈기만을 필요로 하게 된다(4가 성분 시퀀스를 사용할지라도).

이는 계산시 노력을 7%감소시키는데, 이는 CDMA 무선 레디오 시스템에서 일차 동기화에 있어서 매우 높은데, 효율적인 계층적 상관기 및 골레이 상관기가 결합될 수 있기 때문이다. 전체 상관기, 일반화 계층적 골레이 시퀀스에 대한 효율적인 절단(truncated) 골레이 상관기의 가능한 구현은 도 5에 도시되어 있다. 이는 또한 절단 골레이 상관기로서 표시되는데, 이는 출력중 하나가 특정 스테이지에서 절단되고, 이것 대신 다른 출력이 다음 스테이지에 대한 입력으로서 이용되기때문이다.

벡터 D는 D = [128, 16, 64, 32, 8, 4, 1, 2] 및 W = [1, -1, 1, 1, 1, 1, 1, 1]로 정의된다. 이 상관기는 계산된 상관 합당 단지 13개의 덧셈만을 요구한다.

간단한 계층적 또는 골레이-지원 구조를 가지는 시퀀스와 비교함으로써, 일반화 계층적 골레이 시퀀스는 이러한 골레이 시퀀스에 의하여 상관 합을 계산하기 위하여 더 효율적인 선택을 기초로 하는 장점을 제공한다. 그러나, 시뮬레이션은 상대적으로 높은 주파수 에러인 경우에도 슬롯 동기화에 대하여 양호한 결과를 나타낸다.

계층적 골레이 시퀀스는 두 개의 간단한 방법으로 아래에서 비교된다.

도 6은 간단한 계층적 시퀀스를 위한 효율적인 상관기 및 계층적 상관을 위한 간단한 상관 방법을 먼저 도시한다.

계층적 상관은 두 개의 연결되고, 매칭되는 필터 블록으로 구성되는데, 이는 각각의 경우 구성 시퀀스중 하나를 통하여 표준화 상관을 수행한다. x₁을 통한 상관(16-심볼 누산)은 x₂를 통한 상관(16-칩 누산) 전에 수행되는 것으로 가정된다. 이는 수행 선택중 하나인데, 두 개의 정합 필터 블록(도 6의 점선으로 감싸인 곳)은 모든 원하는 시퀀스에서 연결될 수 있는 선형 시스템이기 때문이다. 최소 워드 라인을 가진 240n 지연 라인은 이 방식으로 구현될 수 있는데, 어떠한 누산도 미리 수행되지 않고 따라서 어떠한 신호/간섭 이득이 얻어지지 않기 때문이다. 여기서,n은 오버샘플링을 나타낸다. 즉 얼마나 많은 샘플이 칩 간격당 수행되는 지를 나타낸다.

전술한 바와 같이, 정합 필터 블록중 한 또는 두 개는 다시 (일반화) 계층적 시퀀스를 위한 상관기 또는 효율적인 골레이 상관기(EGC)로 대체될 수 있다.

도 7은 간단한 골레이 시퀀스를 위한 효율적인 골레이 상관기(EGC)에 대한 간단한 상관 방법을 도시한다. 효율적인 계층적 골레이 상관기의 설계는 간단한 계층적 시퀀스(도 6참조)를 위한 효율적인 상관기와 대응하는데, 두 개의 가산기가 생략될 수 있는 것이 예외이다.

도 8은 일반화 계층적 골레이 시퀀스에 대한 효율적인 골레이 상관기를 도시한다. 15개의 가산기에서 두 개의 가산기를 절약하는 것은 방법의 복잡성을 확실하게 감소시킨다.

도 9은 시뮬레이션 결과를 도시하는데, 슬롯-동기화 단계는 주파수 에러가 없는 경우와 있는 경우에 여러 가지 칩/노이즈 비율(CNR)에 대해 3km/h로 단일 경로 레일리 페이딩 채널에서 검사되었다. 이하에서 S_new로서 표시되는 다른 동기화 코드와 비교하여, 이하에서 GHG로서 표시되는 상기 동기화 코드는 슬롯-동기화 파워에 배하여 실제 적합하다는 것을 보여준다. 결과는 평균 24 슬롯을 이용하는 것에 적용될 수 있다. 32심볼중에서 무작위 선택을 기초로 하는 이차 동기화 채널은 일차 동기화 채널(PSC)과 공통으로 전송된다. 그래프는 동기화 코드 S_new및 일반화 계층적 골레이 동기화 코드 GHG사이에서 주파수 에러가 없는 경우와 주파수 에러가10kHz인 경우에 실제적 차이가 없는 것을 나타낸다.

제안된 동기화 시퀀스 GHG는 특히 10kHz의 경우 S_old(점선 커브) 보다 우수한 자기상관 성질을 가진다. 따라서 그래프는 GHG의 동기화 성질이 실제 사용과 관련하여 최적인 것을 나타낸다. S_old는 주파수 에러에 대하여 특히 최적화되지 않은 계층적 상관 시퀀스이다.

따라서 일차 동기화 채널(PSC)에 대한 일반화 계층적 골레이 시퀀스의 이용에 의하여 수신단에서 계산 복잡성을 감소시키고; 그 복잡성은 출력 샘플당 30개의 덧셈을 가진 통상적인 시퀀스 및/또는 15개의 덧셈을 가진 골레이 시퀀스와 비교하여 단지 13개의 덧셈으로 감소된다.

시뮬레이션은 제안된 동기화 시퀀스 GHG는 낮고 그리고 상대적으로 높은 에러 모두의 경우에 우수한 동기화 성질을 가지는 것을 나타낸다. 낮은 계산 복잡성 때문에, 전용 하드웨어가 적게 요구되고 낮은 전력이 소모된다.

Claims

길이 n인 동기화 시퀀스 y(i)를 형성하는 방법으로서,

상기 동기화 시퀀스 y(i)는 다음 식: y(i) = x₂(i mod n₂) ＊x₁(i div n₂) for i =0...(n₁＊n₂)-1에 따라 길이 n1의 제 1 구성 시퀀스 x1 및 길이 n2의 제 2 구성 시퀀스 x2를 기초로 하는 방법.
제 1항에 있어서, 상기 동기화 시퀀스 y(i)는 길이 256이고, 상기 구성 시퀀스 x1, x2는 길이 16인 것을 특징으로 하는 방법.
전술한 항중 어느 한항에 있어서, 상기 구성 시퀀스 x1 또는 x2중 적어도 하나는 골레이 시퀀스인 것을 특징으로 하는 방법.
제 3항에 있어서, 상기 적어도 하나의 구성 시퀀스 x₁또는 x₂는 골레이 시퀀스이며, 상기 골레이 시퀀스는 다음 파라미터: 지연 매트릭스 D¹=[8, 4, 1, 2] 및 가중 매트릭스 W¹=[1, -1, 1, 1]; 또는 지연 매트릭스 D²=[8, 4, 1, 2] 및 가중 매트릭스 W²=[1, -1, 1, 1]을 기초로 하는 것을 특징으로 하는 방법.
전술한 항중 어느 한항에 있어서, 상기 적어도 하나의 구성 시퀀스 x₁또는 x₂는 다음식:

x₁(i) = x₄(i mod s+sㆍ(i div sn₃)) ㆍx₃((i div s)mod n₃), for i=0...(n₃ㆍn₄)-1;

또는

x₂(i) = x₄(i mod s+sㆍ(i div sn₃)) ㆍx₃((i div s)mod n₃), for i=0...(n₃ㆍn₄)-1에 따라 형성되는 것을 특징으로 하는 방법.
제 5항에 있어서, 상기 x₃및 x₄는 동일하며, 길이 4인 골레이 시퀀스로서 다음 파라미터: 지연 매트릭스 D³= D⁴= [1, 2] 및 가중 매트릭스 W³= W⁴= [1, 1]을 기초로 하는 것을 특징으로 하는 방법.
제 3 내지 6항중 어느 한항에 있어서, 골레이 시퀀스 a_N은 다음 순환식:

a₀(k) = δ(k) 및 b₀(k) = δ(k)

a_n(k) = a_n-1(k) + w_nㆍb_n-1(k-D_n)

b_n(k) = a_n-1(k) - w_nㆍb_n-1(k-D_n)

k = 0, 1, 2, ..., 2^N,

n = 1, 2, ..., N.

δ(k) 크로네커 델타 함수

에 의하여 정의되는 것을 특징으로 하는 방법.
전술한 항중 어느 한항에 있어서, 상기 동기화 시퀀스 y(i)는 적어도 2개의 전송 유니트를 동기화하기 위하여 형성되거나 그리고/또는 전송되는 것을 특징으로 하는 방법.
수신 신호 시퀀스 E(1)에 포함되고 청구항 제 1 내지 8항중 어느 한항에 따른 방법에 의하여 얻어질 수 있는 미리 설정된 동기화 시퀀스 y(i)를 결정하는 방법으로서,

상기 동기화 시퀀스 y(i)의 상관 합 S는 수신 신호 시퀀스 E(1)의 대응하는 부분에 의하여 결정되는 방법.
제 9항에 있어서, 적어도 하나의 효율적인 골레이 상관기(EGC)는 적어도 하나의 상관 합 S를 결정하기 위하여 이용되는 것을 특징으로 하는 방법.
청구항 1내지 8항중 어느 한항에 따른 방법에 의하여 얻을 수 있는 동기화시퀀스 y(i)를 방출하는 기지국에서 기지국(BS)과 이동국(MS)을 동기화하는 방법으로서,

이동국은 상기 동기화 시퀀스 y(i)를 수신하고 동기화를 위하여 이를 처리하는 동기화 방법.
청구항 1내지 8항중 어느 한항에 따른 방법에 의하여 얻을 수 있는 동기화 시퀀스 y(i)를 방출하는 기지국에서 기지국(BS)과 이동국(MS)을 동기화하는 방법으로서,

이동국은 청구항 9 또는 10항에 따른 동기화 시퀀스 y(i)를 결정하는 동기화 방법.
청구항 1내지 8항중 어느 한항에 따른 방법에 의하여 얻을 수 있는 동기화 시퀀스 y(i)를 저장하는 수단(SPE) 및 수신 유니트(MS)와 동기화하기 위하여 상기 동기화 시퀀스 y(i)를 방출하는 수단을 가지는 전송 유니트(BS).
동기화 시퀀스 y(i)를 나타내는 파라미터 또는 구성 시퀀스를 저장하는 수단(SPE), 청구항 1내지 8항중 어느 한항에 따른 방법에 의하여 얻을 수 있는 동기화 시퀀스 y(i)를 형성하는 수단 및 수신 유니트(MS)와 동기화하기 위하여 상기 동기화 시퀀스 y(i)를 방출하는 수단을 가지는 전송 유니트(BS).
청구항 1내지 8항중 어느 한항에 따른 방법에 의하여 얻을 수 있는 동기화 시퀀스 y(i)를 저장하는 수단(SPE), 수신 신호 시퀀스 E(1)를 수신하는 수단 및 동기화 시퀀스 y(i)를 결정하는 수단을 가지는 수신 유니트(MS).
청구항 1내지 8항중 어느 한항에 따른 방법에 의하여 얻을 수 있는 동기화 시퀀스 y(i)를 나타내는 파라미터 또는 구성 시퀀스를 저장하는 수단(SPE), 수신 신호 시퀀스 E(1)를 수신하는 수단 및 동기화 시퀀스 y(i)를 결정하는 수단을 가지는 수신 유니트(MS).
제 15 또는 16항에 있어서, 상기 동기화 시퀀스 y(i)를 결정하는 적어도 하나의 효율적인 골레이 상관기를 가지는 것을 특징으로 하는 수신 유니트.
제 15내지 17항중 어느 한항에 있어서, 상기 동기화 시퀀스 y(i)를 결정하기 위하여 효율적인 골레이 상관기로서 설계된 두 개의 직렬 연결되고 매 칭되는 필터를 가지는 것을 특징으로 하는 수신 유니트.
동기화 시퀀스를 전송 및/또는 수신하는 방법으로서,

상기 동기화 시퀀스는 두 개의 구성 시퀀스로 구성되는데, 제 1 구성 시퀀스는 제 2 구성 시퀀스의 엘리먼트 수에 따라 반복되며,

상기 제 1 구성 시퀀스의 특정 반복의 모든 엘리먼트는 제 2 구성 시퀀스의대응하는 엘리먼트에 따라 조절되며, 제 1 구성 시퀀스의 반복은 서로 인터리빙되는 방법.
동기화 시퀀스를 전송 및/또는 수신하는 방법으로서,

길이(n₁＊n₂)인 동기화 시퀀스 y(i)는 식 y(i) = x₂(i mod s + s＊(i div sn)) ＊x₁((i div s) mod n₁), i =0...(n₁＊n₂)-1에 따라 길이 n₁및 n₂의 두 구성 시퀀스 x₁및 x₂로 구성되는 방법.
제 19 또는 20항에 있어서,

구성 시퀀스 x₂는 식:

x₂(i) = x₄(i mod s+s＊(i div sn₃)) ＊x₃((i div s)mod n₃), i=0...(n₃＊n₄)-1

또는 골레이 시퀀스에 따라 형성되는 것을 특징으로 하는 방법.