KR20020005874A - 반도체 메모리 장치의 데이터 출력 드라이버 - Google Patents

반도체 메모리 장치의 데이터 출력 드라이버 Download PDF

Info

Publication number
KR20020005874A
KR20020005874A KR1020000039356A KR20000039356A KR20020005874A KR 20020005874 A KR20020005874 A KR 20020005874A KR 1020000039356 A KR1020000039356 A KR 1020000039356A KR 20000039356 A KR20000039356 A KR 20000039356A KR 20020005874 A KR20020005874 A KR 20020005874A
Authority
KR
South Korea
Prior art keywords
voltage
node
data
nmos transistor
level
Prior art date
Application number
KR1020000039356A
Other languages
English (en)
Inventor
오치성
차기원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000039356A priority Critical patent/KR20020005874A/ko
Publication of KR20020005874A publication Critical patent/KR20020005874A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 메모리 장치의 데이터 출력 드라이버를 공개한다. 그 회로는 제1노드를 프리차지하기 위한 제1프리차지 회로, 제1상태의 데이터에 응답하여 제1노드를 펌핑하고 제1노드의 프리차지된 전압을 제2노드로 출력하기 위한 제1펌핑 회로, 제2상태의 데이터에 응답하여 제2노드를 리셋하기 위한 리셋 트랜지스터,고전압에 연결되고 제2노드의 전압에 응답하여 제3노드를 프리차지하기 위한 제2프리차지 회로, 제2노드의 전압과 발진 전압을 조합한 신호에 응답하여 제3노드를 펌핑하고 펌핑된 전압에 의해서 제2노드의 전압을 펌핑하기 위한 제2펌핑 회로, 제2노드의 전압에 응답하여 출력 데이터를 풀업하기 위한 풀업 트랜지스터, 및 제2상태의 데이터에 응답하여 출력 데이터를 풀다운하기 위한 풀다운 트랜지스터로 구성되어 있다. 따라서, 풀업용 NMOS트랜지스터의 게이트에서 발생되는 누설 성분에 의한 전압 강하를 보상함으로써 출력 데이터가 일정한 "하이"레벨을 유지할 수 있게 된다. 또한, 본 발명의 데이터 출력 드라이버를 적용함으로써 반도체 메모리 장치의 신뢰성이 향상될 수 있다.

Description

반도체 메모리 장치의 데이터 출력 드라이버{data output driver of a semiconductor memory device}
본 발명은 반도체 메모리 장치의 데이터 출력 드라이버에 관한 것으로, 특히 데이터 출력 드라이버의 풀업용 트랜지스터의 게이트 전압의 강하를 제거함으로써 "하이"레벨 출력 데이터의 레벨 강하를 방지할 수 있는 반도체 메모리 장치의 데이터 출력 드라이버에 관한 것이다.
종래의 반도체 메모리 장치의 데이터 출력 드라이버는 외부 전원전압과 접지전압사이에 직렬 연결된 풀업용 NMOS트랜지스터와 풀다운용 NMOS트랜지스터로 구성된다. 풀업용 트랜지스터로 NMOS트랜지스터가 사용되기 때문에 NMOS트랜지스터의 게이트 전압을 보상해주기 위한 레벨 보상 회로가 사용된다.
그리고, 종래의 반도체 메모리 장치의 데이터 출력 드라이버의 레벨 보상 회로는 내부 전원전압을 이용하여 풀업용 NMOS트랜지스터의 게이트 전압이 누설(Leakage) 성분에 의해서 낮아지는 것을 보상해주게 된다.
종래의 반도체 메모리 장치의 데이터 출력 드라이버의 레벨 보상 회로는 내부 전원전압을 이용하여 레벨을 보상하더라도 별 문제가 없었다. 그런데, 내부 전원전압의 레벨이 낮아짐에 따라 데이터 출력 드라이버의 풀업용 NMOS트랜지스터의 게이트 전압의 레벨을 충분히 보상해주지 못하게 되었다.
즉, 레벨 보상 회로가 낮은 내부 전원전압을 이용하여 데이터 출력 드라이버의 풀업용 NMOS트랜지스터의 게이트 전압의 레벨을 보상하도록 구성되어 있었기 때문에 풀업용 NMOS트랜지스터의 게이트에서 발생되는 누설 성분을 충분히 보상해 줄 수가 없게 되는 문제점이 발생하게 되었다.
본 발명의 목적은 데이터 출력 드라이버의 풀업용 트랜지스터의 게이트에서 발생되는 누설 성분에 의한 전압 강하를 보상할 수 있는 반도체 메모리 장치의 데이터 출력 드라이버에 관한 것이다.
이와같은 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 데이터 출력 드라이버는 제1노드를 프리차지하기 위한 제1프리차지 수단, 제1상태의 데이터에 응답하여 상기 제1노드를 펌핑하고 상기 제1노드의 프리차지된 전압을 제2노드로 출력하기 위한 제1펌핑 수단, 제2상태의 상기 데이터에 응답하여 상기 제2노드를 리셋하기 위한 리셋 수단, 고전압에 연결되고 상기 제2노드의 전압에 응답하여 제3노드를 프리차지하기 위한 제2프리차지 수단, 상기 제2노드의 전압과 발진 전압을 조합한 신호에 응답하여 상기 제3노드를 펌핑하고 상기 펌핑된 전압에 의해서 상기 제2노드의 전압을 펌핑하기 위한 제2펌핑 수단, 상기 제2노드의 전압에 응답하여 출력 데이터를 풀업하기 위한 풀업 트랜지스터, 및 상기 제2상태 데이터에 응답하여 상기 출력 데이터를 풀다운하기 위한 풀다운 트랜지스터를 구비한 것을 특징으로 한다.
도1은 종래의 반도체 메모리 장치의 레벨 보상회로 및 드라이버의 실시예의 회로도이다.
도2는 도1에 나타낸 반도체 메모리 장치의 데이터 출력 드라이버의 노드(d)와 출력 데이터(DQ)의 시간(t)에 따른 전압의 변화를 나타내는 그래프이다.
도3은 본 발명의 반도체 메모리 장치의 레벨 보상회로 및 드라이버의 실시예의 회로도이다.
도4는 도3에 나타낸 반도체 메모리 장치의 데이터 출력 드라이버의 노드(d)와 출력 데이터(DQ)의 시간(t)에 따른 전압의 변화를 나타내는 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치의 데이터 출력 드라이버를 설명하기 전에 종래의 반도체 메모리 장치의 데이터 출력 드라이버를 설명하면 다음과 같다.
도1은 종래의 반도체 메모리 장치의 레벨 보상 회로, 및 드라이버의 실시예의 회로도로서, 제1레벨 보상 회로(10), 제2레벨 보상 회로(12), 및 드라이버(14)로 구성되어 있다.
제1레벨 보상 회로(10)는 인버터들(I1, I2)과 캐패시터(C1)로 구성된 펌핑 회로(10-1), NMOS트랜지스터와 PMOS트랜지스터(P1)로 구성된 프리차지 회로(10-2), 및 NMOS트랜지스터(N2)로 구성된 리셋 회로(10-3)로 구성되어 있다. 제2레벨 보상회로(12)는 NAND게이트(NA1)와 캐패시터(C2)로 구성된 펌핑 회로(12-1)와 NMOS트랜지스터들(N3, N4, N5)로 구성된 프리차지 회로(12-2)로 구성되고, 드라이버(14)는 NMOS트랜지스터들(N6, N7)로 구성되어 있다.
도1에 나타낸 회로의 동작을 설명하면 다음과 같다.
노드(a)는 내부 전원전압(IVC)에서 NMOS트랜지스터(N1)의 문턱전압(Vt)을 뺀 전압(IVC-Vt)으로 프리차지된다.
"로우"레벨의 데이터(DB)가 입력되면 인버터(I1)는 "하이"레벨의 신호를 발생하고, 이에 따라, NMOS트랜지스터(N7)가 온되어 "로우"레벨의 출력 데이터(DQ)를 발생한다. 인버터(I2)는 "로우"레벨의 신호를 발생한다.
반면에, "하이"레벨의 데이터(DB)가 입력되면 인버터(I1)는 "로우"레벨의 신호를 발생하고, 인버터(I2)는 "하이"레벨의 신호를 발생한다. 이에 따라, NMOS트랜지스터(N2)가 오프되고 PMOS트랜지스터(P1)가 온되고, 캐패시터(C1)에 의한 펌핑 동작이 이루어져 노드(a)의 전압이 전압(2IVC-Vt)으로 펌핑된다. 따라서, 노드(a)의 전압이 노드(b)로 전달된다. 즉, 노드(b)로 전압(2IVC-Vt)이 전송된다. 노드(d)의 전압은 노드(b)의 전압과 동일하며, 따라서, NMOS트랜지스터(N3)가 온되어 노드(c)로 전압(IVC-Vt)이 전송된다. NMOS트랜지스터(N3)의 게이트로 인가되는 전압(2IVC-Vt)이 내부 전원전압(IVC)보다 크므로 NMOS트랜지스터(N3)에 의한 전압 강하를 발생하지 않게 된다.
노드(c)가 전압(IVC-Vt)으로 프리차치된 상태에서, 일정한 주기를 가지고 발진하는 발진 전압(OSC)이 "하이"레벨에서 "로우"레벨로 천이하게 되면NAND게이트(NA1)의 출력신호가 "하이"레벨이 되어 캐패시터(C2)에 의한 펌핑 동작이 이루어져 노드(c)는 전압(2IVC-Vt)으로 된다. 따라서, 노드(d)로 전압(2IVC-2Vt)이 전송된다. 이 전압은 발진 전압(OSC)에 의해서 주기적인 펌핑 동작이 이루어져 노드(b)의 전압이 "하이"레벨을 유지하는 동안 계속적으로 유지된다.
도2는 도1에 나타낸 반도체 메모리 장치의 데이터 출력 드라이버의 노드(d)와 출력 데이터(DQ)의 시간(t)에 따른 전압의 변화를 나타내는 그래프로서, 도2의 그래프로부터, 시간(t)이 경과됨에 따라 노드(d)의 레벨이 서서히 낮아지게 되고, 노드(d)의 레벨이 서서히 낮아짐에 따라 출력 데이터(DQ)의 레벨 또한 서서히 낮아지게 됨을 알 수 있다.
상술한 바와 같은 종래의 반도체 메모리 장치의 데이터 출력 드라이버는 레벨 보상 회로에 의해서 풀업용 NMOS트랜지스터(N6)의 게이트 전압을 전압(2IVC-2Vt) 레벨로 펌핑을 하지만 풀업용 NMOS트랜지스터(N6)의 게이트에서 발생되는 누설 전류를 보상할 만큼 충분하지 않기 때문에 외부 전원전압(EVC) 레벨의 출력 데이터(DQ)를 발생할 수 없게 된다는 문제점이 있다.
이는 반도체 메모리 장치의 내부 전원전압이 낮아짐에 따라 풀업용 NMOS트랜지스터(N6)의 게이트로 인가되는 전압이 낮아지게 때문이다.
도3은 본 발명의 반도체 메모리 장치의 레벨 보상 회로, 및 드라이버의 실시예의 회로도로서, 도1에 나타낸 종래의 반도체 메모리 장치의 구성과 동일한 구성을 가진다. 그러나, 프리차지 회로(22-2)로 내부 전원전압(IVC) 대신에 고전압(VPP)이 인가되어 구성되어 있다.
도3에서, 다른 블럭들의 부호 및 번호는 도1에 나타낸 블록들의 부호 및 번호와 동일하게 표시하고, 12는 22로 표시하고, 12-1은 22-1로, 12-2는 22-2로 각각 표시하였다.
도3에 나타낸 회로의 동작을 설명하면 다음과 같다.
노드(a)는 내부 전원전압(IVC)에서 NMOS트랜지스터(N1)의 문턱전압(Vt)을 뺀 전압(IVC-Vt)으로 프리차지된다.
"로우"레벨의 데이터(DB)가 입력되면 "로우"레벨의 출력 데이터(DQ)를 발생한다.
반면에, "하이"레벨의 데이터(DB)가 입력되면 인버터(I1)는 "로우"레벨의 신호를 발생하고, 인버터(I2)는 "하이"레벨의 신호를 발생한다. 이에 따라, NMOS트랜지스터(N2)가 오프되고 PMOS트랜지스터(P1)가 온되고, 캐패시터(C1)에 의한 펌핑 동작이 이루어져 노드(a)의 전압이 전압(2IVC-Vt)으로 펌핑된다. 따라서, 노드(a)의 전압이 노드(b)로 전달된다. 즉, 노드(b)로 전압(2IVC-Vt)이 전송된다. 노드(d)의 전압은 노드(b)의 전압과 동일하며, 따라서, NMOS트랜지스터(N3)가 온되어 노드(c)로 전압(V(d)-Vt, (여기에서, 전압(V(d))은 노드(d)의 전압을 말한다.))이 전송된다.
노드(c)가 전압(V(d)-Vt)으로 프리차치된 상태에서, 일정한 주기를 가지고 발진하는 발진 전압(OSC)이 "하이"레벨에서 "로우"레벨로 천이하게 되면 NAND게이트(NA1)의 출력신호가 "하이"레벨이 되어 캐패시터(C2)에 의한 펌핑 동작이 이루어져 노드(c)는 전압(V(d)+IVC-Vt)으로 된다. 따라서, 노드(d)로 전압(V(d)+IVC-2Vt)이 전송된다. 이 전압은 발진 전압(OSC)에 의해서 주기적인 펌핑 동작이 이루어져 노드(b)의 전압이 "하이"레벨을 유지하는 동안 계속적으로 유지된다.
도4는 도3에 나타낸 반도체 메모리 장치의 데이터 출력 드라이버의 노드(d)와 출력 데이터(DQ)의 시간(t)에 따른 전압의 변화를 나타내는 그래프로서, 도4의 그래프로부터, 시간(t)이 경과됨에 따라 노드(d)의 레벨이 일정하게 유지되고, 출력 데이터(DQ)의 레벨 또한 일정하게 유지됨을 알 수 있다.
본 발명의 반도체 메모리 장치의 데이터 출력 드라이버는 프리차지 회로의 전원전압으로 고전압(VPP)을 이용함으로써 풀업용 NMOS트랜지스터의 게이트에서 발생되는 누설 전류를 보상하여 출력 데이터의 "하이"레벨을 일정한 레벨로 유지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 반도체 메모리 장치의 데이터 출력 드라이버는 풀업용 NMOS트랜지스터의 게이트에서 발생되는 누설 성분에 의한 전압 강하를 보상함으로써 출력 데이터가 일정한 "하이"레벨을 유지할 수 있게 된다.
따라서, 본 발명의 데이터 출력 드라이버를 적용함으로써 반도체 메모리 장치의 신뢰성이 향상될 수 있다.

Claims (3)

  1. 제1노드를 프리차지하기 위한 제1프리차지 수단;
    제1상태의 데이터에 응답하여 상기 제1노드를 펌핑하고 상기 제1노드의 프리차지된 전압을 제2노드로 출력하기 위한 제1펌핑 수단;
    제2상태의 상기 데이터에 응답하여 상기 제2노드를 리셋하기 위한 리셋 수단;
    고전압에 연결되고 상기 제2노드의 전압에 응답하여 제3노드를 프리차지하기 위한 제2프리차지 수단;
    상기 제2노드의 전압과 발진 전압을 조합한 신호에 응답하여 상기 제3노드를 펌핑하고 상기 펌핑된 전압에 의해서 상기 제2노드의 전압을 펌핑하기 위한 제2펌핑 수단;
    상기 제2노드의 전압에 응답하여 출력 데이터를 풀업하기 위한 풀업 트랜지스터; 및
    상기 제2상태 데이터에 응답하여 상기 출력 데이터를 풀다운하기 위한 풀다운 트랜지스터를 구비한 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 드라이버.
  2. 제1항에 있어서, 상기 풀업 트랜지스터는
    외부 전원전압이 인가되는 드레인과 상기 제2노드의 전압이 인가되는 게이트를 가진 제1NMOS트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 드라이버.
  3. 제1항에 있어서, 상기 제2프리차지 수단은
    상기 고전압이 인가되는 드레인과 상기 제2노드의 전압이 인가되는 게이트를 가진 제2NMOS트랜지스터;
    상기 제2NMOS트랜지스터의 소스에 연결된 드레인과 상기 고전압이 인가되는 게이트를 가진 제3NMOS트랜지스터; 및
    상기 제3NMOS트랜지스터의 소스와 상기 제3노드에 공통 연결된 게이트와 드레인 및 상기 제2노드에 연결된 소스를 가진 제4NMOS트랜지스터를 구비한 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 드라이버.
KR1020000039356A 2000-07-10 2000-07-10 반도체 메모리 장치의 데이터 출력 드라이버 KR20020005874A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039356A KR20020005874A (ko) 2000-07-10 2000-07-10 반도체 메모리 장치의 데이터 출력 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039356A KR20020005874A (ko) 2000-07-10 2000-07-10 반도체 메모리 장치의 데이터 출력 드라이버

Publications (1)

Publication Number Publication Date
KR20020005874A true KR20020005874A (ko) 2002-01-18

Family

ID=19677179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039356A KR20020005874A (ko) 2000-07-10 2000-07-10 반도체 메모리 장치의 데이터 출력 드라이버

Country Status (1)

Country Link
KR (1) KR20020005874A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656452B1 (ko) * 2005-11-29 2006-12-11 주식회사 하이닉스반도체 프리차지 장치
US9647666B1 (en) 2015-12-02 2017-05-09 SK Hynix Inc. Transmitter and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656452B1 (ko) * 2005-11-29 2006-12-11 주식회사 하이닉스반도체 프리차지 장치
US7430147B2 (en) 2005-11-29 2008-09-30 Hynix Semiconductor Inc. Precharge apparatus
US9647666B1 (en) 2015-12-02 2017-05-09 SK Hynix Inc. Transmitter and semiconductor device

Similar Documents

Publication Publication Date Title
US5982162A (en) Internal voltage generation circuit that down-converts external power supply voltage and semiconductor device generating internal power supply voltage on the basis of reference voltage
KR0154157B1 (ko) 반도체 소자의 부스트랩 회로
JPH0714384A (ja) 電圧発生装置
US6208197B1 (en) Internal charge pump voltage limit control
KR101610825B1 (ko) 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프
US5901055A (en) Internal boosted voltage generator of semiconductor memory device
KR20070024068A (ko) 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR0127318B1 (ko) 백바이어스전압 발생기
US20060220729A1 (en) Internal voltage generator
KR100714034B1 (ko) 반도체 소자의 고전압 스위치 회로
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR20020005874A (ko) 반도체 메모리 장치의 데이터 출력 드라이버
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
GB2373865A (en) High voltage detector
US5587956A (en) Semiconductor memory device having function of generating boosted potential
JP3098621B2 (ja) 発光素子駆動回路
US20060097771A1 (en) Pumping circuit of semiconductor device
KR200252133Y1 (ko) 초기 전압 보상형 Ｖｐｐ발생회로
US6850110B2 (en) Voltage generating circuit and method
KR100871367B1 (ko) 출력 버퍼 회로
KR100732253B1 (ko) 반도체 장치의 부스팅 회로
KR100930391B1 (ko) 전원전압 공급 제어 장치
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
KR100519537B1 (ko) 기준 전압 발생 회로
KR100224789B1 (ko) 고전위 발생 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination