KR200176361Y1 - 칩부품이 실장된 인쇄회로기판 - Google Patents

칩부품이 실장된 인쇄회로기판 Download PDF

Info

Publication number
KR200176361Y1
KR200176361Y1 KR2019990017333U KR19990017333U KR200176361Y1 KR 200176361 Y1 KR200176361 Y1 KR 200176361Y1 KR 2019990017333 U KR2019990017333 U KR 2019990017333U KR 19990017333 U KR19990017333 U KR 19990017333U KR 200176361 Y1 KR200176361 Y1 KR 200176361Y1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
chip component
chip
pair
Prior art date
Application number
KR2019990017333U
Other languages
English (en)
Inventor
설재천
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR2019990017333U priority Critical patent/KR200176361Y1/ko
Application granted granted Critical
Publication of KR200176361Y1 publication Critical patent/KR200176361Y1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 고안은, 상호 대향하는 한 쌍의 전극을 가지며 리플로우 솔더링 방법에 의해 납땜이 되는 칩부품이 실장되며, 상기 칩부품의 각 전극에 대항하는 한 쌍의 랜드가 형성된 인쇄회로기판에 관한 것으로서, 상기 한 쌍의 랜드는 상기 리플로우 솔더링시 진행방향에 대해 가로방향으로 배열되는 것을 특징으로 한다. 이에 의해, 칩부품의 실장시 온도 불균일에 의한 맨하탄 현상을 방지할 수 있게 된다.

Description

칩부품이 실장된 인쇄회로기판{PRINTED CIRCUIT BOARD MOUNTING A CHIP}
본 고안은 인쇄회로기판에 관한 것으로서, 보다 상세하게는, 칩부품의 실장시 맨하탄 불량이 발생하는 것을 방지할 수 있도록 하는 인쇄회로기판에 관한 것이다.
일반적으로 인쇄회로기판의 부품실장공정은, 인쇄회로기판의 표면에 표면실장부품(SMD)나 삽입부품(IMD)을 납땜으로 고정하는 작업공정으로, 인쇄회로기판에는 표면실장부품(SMD)나 삽입부품(IMD)중 한 종류만이 실장되거나 표면실장부품과 삽입부품이 혼재 실장되며, 최근에는 표면실장부품과 삽입부품이 혼재 실장되는 경우가 많다.
부품실장방법은 리플로우(reflow) 솔더링 방법과 플로우(flow) 솔더링 방법이 있으며, 표면실장부품의 실장시에는 리플로우(reflow) 솔더링 방법이 사용되고, 삽입부품의 실장시에는 플로우(flow) 솔더링 방법이 사용되며, 표면실장부품과 삽입부품이 혼재 실장된 경우에는 플로우 솔더링 방법이 주로 사용된다.
리플로우 솔더링 방법에 의한 부품실장은, 땜납을 도포하는 단계, 인쇄회로기판에 부품을 배열하는 단계, 플럭스(flux)를 도포하는 단계, 예열 및 가열하는 단계, 냉각하는 단계를 거치면서 이루어진다.
이러한 리플로우 솔더링 방법에 의해 실장되는 부품중 최소의 크기를 가지는 탄탈과 같은 칩부품은, 도 3 및 도 4에 도시된 바와 같이, 일측으로 긴 몸체(56)와, 몸체(56)의 양단에 형성된 전극(57)을 가진다. 이 칩부품(55)이 실장되는 인쇄회로기판(51)에는 칩부품(55)이 배치되는 위치에 전극(57)에 대응하는 랜드(60)가 형성되어 있으며, 칩부품(55)의 전극(57)의 폭보다 외측으로 더 크게 형성되어 있다. 그리고, 랜드(60)는 땜납도포시 화살표 방향으로 표시된 인쇄회로기판(51)의 진행방향을 따라 순차적으로 배치되어 있다.
그런데, 이러한 칩부품(55)의 실장시, 땜납이 도포된 인쇄회로기판(51)에 인쇄회로기판(51) 진행방향을 따라 순차적으로 배치된 랜드(60)에 칩부품(55)을 안착시키고, 인쇄회로기판(51)을 예열존과 가열존을 통과시키면 진행방향의 전방에 형성된 랜드(60)의 땜납이 먼저 용융되기 시작한다. 이 때, 용융된 땜납의 표면장력에 의해 칩부품(55)의 일측 전극(57)이 용융된 땜납에 흡입되고, 이에 따라, 칩부품(55)이 기립하여 맨하탄 현상이 발생하게 된다.
따라서 본 고안의 목적은, 랜드의 배치에 따른 칩부품의 맨하탄 현상을 방지할 수 있도록 하는 인쇄회로기판을 제공하는 것이다.
도 1은 본 고안에 따른 랜드가 형성된 인쇄회로기판의 평면도,
도 2는 도 1의 측면도,
도 3은 종래의 랜드가 형성된 인쇄회로기판의 평면도,
도 4는 도 3의 측면도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 인쇄회로기판 5 : 칩부품
6 : 몸체 7 : 전극
10 : 랜드
상기 목적은, 본 고안에 따라, 상호 대향하는 한 쌍의 전극을 가지며 리플로우 솔더링 방법에 의해 납땜이 되는 칩부품이 실장되며, 상기 칩부품의 각 전극에 대항하는 한 쌍의 랜드가 형성된 인쇄회로기판에 있어서, 상기 한 쌍의 랜드는 상기 리플로우 솔더링시 진행방향에 대해 가로방향으로 배열되는 것을 특징으로 하는 인쇄회로기판에 의해서 달성된다.
이하, 도면을 참조하여 본 고안을 상세히 설명한다.
일반적으로 맨하탄 현상은, 리플로우 솔더링 방법에 의해 부품을 실장하는 공정중 땜납이 인쇄된 인쇄회로기판을 가열하는 단계에서 칩부품이 일측의 랜드를 중심으로 기립하는 현상을 말한다.
이러한 맨하탄 현상은, 인쇄회로기판의 온도가 불균일하거나, 각 랜드의 땜납의 양이 불균일할 경우 발생하며, 한 쌍의 랜드 중 일측의 랜드의 땜납이 타측보다 빨리 용융되거나 빨리 냉각되어 먼저 용융된 땜납의 표면장력에 의해 칩부품이 일측의 랜드로 흡입되어 발생하게 된다.
이러한 맨하탄 현상이 발생하는 부품은 탄탈과 같은 칩부품이며, 칩부품은, 도 1 및 도 2에 도시된 바와 같이, 일측으로 긴 몸체(6)와, 몸체(6)의 양단에 형성되어 내부의 회로와 전기적으로 연결된 한 쌍의 전극(7)을 가진다. 이 칩부품(5)이 실장되는 인쇄회로기판(1)에는 칩부품(5)이 배치되는 위치에 각 전극(7)에 대응하는 한 쌍의 랜드(10)가 형성되어 있으며, 각 랜드의 칩부품(5)의 길이방향을 따른 폭은 칩부품(5)의 전극(7)의 폭보다 외측으로 더 길게 형성되어 있다. 이러한 한 쌍의 랜드(10)는 땜납도포시 화살표로 표시된 인쇄회로기판(1)이 진행하는 방향의 가로방향으로 나란히 배치되어 있다.
이러한 구성에 의하여, 리플로우 솔더링 방법에 의해 칩부품(5)을 실장시, 먼저, 인쇄회로기판(1)에 땜납을 도포하고, 칩부품(5)의 실장위치에 칩부품(5)을 배열한 다음, 플럭스(flux)를 도포하게 된다. 그런 다음, 인쇄회로기판(1)을 예열 및 가열하게 되는데, 이 때, 인쇄회로기판(1)에 칩부품(5)의 실장을 위해 형성된 각 랜드(10)는 인쇄회로기판(1)의 진행방향의 가로로 배치되어 있으므로, 예열존 및 가열존에 동시에 도입되게 된다.
따라서, 칩부품(5)의 양 전극(7)이 배치된 한 쌍의 랜드(10)의 땜납이 동시에 용융되어 칩부품(5)이 인쇄회로기판(1)에 실장되게 된다. 한편, 인쇄회로기판(1)의 예열 및 가열이 완료되면, 냉각공정에 들어가며, 이 과정에서도 칩부품(5)의 양전극(7)이 배치된 랜드(10)의 땜납이 동시에 응고되게 된다.
이와 같이, 본 고안에서는, 리플로우 솔더링 방법에 의해 칩부품(5)을 실장시, 칩부품(5)의 한 쌍의 전극(7)이 인쇄회로기판(1) 진행방향의 가로로 배열되도록 인쇄회로기판(1)의 각 랜드(10)를 인쇄진행방향의 가로방향으로 배열형성함으로써, 실장공정에서 각 전극(7)이 배치된 랜드(10)의 땜납이 동시에 용융 및 응고되게 된다.
이에 따라, 랜드(10)의 배치변경으로 칩부품(5)의 실장시 온도 불균일에 의해 발생하는 맨하탄 현상을 방지할 수 있게 된다.
이상 설명한 바와 같이, 본 고안에 따르면, 칩부품의 실장시 온도 불균일에 의한 맨하탄 현상을 방지할 수 있게 된다.

Claims (1)

  1. 상호 대향하는 한 쌍의 전극을 가지며 리플로우 솔더링 방법에 의해 납땜이 되는 칩부품이 실장되며, 상기 칩부품의 각 전극에 대응하는 한 쌍의 랜드가 형성된 인쇄회로기판에 있어서,
    상기 한 쌍의 랜드는 상기 리플로우 솔더링시 땜납진행방향에 대해 가로방향으로 나란히 배열되어 상기 각 랜드상의 땜납이 가열존에 동시에 도입되도록 하는 것을 특징으로 하는 인쇄회로기판.
KR2019990017333U 1999-08-20 1999-08-20 칩부품이 실장된 인쇄회로기판 KR200176361Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990017333U KR200176361Y1 (ko) 1999-08-20 1999-08-20 칩부품이 실장된 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990017333U KR200176361Y1 (ko) 1999-08-20 1999-08-20 칩부품이 실장된 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR200176361Y1 true KR200176361Y1 (ko) 2000-03-15

Family

ID=19585500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990017333U KR200176361Y1 (ko) 1999-08-20 1999-08-20 칩부품이 실장된 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR200176361Y1 (ko)

Similar Documents

Publication Publication Date Title
JP3656543B2 (ja) 電子部品実装方法
EP1488880A2 (en) Solder joint structure, soldering method, and electronic-component manufacturing apparatus using the same structure and the method
JP2002359462A (ja) 電子部品の実装方法および実装構造体、メタルマスク
KR100319291B1 (ko) 회로 기판 및 회로 기판의 솔더링 방법
KR200176361Y1 (ko) 칩부품이 실장된 인쇄회로기판
JP2000252613A (ja) 電子回路基板及びその半田付け方法
JPH04314389A (ja) 電子部品の半田付け方法
JPH0955565A (ja) プリント配線基板
KR200176573Y1 (ko) 양면 실장형 인쇄회로기판
JPH05129753A (ja) デイスクリート部品およびデイスクリート部品のプリント基板実装方法
JPH0846337A (ja) 電子部品の半田付け方法
JP2005026457A (ja) 電子部品実装方法、基板製造装置および回路基板
KR100407641B1 (ko) 인쇄회로기판의 더미 랜드패턴
JPH07170061A (ja) 電気部品の実装方法
JP2022187673A (ja) プリント基板の製造方法
KR100330580B1 (ko) 4방향 플랫 패키지ic 실장용 회로기판 및 그 땜납도포방법
KR100330579B1 (ko) 4방향 플랫 패키지ic 실장용 회로기판 및 그 땜납도포방법
JPH08125318A (ja) 円筒型チップ部品用ソルダランド
KR100325997B1 (ko) 인쇄회로기판 및 그 땜납도포방법
KR19990012613A (ko) 반도체 집적회로 및 전자 부품의 회로기판 실장방법
KR20010103474A (ko) 4방향 플랫 패키지 ic 실장용 인쇄회로기판
JPH07176859A (ja) プリント基板およびプリント基板への電子部品実装方法
JPH0665239B2 (ja) プリント配線基板
JPH0385799A (ja) シールドケース
JPH10321997A (ja) プリント基板

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee