KR200147513Y1 - 표면 실장형 반도체 패키지 - Google Patents

표면 실장형 반도체 패키지 Download PDF

Info

Publication number
KR200147513Y1
KR200147513Y1 KR2019960014858U KR19960014858U KR200147513Y1 KR 200147513 Y1 KR200147513 Y1 KR 200147513Y1 KR 2019960014858 U KR2019960014858 U KR 2019960014858U KR 19960014858 U KR19960014858 U KR 19960014858U KR 200147513 Y1 KR200147513 Y1 KR 200147513Y1
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
conductor plate
outside
lead terminals
Prior art date
Application number
KR2019960014858U
Other languages
English (en)
Other versions
KR980005484U (ko
Inventor
김우영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019960014858U priority Critical patent/KR200147513Y1/ko
Publication of KR980005484U publication Critical patent/KR980005484U/ko
Application granted granted Critical
Publication of KR200147513Y1 publication Critical patent/KR200147513Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 표면 실장형 반도체 패키지에 관한 것으로서, 다수의 통공이 관통 형성된 일정 두께의 부도체 기판과, 상기 기판 상면의 대략 중앙부에 탑재되는 다수의 도체판 및 집적 회로 칩 들과, 상기 기판 상면의 둘레를 따라 부착되어 외부와 전기적으로 접속될 수 있도록 인출되는 다수의 리드 단자와, 상기 도체판, 집적 회로 칩, 및 리드 단자들이 상호 통전될 수 있도록 본딩되는 다수의 와이어 들과, 상기 기판 저면에 부착되어 기판 상의 도체판 및 집적 회로 칩의 위치에 대응된 통공 들을 통하여 내선 접속하여 외부와 전기적으로 접속될 수 있는 다수의 볼 그리프 들로 구비되어 외부를 몰딩 수지로 몰딩시킨 것을 특징으로 하여, 하나의 칩 다이 위에 다수의 집적 회로 칩을 탑재하여 실장 밀도를 높일 때 외부와의 전기적 접속을 볼 그리드 뿐만 아니라 리드 단자를 통하여 다각적으로 할 수 있게 됨으로써 입,출혁 단자의 접속도.를 한층 중대시킬 수 있는 것이다.

Description

표면 실장형 반도체 패키지
제 1 도는 종래의 반도체 패키지의 일 실시예를 나타낸 단면도.
제 2 도는 종래의 반도체 패키지의 다른 실시예를 나타낸 단면도.
제 3 도는 본 고안의 일 실시예에 따른 표면 실장형 반도체 패키지의 내부 구성을 나타낸 단면도.
제 4 도는 본 고안의 다른 실시예를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 리드 단자 20 : 집적 회로 칩
30 : 와이어 40 : 몰딩 수지
50 : 부도체 기판 52 : 통공
60 : 도체판 70 : 볼 그리드
본 고안은 반도체 패키지에 관한 것으로서, 보다 상세하게는 주 인쇄 회로 기판에 접속될 수 있는 반도체 칩들이 여러개 상호 연결되어 하나의 패키지를 이루어 고 밀도화된 표면 실장형 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 전자 제품의 고도화에 부응하기 위하여 적은 공간에 최대한의 입출력 단자를 구비하여 다양하게 접속 될 수 잇고, 또한 컴팩트화를 이루도록 여러 형태로 개량 발전되고 있다.
종래의 반도체 패키지는, 제 1 도 및 .페 2 도에 예시된 바와 칼 이, 대표적으로 QFP(Quad Flat Package) 및 BGA(Ball Grid Array) 형태의 두 종류를 들 수 있다.
제 1 도에서, QFP 형의 반도체 패키지는 리드 프레임(Lead Frame)(1)의 증앙에 집럭 회로 칩(IC Chip)(2)을 탑재하고, 상기 리 드 프레임(1)과 칩(2) 사이를 금이나 알루미늄 재질의 와이어(3)로 연결한 후 이 들 상하부를 몰딩 수지(4)로 몰딩시켜 패키지를 이루 게 한다.
한편, 제 2 도메서, BGA 형의「반도체 패키지는 일정 두께의 부도체 기판(Subtrate)(5) 위에 얇은 구리로 된 도체판(6)를 부착하 고, 상기 기판(5) 상면 중앙에 집적 회로 칩(2)을 탑재한 후 상기 집적 회로 칩(2)과 도체판(6) 사이를 금 등으로 된 와이어(3)를 연 결 한다.
그리고, 상기 기판(5)의 저면에는 다수의 볼 그리드(Ball Grid)(7)를 땝납으로 부착하고, 상기 볼 그리드(7)를 통하여 도시 되지 않은 인쇄 회로 기판(PCB)과 집적 회로 칩(2) 사이를 전기적으 로 접속시킬 수 있도록 기판(5)을 관통하는 통공(5a)을 여러개 형성 시킨다. 이 후 기판(5) 상면을 몰딩 수지(4)로 몰딩하여 패키지를 이 루게 한다.
이렇게 구성된 종래의 반도체 패키지는 도시되지 않은 주 인쇄 회로 기판(PCB)에 접속될 때, QFP 형의 경우 리드 프레임(.1)이, BGA 형의 경우에는 불 그리드(7)가 전기적으로 접속시키는 단자의 역할 을 한다.
특히, BGA형 반도체 패키지에 있어서 여러개의 집적.회로 칩 (2) 들을 상호 연결하여 복합화시킬 경우 외부로 접속되는 입출력 단자의 수가 상당히 많이 증가되므로 상대적으로 볼 그리드(7)의 수 를 늘려 야한다.
그러나, 볼 그리드(7)의 수를 증가시키면 그 만큼의 통공(5a) 수도 중가되어야 하므로 여기에 적합한 기판(5)의 제작이 어협게 되 어 현실적으로 다수의 칩(2) 들을 하나의 패키지로 만드는 데 상당 히 곤란한 문제점이 있다.
또한 볼 그리드(7)로부터의 인출선도 매우 가늘어겨야 하는 등 의 문제점도 내포하고 있다.
따라서, 본 고안은 상술판 문제점을 해소하기 위하여 창안된 것 으로서, 본 고안의 목적은 다수의 집적 외로 칩들이 탑재된 부도체 기판에 다량의 통공을 형성시키지 않고도 용of하게 외부의 주 인쇄 회로 기판에 실장이 가능하도록 된 표면 실장형 반도체 패키지를 제 공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 고안에 따른 표면 실장형 싼도체 패퇴지는, 다수의 통공이 관통 형성된 일정 두께의 부도체 기 판과,
상기 기판 상면의 대략 중앙부에 탑재되는 다수와 료체판 및 집적 회로 칩 들과,
상기 기판 상면의 둘레를 따라 부착되어 외부와 전기적으로 접속될 수 있도록 인출되는 다수의 리드 단자와,
상기 도체판, 집적 회로 칩, 및 리드 단자들이 상호 통전될 수 있도록 본딩되는 다수의 와이어 들과,
상기 기판 저면에 부착되어 기판 상의 도체판 및 집적 회로 칩의 위치에 대응된 통공 들을 통하여 내선 접속하여 외부와 전기적으로 접속될 수 있는 다수의 볼 그리드 들로 구비되어 외부를 몰딩 수지로 몰딩시킨 것을 특징으로 한다.
이하, 본 고안의 바랍직한 실시예를 첨부된 도면에 의하여 더욱 상세 히 설 명 한다.
제 3 도는 본 고안의 일 실시예에 따른 표면 실장형 반도체 패키지의 내부 구성을 나타낸 단면도이다.
제 3 도에서, 본 고안은 다수의 통공'(52)이 관통 형성된 일정 두께의 부도체 기판(Subtrate)(50) 위에 얇은 구리로된 도체판(60)이 여러개 부착되고, 또한 상기 기판(50) 상면의 둘레에는 다수의 리드 단자(10) 들이 외부로 인출되어 전기적으로 접속될 수 있도록 부착된다.
그리고 상기 기판(50) 상면의 중앙에 다수의 집적 회로 칩(IC Chip) (20) 들, 예를 들어 제 1 칩(22), 제 2 칩(24) 등이 탑재 된다.
여기서, 상기 도체판(60), 집적 회로 칩(20), 및 리드 단자(10)등이 상호 롱전될 수 있도록 금이나 알루미늄 등으로 된 다수의 와이어(30)들, 예를 들어 제 1 내지 제 4 와이어(32)(34)(36)(38) 등으로 본딩된다.
즉, 상기 와이어(30) 들은 집적 회로 칩(20)과 도체판(60) 들을 각 각 연결시킴과 동시에 집적 회로 칩(20)과 리드 단자(10) 들을 상호 연결시키는 것이다.
예를 들면, 상기 제 1 칩(22)과 도체판(60) 사이에는 제 1 와이어(32)가, 제 1 칩(22)과 리드 단자(10) 사이에는 제 2 와이어(34)가 연결되는
한편, 제 2 칩(24)과 다른 도체판(60) 사이에는 제 3 와이어(36)가, 제 2 칩(24)과 리드 단자(10) 사이에는 제 4 와이어 (38)가 연결되는 방식이다. 한편, 상기 기판(50)의 저면에는 다수의 볼 그리드(Ball Grid)(70)를 땜납 등으로 부착되고, 상기 볼 그리드(70)는 상기 기 판(50) 상의 도체판(60) 및 집적 회로 칩(20)의 위치에 대응된 통공 (52) 들을 통하여 외부의 도시되지 않은 주 인쇄 회로 기판(PCB)과 집적 회로 칩(20) 사이를 전기적으로 접속시킬 수 있도록 내선 접속 된다.
이 후 기판(50) 상면을 몰딩 수지(40)로 몰딩하여 패키지를 이 루제 한다.
한편, 제 4도에 나타낸 본 고안의 다른 실시예에 의하며나 와이어 본딩을 할 때 상기 화이어(30)들이 직접 회로 칩(20)과 도체판(60) 들을 연결시키는 것은 전술한 실시예와 동일하지만, 도체판(60)과 리드 단자(10)들을 상호 연결시키는 방식이 다른다.
예를 들면, 상기 제 1 칩(22)과 도체판(60) 사이에는 제 1 와이어(32)가, 도체판(60)과 리드 단자(10) 사이에는 제 2 와이어(34)가 연결되는 한편, 제 2 칩(24)과 다른 도체판(60) 사이에는 제 3 와이어(36)가, 다른 도체판(60)과 리드 단자(10), 사이에는 게 4 와이어(38)가 연결되는 방식이다.
이는 입, 출혁 단자의 수를 늘리는 데에는 다소 미흉하지만 단지 집적 회로 칩(20)으로부터 나오는 전기적 신호를 리드 단자(10)를 통하여 내 보내거나, 볼 그리드(70)를 통하여 내 보내도록 하는 분산 효과를 기대할 수 있어 바람직하다.
상술한 본 고안에 의하면, 하나의 칩 다이 위에 다수의 집적 회로 팁율 탑재하여 실장 밀도를 높일 필요가 있을 때 외부와의 전기적 접속을 볼 그리드 뿐만 아니라 리드 단자를 통하여 다각적으로 할 수 있게 됩으로써 종래와 같이 부도체 기판의 통공 수를 별도로 증가시키지 않고도 입,출혁 단자의 접속도를 한층 증대시킬 수 있는 효과가 있다.

Claims (1)

  1. 다수의 통공이 관통 형성된 일정 두께의 부도체 기판과, 상기 기판 상면의 대략 중앙부에 탑재되는 다수의 도체판 밌 집적 회로 칩들과, 상기 기판 상 면의 둘레를 따라 부착되어 외부와 전기적으로 접속될 수 있도록 인출되는 다수의 리드 단자와, 상지 도체판, 집적 회로 칩, 및 리드 단자들이 상호 통전될 수 있도 록 본딩되는 다수의 와이어들과, 상기 기판 저면에 부착되어 기판 상의 도체판 및 집적 회로 칩의 위치에 대응한 통공을 통하여 내선 접속하여 외부와 전기적으로 접 속될 수 있는 다수의 볼 그리드들로 구비된 표면 실장형 반도체 패키지에 있어서, 상기 와이어들은 외부와의 전기적 접속을 분산시킬 수 있도록 집적 회로 칩 과 도체판들을 연결시킴과 동시에 도체판과 리드 단자들을 상호 연결시키는 것을 특징으로 하는 표면 실장형 반도체 패키지.
KR2019960014858U 1996-06-04 1996-06-04 표면 실장형 반도체 패키지 KR200147513Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960014858U KR200147513Y1 (ko) 1996-06-04 1996-06-04 표면 실장형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960014858U KR200147513Y1 (ko) 1996-06-04 1996-06-04 표면 실장형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR980005484U KR980005484U (ko) 1998-03-30
KR200147513Y1 true KR200147513Y1 (ko) 1999-06-15

Family

ID=19457939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960014858U KR200147513Y1 (ko) 1996-06-04 1996-06-04 표면 실장형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200147513Y1 (ko)

Also Published As

Publication number Publication date
KR980005484U (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5973393A (en) Apparatus and method for stackable molded lead frame ball grid array packaging of integrated circuits
US6331939B1 (en) Stackable ball grid array package
US5777345A (en) Multi-chip integrated circuit package
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
EP0594427B1 (en) A printed circuit board mounted with electric elements thereon
US6278177B1 (en) Substrateless chip scale package and method of making same
EP1213755A3 (en) Fabrication process of semiconductor package and semiconductor package
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR200147513Y1 (ko) 표면 실장형 반도체 패키지
KR100196991B1 (ko) 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
JPH06112395A (ja) 混成集積回路装置
JPS6022348A (ja) 半導体装置
USRE43112E1 (en) Stackable ball grid array package
JPH02135764A (ja) 電子部品搭載用基板
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100203933B1 (ko) 개구부가 형성된 솔더 레지스트 도포층을 갖는 볼 그리드 어레이 기판구조
JPS6132558A (ja) 半導体装置
JPH05121590A (ja) 表面実装型半導体装置
JPH11260959A (ja) 半導体パッケージ
JPS62244156A (ja) 表面実装用パツケ−ジ
JPH04254358A (ja) 電子部品搭載用基板
KR20000011420U (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee