KR20010108539A - 반도체칩 탑재부재 - Google Patents

반도체칩 탑재부재 Download PDF

Info

Publication number
KR20010108539A
KR20010108539A KR1020000028960A KR20000028960A KR20010108539A KR 20010108539 A KR20010108539 A KR 20010108539A KR 1020000028960 A KR1020000028960 A KR 1020000028960A KR 20000028960 A KR20000028960 A KR 20000028960A KR 20010108539 A KR20010108539 A KR 20010108539A
Authority
KR
South Korea
Prior art keywords
boundary
package unit
semiconductor chip
portions
holes
Prior art date
Application number
KR1020000028960A
Other languages
English (en)
Inventor
서태호
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000028960A priority Critical patent/KR20010108539A/ko
Publication of KR20010108539A publication Critical patent/KR20010108539A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체팩키지의 제조시 이용되는 반도체칩 탑재부재에 관한 것으로, 반도체칩이 부착되는 다수의 팩키지유닛부(1)들 사이의 경계플랜지부(12 ; 22,23,24)에 경계구멍이 형성되어, 경계구멍을 매개로 각각의 팩키지유닛부(1)들이 상호 구획되어진 반도체칩 탑재부재에 있어서, 경계구멍을 중심으로 서로 마주보는 경계플랜지부(12 ; 22,23,24)가 연결부(12a ; 22a,23a,24)를 매개로 상호 연결되어진 구조로 되어, 반도체칩 탑재부재의 휨강성이 향상되므로, 반도체칩 탑재부재의 휨변형에 의한 반도체팩키지 불량발생이 방지되도록 된 것이다.

Description

반도체칩 탑재부재{A device loading a semiconductor chip}
본 발명은 반도체팩키지의 제조시 이용되는 반도체칩 탑재부재에 관한 것으로, 특히 반도체칩 탑재부재의 휨강성이 향상되도록 하여, 반도체팩키지의 제조시에 반도체칩 탑재부재의 휨변형에 의한 반도체팩키지의 불량발생이 방지되도록 하는 반도체칩 탑재부재에 관한 것이다.
주지된 바와 같이, 반도체팩키지는 반도체칩이 탑재되는 부재에 따라서, 회로기판을 이용한 반도체팩키지와, 리드프레임을 이용한 반도체팩키지로 구분된다.
상기 회로기판과 리드프레임은, 반도체칩의 종류와 용도에 따라서, 팩키지유닛부가 일열로 배치되어진 스트립형과, 팩키지유닛부가 종열과 횡열로 배치되어진 매트릭스형으로 구분된다.
도 1은 종래 스트립형 리드프레임을, 도 2 및 도 3은 종래 매트릭스형 리드프레임을 도시하고 있는 바, 이를 참고하여 종래 반도체칩 탑재부재를 설명한다.
도 1에 의하면, 종래 스트립형 리드프레임(10)은, 다수의 팩키지유닛부(1)들이 일열로 배치되고, 팩키지유닛부(1)들 사이의 경계플랜지부(12)에 경계구멍(A)이 형성되어서, 경계구멍(A)을 매개로 각각의 팩키지유닛부(1)들이 상호 구획되어진 구조로 되어 있다. 이러한 스트립형 리드프레임(10)은, 부피가 큰 반도체칩이내장된 반도체팩키지를 제조할 때 주로 이용된다.
또한, 도 2 및 도 3에 의하면, 종래 매트릭스형 리드프레임(20)은, 다수의 팩키지유닛부(10)들이 종방향으로 배치되어 하나의 단위 스트립(S ; S1,S2,S3,S4)을 이루면서, 다수의 스트립(S ; S1,S2,S3,S4)들이 횡방향으로 배치되어지되, 팩키지유닛부(1)들 사이의 경계플랜지부(22)에 경계구멍(A)이 형성되어서, 경계구멍(A)을 매개로 각각의 팩키지유닛부(1)들이 상호 구획되고, 스트립(S ; S1,S2,S3,S4)들 사이의 경계플랜지부(23,24)에 경계구멍(B,C)이 형성되어서, 경계구멍(B,C)을 매개로 각각의 스트립(S ; S1,S2,S3,S4)들이 상호 구획되어진 구조로 되어 있다. 이러한 매트릭스형 리드프레임(20)은, 부피가 작은 반도체칩이 내장된 반도체팩키지를 제조할 때 주로 이용된다.
한편, 반도체칩 탑재부재 중에서 도시되지 않은 스트립형 회로기판과 매트릭스형 회로기판의 경우에도, 상기 리드프레임(10,20)과 동일하게, 팩키지유닛부들을 구획하는 경계플랜지부 및/또는 스트립들을 구획하는 경계플랜지부에 각각 경계구멍(A,B,C)이 형성되어, 각각의 팩키지유닛부들 및/또는 스트립들이 상호 구획되어진 구조로 되어 있다.
그러나, 상기 종래 기술에 따르면, 반도체칩 탑재부재(10,20)의 경계플랜지부(12 ; 22,23,24)가 경계구멍(A,B,C)에 의해 완전하게 2부분으로 구획되어진 구조로 되어 있어서, 공정간의 이송중이나, 해당 공정진행중에, 반도체칩 탑재부재(10,20)에 굽힘모우먼트가 가해지면, 경계구멍(A,B,C)의 끝부분에 위치된플랜지부에 응력이 집중되면서 쉽게 휨변형되므로, 팩키지유닛부(1)에 안착되는 구성요소들의 연결부분에 제반문제가 발생되어 반도체팩키지의 불량이 증가되는 문제가 발생되었다.
종래 기술의 범위내에서 이러한 문제를 해소하기 위해서는, 종방향으로 배치되어 스트립을 이루는 팩키지유닛부(1)의 갯수를 제한하거나, 횡방향으로 배치되어 매트릭스를 이루는 스트립(S ; S1,S2,S3,S4)의 갯수를 제한하여, 스트립형 리드프레임(10)이나, 매트릭스형 리드프레임(20)의 길이를 제한해야 하지만, 이와 같이 팩키지유닛부(1)와 스트립(S ; S1,S2,S3,S4)의 갯수를 제한하면, 동일한 수의 반도체팩키지를 생산하기 위해서 보다 많은 스트립형 리드프레임(10)이나, 매트릭스형 리드프레임(20)을 사용해야 하므로, 작업이 번거롭게 되고, 생산성이 저하되는 문제가 발생되었다.
이에 본 발명은 상기와 같은 문제를 해소하기 위하여 발명된 것으로, 반도체칩 탑재부재의 휨강성이 향상되도록 하여, 반도체팩키지의 제조시에 반도체칩 탑재부재의 휨변형에 의한 반도체팩키지의 불량발생이 방지되도록 하는 반도체칩 탑재부재를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 반도체칩 탑재부재의 일예를 도시한 도면으로서, 스트립형 리드프레임의 평면도,
도 2는 종래 기술에 따른 반도체칩 탑재부재의 다른 일예를 도시한 도면으로서, 매트릭스형 리드프레임의 평면도,
도 3은 도 2의 X부 확대도,
도 4는 본 발명에 따른 반도체칩 탑재부재의 일예를 도시한 도면으로서, 도 1에 대한 대응도,
도 5는 본 발명에 따른 반도체칩 탑재부재의 다른 일예를 도시한 도면으로서, 도 3에 대한 대응도이다.
- 도면의 주요 인출부분에 대한 명칭-
1 ; 팩키지유닛부, 1a ; 칩탑재판,
1b ; 타이바, 1c ; 리드,
1d ; 댐바, 10 ; 스트립형 리드프레임,
11a,11b,11c,11d ; 외곽플랜지부, 12 ; 경계플랜지부,
12a ; 연결부, 20 ; 매트릭스형 리드프레임,
21a,21b,21c,21d ; 외곽플랜지부, 22 ; 제1경계플랜지부,
22a,23a,24a ; 연결부, 23 ; 제2경계플랜지부,
24 ; 제3경계플랜지부.
상기와 같은 목적을 달성하기 위한 본 발명은, 반도체칩이 부착되는 다수의 팩키지유닛부들 사이의 경계플랜지부에 경계구멍이 형성되어, 경계구멍을 매개로 각각의 팩키지유닛부들이 상호 구획되어진 반도체칩 탑재부재에 있어서, 상기 경계구멍을 중심으로 서로 마주보는 경계플랜지부가 연결부를 매개로 상호 연결되어서,이의 경계구멍이 다수개의 경계구멍으로 분할되어진 것을 특징으로 하는 구조로 되어 있다.
도 4는 본 발명에 따른 스트립형 리드프레임을 도시한 것이고, 도 5는 본 발명에 따른 매트릭스형 리드프레임을 도시한 것인 바, 이를 참고하여 이하 본 발명에 따른 반도체칩 탑재부재의 일예를 상세히 설명한다.
도 4에 의하면 본 발명에 따른 스트립형 리드프레임(10)은, 다수의 팩키지유닛부(1)들이 일열로 배치되고, 팩키지유닛부(1)들 사이의 경계플랜지부(12)에 경계구멍(A ; 도 1참조)이 형성되어서, 경계구멍(A)을 매개로 각각의 팩키지유닛부(1)들이 상호 구획되되, 경계구멍(A)을 중심으로 서로 마주보는 경계플랜지부(12)가 연결부(12a)를 매개로 상호 연결되어서, 경계구멍(A)이 다수의 경계구멍(A1,A2)으로 분할되어진 구조로 되어 있다.
상기 스트립형 리드프레임(10)의 경우, 공정간의 이송중이나, 해당 공정진행중에, 스트립형 리드프레임(10)의 길이방향으로 굽힘모우먼트가 가해지더라도, 연결부(12a)에 의해 응력이 분산되어서 스트립형 리드프레임(10)의 길이방향으로의 휨변형이 억제되므로, 스트립형 리드프레임(10)의 휨변형으로 인한 반도체팩키지의 불량발생이 방지된다. 또한, 스트립형 리드프레임(10)의 길이방향으로의 휨강성이 향상되면, 종래 스트립형 리드프레임에 비해서 보다 많은 수의 팩키지유닛부(1)를 배치시킬 수 있게 되므로, 발명에 따른 스트립형 리드프레임(1)을 이용한 반도체팩키지 제조공정과, 종래 스트립형 리드프레임을 이용한 반도체팩키지 제조공정이 동일하다고 가정하여 상호 비교해 보면, 본 발명에 따른 스트립형리드프레임(1)을 이용한 제조공정의 생산성이 종래 기술에 따른 스트립형 리드프레임을 이용한 제조공정의 생산성보다 우수하다는 것을 알 수 있다..
도 5에 의하면 본 발명에 따른 매트릭스형 리드프레임(20)은, 다수의 팩키지유닛부(10)들이 종방향으로 배치되어 하나의 단위 스트립(S ; S1,S2,S3,S4)을 이루면서, 다수의 스트립(S ; S1,S2,S3,S4)들이 횡방향으로 배치되고, 팩키지유닛부(1)들 사이의 경계플랜지부(22)에 경계구멍(A ; 도 3참조)이 형성되어서, 경계구멍(A)을 매개로 각각의 팩키지유닛부(1)들이 상호 구획되며, 스트립(S ; S1,S2,S3,S4)들 사이의 경계플랜지부(23,24)에 경계구멍(B,C ; 도 3참조)이 형성되어서, 경계구멍(B,C)을 매개로 각각의 스트립(S ; S1,S2,S3,S4)들이 상호 구획되되, 경계구멍(A)을 중심으로 상호 마주보는 팩키지유닛부(1)들 사이의 경계플랜지부(22)가 연결부(2a)로 연결되어서, 이의 경계구멍(A)이 다수개의 경계구멍(A1,A2)으로 분할되고, 경계구멍(B,C)을 중심으로 상호 마주보는 스트립(S1,S2,S3)들 사이의 경계플랜지부(23,24)가 연결부(2a)로 연결되어서, 이의 경계구멍(B,C)이 다수개의 경계구멍(B1,B2,B3,C1,C2,C3)으로 분할되어진 구조로 되어 있다.
상기 매트릭스형 리드프레임(20)의 경우, 공정간의 이송중이나, 해당 공정진행중에, 매트릭스형 리드프레임(20)의 종방향으로 굽힘모우먼트가 가해지더라도, 연결부(22a)에 의해 응력이 분산되어 매트릭스형 리드프레임(20)의 종방향으로의 휨변형이 억제된다. 또한, 매트릭스형 리드프레임(20)의 횡방향으로 굽힘모우먼트가 가해지더라도, 연결부(23a,24a)에 의해 응력이 분산되어 매트릭스형 리드프레임(20)의 횡방향으로의 휨변형이 억제된다. 따라서, 매트릭스형리드프레임(10)의 휨변형으로 인한 반도체팩키지의 불량발생이 방지된다. 또한, 매트릭스형 리드프레임(20)의 종방향과 횡방향으로의 휨강성이 향상되어, 종래 스트립형 리드프레임에 비해서 보다 많은 수의 팩키지유닛부(1)를 종방향과 횡방향으로 배치시킬 수 있게 되므로, 반도체팩키지 제조공정의 생산성이 크게 향상된다.
도 4에 도시된 스트립형 리드프레임(10)의 경계플랜지부(12)와, 도 5에 도시된 매트릭스형 리드프레임(20)의 경계플랜지부(22,23,24)를 연결하는 연결부(12a ; 22a,23a,24a)의 위치는 필요에 따라서 임의로 설정할 수 있지만, 이들 연결부(12a ; 22a,23a,24a)를 각기 동일선상에 배치하는 것이 바람직하다.
한편, 도 5에 도시된 제2경계플랜지부(23)의 경계구멍(B)의 폭길이는 제3경계플랜지부(24)의 경계구멍(C)의 폭길이보다 크게 형성되는데, 이는 몰딩공정시 검파운드가 제2경계플랜지부(23)를 따라서 각 팩키지유닛부(1)로 유입되도록 하기 위함이다.
도 1 내지 도 5에 도시된 팩키지유닛부(1)는, 반도체칩(도시안됨)이 부착되는 칩탑재판(1a)과, 칩탑재판(1a)을 리드프레임(10)의 외곽플랜지부(11a,11b,11c,11d) 및/또는 경계플랜지부(12)에 연결하는 타이바(1b), 리드프레임(10)의 외곽플랜지부(11a,11b,11c,11d) 및/또는 경계플랜지부(12)에 연결되어서 칩탑재판(11)에 부착되어진 반도체칩에 전도성 와이어(도시안됨)을 매개로 연결되는 리드(1c) 및, 리드프레임(10)의 외곽플랜지부(11a,11b,11c,11d) 및/또는 경계플랜지부(12)에 연결되어서 리드(1c)들을 상호 연결하는 댐바(1d)로 이루어진다. 여기서 상기 타이바(1b)와 리드(1c) 및 댐바(1d)의 배치구조는 반도체칩의 종류와 용도에 따라서 다양하게 변형 실시될 수 있다.
본 발명은 상기한 바와 같은 실시예에 한정되지 않고, 이하의 청구범위를 벗어나지 않는 한도내에서 다양하게 변형 실시될 수 있는데, 일예로 반도체칩 탑재부재중의 하나인 스트립형 회로기판과 매트릭스형 회로기판의 경우에도, 도 4 및 도 5에 도시된 리드프레임과 동일하게 적용될 수 있음은 물론이다.
이상 상기한 바와 같은 본 발명에 따르면, 반도체칩이 부착되는 다수의 팩키지유닛부들 사이의 경계플랜지부에 경계구멍이 형성되어, 경계구멍을 매개로 각각의 팩키지유닛부들이 상호 구획되어진 반도체칩 탑재부재에 있어서, 경계구멍을 중심으로 서로 마주보는 경계플랜지부가 연결부를 매개로 상호 연결되어진 구조로 되어, 반도체칩 탑재부재의 휨강성이 향상되므로, 반도체팩키지의 제조시에 반도체칩 탑재부재의 휨변형에 의한 반도체팩키지 불량발생이 방지되어, 제품의 신뢰성이 향상되는 효과가 있다.
또한, 반도체팩키지의 휨강성의 향상으로 인해서 팩키지유닛부들을 보다 많이 배치할 수 있게 되어, 반도체팩키지 제조공정의 생산성이 향상되는 효과도 기대된다.

Claims (4)

  1. 반도체칩이 부착되는 다수의 팩키지유닛부들 사이의 경계플랜지부에 경계구멍이 형성되어, 경계구멍을 매개로 각각의 팩키지유닛부들이 상호 구획되어진 반도체칩 탑재부재에 있어서,
    상기 경계구멍을 중심으로 서로 마주보는 경계플랜지부가 연결부를 매개로 상호 연결되어서, 이의 경계구멍이 다수개의 경계구멍으로 분할되어진 것을 특징으로 하는 반도체칩 탑재부재.
  2. 제 1항에 있어서, 상기 다수의 팩키지유닛부들이 일열로 배치되고, 경계구멍을 중심으로 서로 마주보는 경계플랜지부가 연결부를 매개로 상호 연결되어서, 이의 경계구멍이 다수개의 경계구멍으로 분할되어진 것을 특징으로 하는 스트립형 반도체칩 탑재부재.
  3. 제 1항에 있어서, 상기 다수의 팩키지유닛부들이 종방향으로 배치되어 하나의 단위 스트립을 이루면서, 이들 다수의 스트립들이 횡방향으로 배치되어 매트릭스를 이루고, 팩키지유닛부들 사이의 경계플랜지부에 경계구멍이 형성되어서 각각의 팩키지유닛부들이 상호 구획되며, 스트립들 사이의 경계플랜지부에 경계구멍이 형성되어서 각각의 스트립들이 상호 구획되되, 경계구멍을 중심으로 상호 마주보는 팩키지유닛부들 사이의 경계플랜지부가 연결부로 연결되어서, 이의 경계구멍이 다수개의 경계구멍으로 분할되어진 것을 특징으로 하는 매트릭스형 반도체칩 탑재부재.
  4. 제 1항에 있어서, 상기 다수의 팩키지유닛부들이 종방향으로 배치되어 하나의 단위 스트립을 이루면서, 이들 다수의 스트립들이 횡방향으로 배치되어 매트릭스를 이루고, 팩키지유닛부들 사이의 경계플랜지부에 경계구멍이 형성되어서 각각의 팩키지유닛부들이 상호 구획되며, 스트립들 사이의 경계플랜지부에 경계구멍이 형성되어서 각각의 스트립들이 상호 구획되되, 경계구멍을 중심으로 상호 마주보는 스트립들 사이의 경계플랜지부가 연결부로 연결되어서, 이의 경계구멍이 다수개의 경계구멍으로 분할되어진 것을 특징으로 하는 매트릭스형 반도체칩 탑재부재.
KR1020000028960A 2000-05-29 2000-05-29 반도체칩 탑재부재 KR20010108539A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000028960A KR20010108539A (ko) 2000-05-29 2000-05-29 반도체칩 탑재부재

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000028960A KR20010108539A (ko) 2000-05-29 2000-05-29 반도체칩 탑재부재

Publications (1)

Publication Number Publication Date
KR20010108539A true KR20010108539A (ko) 2001-12-08

Family

ID=45814930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000028960A KR20010108539A (ko) 2000-05-29 2000-05-29 반도체칩 탑재부재

Country Status (1)

Country Link
KR (1) KR20010108539A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750046B1 (ko) * 2006-04-18 2007-08-16 앰코 테크놀로지 코리아 주식회사 반도체 장치용 리드프레임

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651850A (en) * 1979-10-05 1981-05-09 Nec Corp Lead frame
JPS61264745A (ja) * 1985-05-20 1986-11-22 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPH05175396A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd リードフレーム及びモールド方法
KR950021498U (ko) * 1993-12-31 1995-07-28 리드 휨 방지용 반도체 리드 프레임
JPH09191072A (ja) * 1996-01-10 1997-07-22 Sony Corp リードフレーム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651850A (en) * 1979-10-05 1981-05-09 Nec Corp Lead frame
JPS61264745A (ja) * 1985-05-20 1986-11-22 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPH05175396A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd リードフレーム及びモールド方法
KR950021498U (ko) * 1993-12-31 1995-07-28 리드 휨 방지용 반도체 리드 프레임
JPH09191072A (ja) * 1996-01-10 1997-07-22 Sony Corp リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750046B1 (ko) * 2006-04-18 2007-08-16 앰코 테크놀로지 코리아 주식회사 반도체 장치용 리드프레임

Similar Documents

Publication Publication Date Title
US20030141579A1 (en) Lead frame for resin-molded semiconductor device
US5708294A (en) Lead frame having oblique slits on a die pad
US5162895A (en) Lead frame for semiconductor device that prevents island torsion
US20070080431A1 (en) Lead frame package structure with high density of lead pins arrangement
KR970024071A (ko) 수지봉합형 반도체 장치 및 그 제조방법(Improved plastic encapsulated semiconductor device having wing leads and method for manufacturing the same)
KR20010108539A (ko) 반도체칩 탑재부재
US6303983B1 (en) Apparatus for manufacturing resin-encapsulated semiconductor devices
US6181000B1 (en) Lead frame for ball grid array, semiconductor device having it, and process for producing it
JPH0661399A (ja) リードフレーム
JPS62200749A (ja) リ−ドフレ−ム
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
US6856006B2 (en) Encapsulation method and leadframe for leadless semiconductor packages
JP2006237289A (ja) リードフレーム構造体及びその製造方法
JPH1022436A (ja) リードフレーム構造体
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPH0472658A (ja) リードフレーム及び集積回路の製造方法
JPH09153569A (ja) 樹脂封止型半導体装置
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPH07176678A (ja) 半導体装置用リードフレーム
JPH03219663A (ja) 半導体装置用リードフレーム
JPH11243173A (ja) 半導体装置
KR20010055921A (ko) 반도체 패키지 제조용 리드프레임
JPS59207647A (ja) 半導体装置およびリ−ドフレ−ム
KR970024095A (ko) 차등 리드 피치를 갖는 내부 리드를 구비하는 리드 프레임 및 이를 이용한 패키지
KR20010068510A (ko) 쿼드 플랫 패키지용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application