KR20010093231A - 업그레이드 디바이스의 설치 시 그래픽 디바이스를디스에이블링하는 방법 및 장치 - Google Patents
업그레이드 디바이스의 설치 시 그래픽 디바이스를디스에이블링하는 방법 및 장치 Download PDFInfo
- Publication number
- KR20010093231A KR20010093231A KR1020017008236A KR20017008236A KR20010093231A KR 20010093231 A KR20010093231 A KR 20010093231A KR 1020017008236 A KR1020017008236 A KR 1020017008236A KR 20017008236 A KR20017008236 A KR 20017008236A KR 20010093231 A KR20010093231 A KR 20010093231A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- signal
- disable signal
- disable
- graphics
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
- Image Processing (AREA)
- Stored Programmes (AREA)
Abstract
업그레이드 그래픽 디바이스를 설치할 때 디스에이블될 수 있는 그래픽 디바이스에 대해 기재한다. 그래픽 디바이스는 버스에 대한 인터페이스와 디바이스 디스에이블 신호를 수신하는 입력을 포함한다. 디바이스 디스에이블 신호가 인가될 때 버스에 대한 인터페이스는 그 버퍼를 고 임피던스 상태에 들어가게 하는 데, 이것은 그래픽 디바이스가 효율적으로 버스와 전기 절연된다는 것이다. 디바이스 디스에이블 신호가 인가에서 해제로 전이될 때 그래픽 디바이스의 리셋 회로는 그래픽 디바이스를 리셋한다.
Description
고성능 그래픽 디바이스는 오늘날의 컴퓨터 시스템에서 더욱 중요해지고 있다. 컴퓨터 시스템 제조업자들은 보편적으로 액셀러레이트형 그래픽 포트(AGP) 버스 같은 그래픽 버스에 대한 접속을 제공하는 커넥터에 삽입하는 애드-인 카드(add-in card) 상에 그래픽 액셀러레이터를 설치한다. 그래픽 액셀러레이터는 부품들을 컴퓨터 시스템의 마더보드 상에 바로 납땜하여 설치하는 것이 일반적이다. 애드-인 카드 방식은 컴퓨터 시스템 제조업자와 최종 사용자에게 새로운 모델의 그래픽 액셀러레이터를 설치하는 수단을 제공한다. 우리들은 구형의 애드-인 카드를 간단히 제거하고 신형을 설치할 수 있다. 애드-인 카드 방식의 단점은 솔더-다운(solder-down) 방식보다 비싸다는 것이다. 애드-인 카드 방식은 또 마더보드 상에 바로 납땜되는 디바이스보다 공간을 더 필요로 한다.
솔더-다운 방식은 애드-인 방식에 비해 비용을 절감하지만 그래픽 액셀러레이터를 업그레이드하는 방법을 제공하지 못하는 단점을 갖는다. 컴퓨터 시스템 제조업자가 그래픽 액셀러레이터를 다른 것으로 바꾸려고 하면, 그 제조업자는 마더보드를 다시 설계해야 한다. 또한, AGP 버스는 시스템 메모리 제어기와 단일 그래픽 디바이스간의 점-대-점 상호 접속을 제공하며, AGP 버스를 이용하는 종래의 컴퓨터 시스템은 그래픽 디바이스가 마더보드 상에 이미 납땜되었을 때 업그레이드 옵션을 제공할 수 없다.
본 발명은 컴퓨터 시스템 분야에 관한 것이다. 특히, 이미 설치된 그래픽 디바이스가 존재할 때 업그레이드 그래픽 디바이스를 설치하는 분야에 관한 것이다.
도 1은 업그레이드 그래픽 디바이스를 설치할 때 그래픽 디바이스를 디스에이블하는 시스템의 하나의 실시예를 나타내는 블록도,
도 2는 업그레이드 디바이스를 설치할 때 주변 장치를 디스에이블하는 방법의 하나의 실시예를 나타내는 흐름도.
업그레이드 그래픽 디바이스를 설치할 때 그래픽 디바이스를 디스에이블하는 방법 및 장치를 기재한다. 이 장치는 복수의 버스 신호 버퍼를 포함하는 버스 인터페이스를 포함한다. 이 장치는 또 리셋 회로와 디스에이블 입력을 포함한다. 디스에이블 입력은 디바이스 디스에이블 신호를 수신한다. 버스 인터페이스 유닛은 디바이스 디스에이블 신호가 인가될 때 버스 신호 버퍼를 고 임피던스 상태에 있게 하며, 리셋 회로는 장치를 리셋하여 디바이스 디스에이블 신호를 인가에서 해제로 전이한다.
본 발명의 다른 특징 및 장점은 첨부하는 도면과 후술하는 상세한 설명으로부터 명백해질 것이다.
업그레이드 그래픽 디바이스를 설치할 때 디스에이블될 수 있는 그래픽 디바이스의 하나의 실시예에 대해 기재한다. 그래픽 디바이스는 버스에 대한 인터페이스와 디바이스 디스에이블 신호를 수신하는 입력을 포함한다. 디바이스 디스에이블 신호가 인가될 때 버스에 대한 인터페이스는 그 버퍼를 고 임피던스 상태에 들어가게 하는 데, 이것은 그래픽 디바이스가 효율적으로 버스와 전기 절연된다는 것이다. 디바이스 디스에이블 신호가 인가에서 해제로 전이될 때 그래픽 디바이스의 리셋 회로는 그래픽 디바이스를 리셋한다. 이 실시예가 의도하는 장점은 그래픽 디바이스가 이미 설치되어 있을 때 업그레이드 그래픽 디바이스의 설치를 허용하는 것이다. 이 실시예가 의도하는 다른 장점은 컴퓨터 시스템 제조업자로 하여금 그래픽 디바이스를 마더보드 상에 납땜하게 하며 업그레이드 그래픽 디바이스 용의 애드-인 카드를 수용할 수 있는 애드-인 슬롯을 제공하는 것이다. 솔더-다운 방식 디바이스와 애드-인 카드 둘 다가 AGP 버스 상에 공존할 수 있다. 이 실시예가 의도하는 또 다른 장점은 컴퓨터 시스템 제조업자로 하여금 마더보드를 다시 설계하지 않고도 업그레이드 그래픽 디바이스를 설치하게 하는 것이다.
도 1은 그래픽 디바이스가 이미 설치되어 있을 때 업그레이드 그래픽 디바이스의 설치를 허용하는 시스템(100)의 하나의 실시예를 나타내는 블록도이다. 시스템(100)은 프로세서(100), 시스템 메모리 제어기(130), 시스템 메모리(140), 그래픽 액셀러레이터(120) 및 선택적인 업그레이드 그래픽 액셀러레이터(160)를 포함한다. 시스템 메모리 제어기(130)는 디스에이블 디바이스 레지스터(132)를 포함하는 데, 그 값은 디바이스 디스에이블 신호(152)가 시스템 메모리 제어기(130)에 의해 인가 또는 해제될 지를 결정한다. 디바이스 디스에이블 레지스터(132)는 보다 큰 레지스터에서는 단일 비트일 수 있다. 그래픽 액셀러레이터(120)는 리셋 회로(126), 디스에이블 입력(124) 및 AGP 인터페이스 유닛(122)을 포함한다. AGP 인터페이스 유닛(122)은 AGP 버스(150)에 연결되어 있다. AGP 인터페이스 유닛(122)은 AGP 버스(150)에 전기 접속을 제공하는 버퍼를 포함한다. 디스에이블 입력(124)은 디바이스 디스에이블 신호(152)를 시스템 메모리 제어기(130)로부터 수신한다.
선택적인 업그레이드 그래픽 액셀러레이터(160)는 바람직하게는 애드-인 카드 커넥터를 통해 AGP 버스(150)에 연결되어 있다. 따라서, 업그레이드 그래픽 액셀러레이터(160)는 컴퓨터 시스템 제조업자 또는 최종 사용자의 소망에 따라 설치되거나 제거될 수 있다. 여기서 주의할 점은 컴퓨터 시스템 제조업자는 그래픽 액셀러레이터(120)가 마더보드 상에 납땜된 컴퓨터 시스템을 처음에 제조하고 업그레이드 그래픽 디바이스를 수용할 수 있는 애드-인 카드 커넥터를 제공한다는 것이다.
시스템(100)의 전원이 처음에 켜졌을 때 또는 시스템(100)을 리셋하였을 때 디스에이블 디바이스 레지스터(132)는 바람직하게는 처음에 디스에이블 디바이스 신호(152)가 인가됨을 표시하는 값을 갖고 있다. 디스에이블 디바이스 신호(152)가 인가되면, AGP 인터페이스 유닛(122)은 AGP 버스와 접속하는 버퍼의 모든 내용을 고 임피던스 상태로 들어가게 한다. 여기서 사용된 "고 임피던스 상태"라는 용어는 버퍼가 AGP 버스(150)에 대해 전류를 거의 상승시키지도 하강시키지도 않는 상태를 말한다. 또한 바람직한 것은 디스에이블 입력이 인가된 디바이스 디스에이블 신호(152)를 수신할 때 그래픽 액셀러레이터(120)를 저전력 상태에 들어가게 하는 것이다.
전원 시동 후나 시스템 리셋 시 구성 소프트웨어가 실행되어 업그레이드 그래픽 액셀러레이터(160)를 설치할 지를 결정한다. 구성 소프트웨어가 업그레이드 프로세서를 설치한다는 것을 결정하면, 디스에이블 디바이스 레지스터(132)는 디바이스 디스에이블 신호가 인가됨을 나타내는 값을 유지한다. 구성 소프트웨어가 업그레이드 그래픽 액셀러레이터(160)를 설치하지 않는다는 것을 결정하면, 디바이스 디스에이블 신호(152)가 해제되어야 함을 나타내는 값을 디스에이블 디바이스 레지스터(132)에 기록한다. 디스에이블 디바이스 레지스터(132)가 디바이스 디스에이블 신호(152)가 해제되어야 함을 나타내는 값을 갖고 있을 때, 시스템 메모리 제어기(130)는 디바이스 디스에이블 신호(152)를 해제한다.
디바이스 디스에이블 신호(152)가 인가에서 해제로 전이할 때, 리셋 회로(126)는 그래픽 액셀러레이터(120)를 리셋하여 그래픽 액셀러레이터(120)의 동작을 준비한다.
도 1과 관련한 상술한 설명이 AGP 버스와 그래픽 액셀러레이터의 사용을 언급하고 있지만, 다른 실시예는 다른 타입의 버스나 다른 타입의 주변 장치를 포함할 수 있다.
도 2는 업그레이드 디바이스를 설치할 때 주변 장치를 디스에이블하는 방법의 하나의 실시예를 나타내는 흐름도이다. 단계(210)에서 디바이스 디스에이블 신호를 주변 장치가 수신한다. 디바이스 디스에이블 신호가 단계(220)에서 인가되지 않으면, 주변 장치의 버스 신호 버퍼는 단계(230)에서 고 임피던스 상태에 놓이지 않는다. 바꾸어 말하면, 신호 버퍼는 정상적으로 동작하는 것이다. 디바이스 디스에이블 신호가 단계(220)에서 인가되면, 주변 장치의 버스 신호 버퍼는 단계(240)에서 고 임피던스 상태에 놓인다. 그 후, 디바이스 디스에이블 신호가 단계(250)에서 인가로부터 해제로 전이되면, 주변 장치는 단계(260)에서 리셋된다.
본 발명은 몇 가지의 실시예를 참고로 개시되었지만, 이것은 단지 본 발명을 예시하는 것으로서 이들 실시예에 본 발명이 제한되는 것은 아니다. 이 분야의 숙련된 기술자들은 특별히 여기에 개시하지는 않았지만 본 발명에 대해 여러 가지 다양한 변경이 가능하며 이들 역시 본 발명의 사상 및 범위 내에 있음을 인식할 것이다.
Claims (18)
- 복수의 버스 신호 버퍼를 포함하는 버스 인터페이스 유닛;리셋 회로; 및디바이스 디스에이블 신호를 수신하는 디스에이블 입력을 포함하는 장치로서,상기 버스 인터페이스 유닛은 상기 디바이스 디스에이블 신호가 인가될 때 상기 버스 신호 버퍼를 고 임피던스 상태로 들어가게 하며, 상기 리셋 회로는 상기 장치를 리셋하여 디바이스 디스에이블 신호를 인가에서 해제로 전이하는 장치.
- 제1항에 있어서,상기 디바이스 디스에이블 신호를 인가할 때 상기 장치를 저 전력 모드에 들어가게 하는 저 전력 유닛을 더 포함하는 장치.
- 제2항에 있어서,상기 장치는 그래픽 액셀러레이터인 장치.
- 제3항에 있어서,상기 버스 인터페이스 유닛은 액셀러레이트형 그래픽 포트 버스(accelerated graphics port bus)와 인터페이스하는 장치.
- 제4항에 있어서,상기 디스에이블 입력은 상기 디스에이블 디바이스 신호를 시스템 로직 디바이스로부터 수신하는 장치.
- 시스템 버스;상기 시스템 버스에 연결되어 있으며, 복수의 버스 신호 버퍼를 포함하는 버스 인터페이스 유닛과 리셋 회로와 디바이스 디스에이블 신호를 수신하는 디스에이블 입력을 포함하는 주변 장치; 및상기 디바이스 디스에이블 신호를 상기 주변 장치의 디스에이블 입력에 전달하는 시스템 로직 디바이스를 포함하며,상기 버스 인터페이스 유닛은 상기 디바이스 디스에이블 신호가 인가될 때 상기 버스 신호 버퍼를 고 임피던스 상태로 들어가게 하며, 상기 리셋 회로는 상기 주변 장치를 리셋하여 디바이스 디스에이블 신호를 인가에서 해제로 전이하는 시스템.
- 제6항에 있어서,상기 주변 장치는 상기 디바이스 디스에이블 신호를 인가할 때 상기 주변 장치를 저 전력 모드에 들어가게 하는 저 전력 유닛을 포함하는 시스템.
- 제7항에 있어서,상기 주변 장치는 그래픽 액셀러레이터인 시스템
- 제8항에 있어서,상기 시스템 버스 상에 설치되는 업그레이드 그래픽 액셀러레이터를 더 포함하는 시스템.
- 제9항에 있어서,상기 시스템 버스는 액셀러레이트형 그래픽 포트 버스를 포함하는 시스템.
- 제10항에 있어서,상기 시스템 로직 디바이스는 상기 디바이스 디스에이블 신호가 인가 또는 해제되는 지를 나타내는 레지스터를 포함하는 시스템.
- 제11항에 있어서,상기 시스템 로직 디바이스는 상기 시스템의 리셋 시 상기 디스에이블 디바이스 신호를 인가하는 시스템.
- 제12항에 있어서,상기 시스템 로직 디바이스에 연결되어 있는 프로세서를 더 포함하며, 상기 프로세서는 상기 업그레이드 그래픽 액셀러레이터를 설치하는 지를 결정하는 중개 소프트웨어를 실행하며, 상기 중개 소프트웨어는 상기 업그레이드 그래픽 액셀러레이터가 설치되면 상기 시스템 로직 디바이스로 하여금 상기 디바이스 디스에이블 신호를 인가하게 하며, 또 상기 중개 소프트웨어는 상기 업그레이드 그래픽 디바이스가 설치되지 않으면 상기 시스템 로직 디바이스로 하여금 상기 디바이스 디스에이블 신호를 해제하게 하는 시스템.
- 디바이스 디스에이블 신호를 주변 장치에서 수신하는 단계;상기 디바이스 디스에이블 신호가 인가되면 상기 주변 장치의 복수의 버스 신호 버퍼를 고 임피던스 상태로 들어가게 하는 단계; 및상기 디바이스 디스에이블 신호가 인가에서 해제로 전이할 때 상기 주변 장치를 리셋하는 단계를 포함하는 방법.
- 제14항에 있어서,상기 디바이스 디스에이블 신호가 인가되면 상기 주변 장치를 저 전력 모드로 들어가게 하는 단계를 더 포함하는 방법.
- 제15항에 있어서,상기 복수의 버스 신호 버퍼를 고 임피던스 상태로 들어가게 하는 단계는 액셀러레이트형 그래픽 포트에 연결되어 있는 복수의 버스 신호 버퍼를 고 임피던스 상태로 들어가게 하는 단계를 포함하는 방법.
- 제16항에 있어서,상기 디바이스 디스에이블 신호를 시스템 로직 디바이스로부터 상기 주변 장치로 전달하는 단계를 더 포함하는 방법.
- 제17항에 있어서,업그레이드 그래픽 액셀러레이터를 설치하는 지를 결정하는 중개 소프트웨어를 실행하는 단계;상기 업그레이드 그래픽 액셀러레이터를 설치하면 상기 디바이스 디스에이블 신호를 인가하는 단계; 및상기 업그레이드 그래픽 디바이스를 설치하지 않으면 상기 디바이스 디스에이블 신호를 해제하는 단계를 더 포함하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/224,184 | 1998-12-31 | ||
US09/224,184 US6243782B1 (en) | 1998-12-31 | 1998-12-31 | Method and apparatus for disabling a graphics device when an upgrade device is installed |
PCT/US1999/029705 WO2000041085A1 (en) | 1998-12-31 | 1999-12-14 | Method and apparatus for disabling a graphics device when an upgrade device is installed |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010093231A true KR20010093231A (ko) | 2001-10-27 |
KR100393717B1 KR100393717B1 (ko) | 2003-08-06 |
Family
ID=22839618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-7008236A KR100393717B1 (ko) | 1998-12-31 | 1999-12-14 | 업그레이드 디바이스의 설치 시 그래픽 디바이스를디스에이블링하는 방법 및 장치 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6243782B1 (ko) |
EP (1) | EP1141846B1 (ko) |
JP (1) | JP4503851B2 (ko) |
KR (1) | KR100393717B1 (ko) |
CN (1) | CN1230760C (ko) |
AU (1) | AU2361800A (ko) |
DE (1) | DE69907966T2 (ko) |
HK (1) | HK1036657A1 (ko) |
TW (1) | TW459180B (ko) |
WO (1) | WO2000041085A1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6760031B1 (en) * | 1999-12-31 | 2004-07-06 | Intel Corporation | Upgrading an integrated graphics subsystem |
US7079149B2 (en) * | 2001-10-09 | 2006-07-18 | Texas Instruments Incorporated | System, method, and device for accelerated graphics port linking |
US20050228877A1 (en) * | 2004-04-07 | 2005-10-13 | Arnold Monitzer | System for managing a device |
US6985152B2 (en) * | 2004-04-23 | 2006-01-10 | Nvidia Corporation | Point-to-point bus bridging without a bridge controller |
US20050273525A1 (en) * | 2004-06-03 | 2005-12-08 | Anderson David D | Dynamic I/O disabling systems and methods |
TWM261731U (en) * | 2004-08-03 | 2005-04-11 | Uniwill Comp Corp | A display expanding structure for a portable information device |
US20160070665A1 (en) * | 2014-09-08 | 2016-03-10 | Htc Corporation | Portable electronic device and user data access method therefor |
US11356236B2 (en) * | 2019-05-16 | 2022-06-07 | Texas Instruments Incorporated | Bidirectional re-driver for half-duplex interfaces |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6220069A (ja) * | 1985-07-19 | 1987-01-28 | Canon Inc | 画像情報変換方式 |
JPH0671310B2 (ja) * | 1986-03-04 | 1994-09-07 | キヤノン株式会社 | 画像読取装置 |
JP2698834B2 (ja) * | 1988-11-22 | 1998-01-19 | 株式会社日立製作所 | 不揮発性記憶装置 |
JPH02162762A (ja) * | 1988-12-16 | 1990-06-22 | Hitachi Ltd | 半導体集積回路装置 |
US5280579A (en) * | 1990-09-28 | 1994-01-18 | Texas Instruments Incorporated | Memory mapped interface between host computer and graphics system |
WO1992018936A1 (en) * | 1991-04-18 | 1992-10-29 | Intel Corporation | Method and apparatus for upgrading a computer processing system |
EP0527015A2 (en) * | 1991-08-06 | 1993-02-10 | AT&T Corp. | Low power signaling using output impedance delay |
JPH05274868A (ja) * | 1992-03-26 | 1993-10-22 | Mitsubishi Electric Corp | メモリ制御装置 |
JP3529805B2 (ja) * | 1992-03-27 | 2004-05-24 | ナショナル・セミコンダクター・コーポレイション | ハードウェア制御パワー管理機能と選択可能な入出力制御ピンとを有するマイクロプロセッサ |
AU1989395A (en) * | 1994-03-14 | 1995-10-03 | Apple Computer, Inc. | A peripheral processor card for upgrading a computer |
JPH09135159A (ja) * | 1995-11-07 | 1997-05-20 | Oki Data:Kk | 駆動能力切替機能付き出力バッファ装置 |
US5740409A (en) * | 1996-07-01 | 1998-04-14 | Sun Microsystems, Inc. | Command processor for a three-dimensional graphics accelerator which includes geometry decompression capabilities |
US5866958A (en) * | 1996-12-10 | 1999-02-02 | Samsung Electronics Co., Ltd. | Power control device for redundant reset outputs in an ATM system and method of power control thereof |
US5996037A (en) * | 1997-06-03 | 1999-11-30 | Lsi Logic Corporation | System and method for arbitrating multi-function access to a system bus |
-
1998
- 1998-12-31 US US09/224,184 patent/US6243782B1/en not_active Expired - Lifetime
-
1999
- 1999-12-14 JP JP2000592743A patent/JP4503851B2/ja not_active Expired - Fee Related
- 1999-12-14 KR KR10-2001-7008236A patent/KR100393717B1/ko not_active IP Right Cessation
- 1999-12-14 WO PCT/US1999/029705 patent/WO2000041085A1/en active IP Right Grant
- 1999-12-14 DE DE69907966T patent/DE69907966T2/de not_active Expired - Lifetime
- 1999-12-14 AU AU23618/00A patent/AU2361800A/en not_active Abandoned
- 1999-12-14 EP EP99967318A patent/EP1141846B1/en not_active Expired - Lifetime
- 1999-12-14 CN CNB998153613A patent/CN1230760C/zh not_active Expired - Fee Related
-
2000
- 2000-01-13 TW TW088123323A patent/TW459180B/zh not_active IP Right Cessation
-
2001
- 2001-10-29 HK HK01107534A patent/HK1036657A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
AU2361800A (en) | 2000-07-24 |
US6243782B1 (en) | 2001-06-05 |
JP4503851B2 (ja) | 2010-07-14 |
HK1036657A1 (en) | 2002-01-11 |
DE69907966T2 (de) | 2004-01-08 |
CN1332873A (zh) | 2002-01-23 |
EP1141846A1 (en) | 2001-10-10 |
TW459180B (en) | 2001-10-11 |
DE69907966D1 (de) | 2003-06-18 |
EP1141846B1 (en) | 2003-05-14 |
WO2000041085A1 (en) | 2000-07-13 |
KR100393717B1 (ko) | 2003-08-06 |
JP2002534739A (ja) | 2002-10-15 |
CN1230760C (zh) | 2005-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3609466B2 (ja) | コンピュータシステム | |
US6415387B1 (en) | Low power mode computer with simplified power supply | |
EP0411806A2 (en) | Computer system with modular upgrade capability | |
US5410726A (en) | Upgrading the microprocessor of a computer system without removal by placing a second microprocessor in an upgrade socket | |
US6922194B2 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
CN1088874C (zh) | 一种具有独立功能的***设备插件和其中采用的方法 | |
US6289449B1 (en) | Creating boot code image on a storage medium | |
IE990422A1 (en) | High performance PCI with backward compatibility | |
KR19990082733A (ko) | 리셋후의pci시스템과어댑터의필수요건 | |
KR100393717B1 (ko) | 업그레이드 디바이스의 설치 시 그래픽 디바이스를디스에이블링하는 방법 및 장치 | |
EP0990973B1 (en) | Method and apparatus facilitating insertion and removal of modules in a computer system | |
US6598109B1 (en) | Method and apparatus for connecting between standard mini PCI component and non-standard mini PCI component based on selected signal lines and signal pins | |
EP1062562A1 (en) | Computer expansion system | |
US6470457B1 (en) | Local permanent storage in network computer | |
US6769035B1 (en) | Same single board computer system operable as a system master and a bus target | |
US20040003162A1 (en) | Point-to-point electrical loading for a multi-drop bus | |
US6633948B1 (en) | Stackable dual mode (registered/unbuffered) memory interface cost reduction | |
KR100856259B1 (ko) | 인터럽트를 수행하는 프로그래머블 로직 다바이스와 이를이용한 프로세서 보드 이중화 장치 및 방법 | |
JPH06309071A (ja) | パワーセーブ回路 | |
JPH07244633A (ja) | インタフェース装置 | |
KR19990034010U (ko) | 컴퓨터 시스템의 핫-도킹 장치 | |
JPH04288631A (ja) | エミュレーションテスタの接続装置 | |
KR19980058709U (ko) | 컴퓨터의 메인 보드장치 | |
JPH0476634A (ja) | マイクロコンピュータ開発支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |