CN1230760C - 当安装一个升级设备时用于禁止图形设备的方法和装置 - Google Patents

当安装一个升级设备时用于禁止图形设备的方法和装置 Download PDF

Info

Publication number
CN1230760C
CN1230760C CNB998153613A CN99815361A CN1230760C CN 1230760 C CN1230760 C CN 1230760C CN B998153613 A CNB998153613 A CN B998153613A CN 99815361 A CN99815361 A CN 99815361A CN 1230760 C CN1230760 C CN 1230760C
Authority
CN
China
Prior art keywords
equipment
inhibit signal
bus
peripherals
upgrading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998153613A
Other languages
English (en)
Other versions
CN1332873A (zh
Inventor
C·T·伍尔西
J·M·米彻尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1332873A publication Critical patent/CN1332873A/zh
Application granted granted Critical
Publication of CN1230760C publication Critical patent/CN1230760C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Power Sources (AREA)
  • Bus Control (AREA)
  • Stored Programmes (AREA)
  • Image Processing (AREA)

Abstract

当一个升级的图形设备被安装时能够被禁止的图形设备被公开。该图形设备含有一个到总线的接口以及一个输入端用于接收设备禁止信号。当该设备禁止信号被确立时，到总线的接口将它的缓冲器设置到高阻状态，这意味着图形设备相对于总线是有效地电绝缘的。当设备禁止信号从断言变化到解除确立时，在图形设备中的复位电路复位该图形设备。

Description

当安装一个升级设备时用于禁止 图形设备的方法和装置
                          发明领域
本发明涉及计算机***的领域。更具体的，本发明涉及在之前已经安装了图形设备的情况下安装升级图形设备的领域。
                          发明背景
高性能的图形设备在如今的计算机***中变得逐渐重要。计算机***制造商一般在添加卡上安装图形加速器，该卡***到连接器中，该连接器提供到图形总线例如加速的图形端口(AGP)总线。图形加速器一般也通过将元件直接焊接在计算机***的主板上进行安装。该添加卡的方法为计算机***制造商和最终用户提供了安装一个更新的模块图形加速器的途径。可以简单地移去劳的添加卡并且安装一个新的。该添加卡方法的缺点就是该添加卡方法比焊接方法更昂贵。该添加卡也比将一个设备直接焊接在主板上使用更多的空间。
焊接的方法相对于添加卡的方法提供了费用的节省，但是它的缺点就是没有提供升级图形加速器的方法。如果一个计算机***制造商希望改变到一个不同的图形加速器，该计算机***制造商必须重新设计主板。另外，该AGP总线也意味着是在***存储器控制器和一个单一图形设备之间的点到点的互连，并且当一个图形设备已经焊接在主板上时，以前利用AGP总线的计算机***不能够提供一个升级的选择。
                          发明简述
当一个升级的图形设备被安装时用于禁止一个图形设备的方法和装置是公知的。该装置含有一个总线接口，该接***有多个总线信号缓冲器。该装置还含有个复位电路以及一个禁止输入端。该禁止输入端接收一个设备禁止信号。当设备禁止信号被确立时，该总线接口单元将总线信号缓冲器设置在高阻状态，并且复位电路根据设备禁止信号从确立到解除确立(deassert)的变化复位该装置。
本发明的其他的特点和优点从附图中以及随后的描述中会变得清楚。
                          附图简述
本发明通过实施例进行描述并且不局限于这些附图的表示范围，并且其中相似的参考符号表示相似的元件，并且其中
图1示出了一个***的一个实施例的方框图，该***当升级的图形设备被安装时用于禁止图形设备，
图2是一个方法的实施例，用于当一个升级设备被安装时禁止一个***设备。
                          详细描述
当一个升级的图形设备被安装时能够被禁止的图形设备的实施形式被公开。该图形设备含有一个到总线的接口以及一个输入端用于接收设备禁止信号。当该设备禁止信号被确立时，到总线的接口将它的缓冲器设置到高阻状态，这意味着图形设备相对于总线是有效地电绝缘的。当设备禁止信号从确立变化到解除确立时，在图形设备中的复位电路复位该图形设备。该实施形式的有利的优点是当一个图形设备已经被安装的情况下，允许安装一个升级的图形设备。此实施形式的另外一个优点是允许计算机***制造商焊接一个图形设备到一个主板上并且提供一个添加槽，其能够容纳一个用于升级图形设备的添加卡。焊接的设备以及添加卡全都可以位于一个AGP总线上。此实施形式的另外一个优点是允许计算机***制造商能够安装升级的图形设备而不用重新设计主板。
图1示出了***100的一个实施形式的方框图，该***允许当已经安装了一个图形设备的情况下安装一个升级的图形设备。***100含有一个处理器100、一个***存储控制器130、一个***存储器140、一个图形加速器120和一个可选的升级图形加速器160。***存储控制器130含有一个禁止设备寄存器132，它的值决定了是否由***存储控制器130来确立(assert)或者解除确立一个设备禁止信号152。该设备禁止信号132可以是在大的寄存器中的一个简单位。图形加速器120含有一个复位电路126、一个禁止输入端124和一个AGP接口单元122。该AGP接口单元122被耦合到一个AGP总线150。该AGP接口单元122含有多个缓冲器，该缓冲器提供到AGP总线150的电连接。该禁止输入端124接收来自于***存储控制器130的设备禁止信号152。
可选的升级图形加速器160优选地通过一个添加卡连接器耦合到AGP总线150。因此，该升级的图形加速器160可以由计算机***制造商或者最终用户根据需要安装或者移去。可以预期由计算机***制造商在开始时制造一个焊接在主板上的具有图形加速器120的计算机***并且可以提供一个能够容纳升级的图形设备的添加卡连接器。
当***100第一次供电时或者复位***100时，禁止设备寄存器132优选一开始含有一个值，其表示禁止设备信号152将要被确立。当禁止设备信号152被确立时，该AGP接口单元122会使所有的连接到AGP总线的缓冲器进入到高阻状态。词“高阻状态”在此包含任何的状态，其中该缓冲器既没有驱动也没有下降到或者从AGP总线150的实质的电流。当禁止输入端接收一个确立的设备禁止信号152时，对于图形加速器120也优选进入到一个低阻状态。
在供电或者***复位之后，执行配置软件来确定是否升级的图形加速器160被安装。如果配置软件确定了该升级处理器已经被安装，那么禁止设备寄存器132保持一个值，其表示该设备禁止信号将要被确立。如果该配置软件确定了该升级的图形加速器160没有被安装，那么一个值写入到禁止设备寄存器132中，该值表示该设备禁止信号152应该被解除确立。当禁止设备寄存器132含有一个表示设备禁止信号152应该被确立的值时，***存储控制器130确立该设备禁止信号152。
当设备禁止信号152从确立变化到解除确立时，复位电路126复位该图形加速器120以准备图形加速器120用于运行。
尽管上述的结合图1的讨论示出了一个AGP总线和一个图形加速器的使用，其他的实施形式也可以含有其他的总线类型以及其他类型的***设备。
图2是当一个升级的图形设备被安装时用于禁止一个***设备的方法的实施形式的流程图。在步骤210，一个设备禁止信号在***设备被接收。如果该设备禁止信号在步骤220没有被确立，那么在***设备中的总线信号缓冲器在步骤230没有被设置到高阻状态。换句话说，该信号缓冲器以一般的方式运行。如果该设备禁止信号在步骤220被确立，那么总线信号缓冲器在***设备中在步骤240被设置到高阻状态。随后的步骤240，如果设备禁止信号在步骤250从确立变化到解除确立，那么***设备在步骤260中被复位。
在上述的描述中，已经参考了示例的实施形式进行了说明。然而这也是明显的，即各种可以作的修改和改变并没有超出在随后的权利要求书中所提出的本发明的较宽的精神和范围。相应的，说明书和附图也应该被看作示意性的，而不是限制性的。

Claims (18)

1.一个当升级的设备被安装时用于禁止一个设备的装置，包括：
一个含有多个总线信号缓冲器的总线接口单元；
一个复位电路；和
一个禁止输入端，用于接收一个设备禁止信号，该总线接口单元用于当该设备禁止信号被确立时将总线信号缓冲器设置到高阻状态，并且该复位电路根据一个设备禁止信号从确立转变到解除确立来复位该装置。
2.根据权利要求1的装置，还包括一个低功率单元，用于当该设备禁止信号被确立时将该装置设置到低功率模式。
3.根据权利要求2的装置，其中，该装置是一个图形加速器。
4.根据权利要求3的装置，该总线接口单元与一个加速的图形端口总线相对接。
5.根据权利要求4的装置，该禁止输入端用于从一个***逻辑设备中接收该设备禁止信号。
6.一个包括当升级的设备被安装时用于禁止一个设备的装置的***，包括：
一个***总线；
一个耦合到该***总线的***设备，该***设备包括：
一个含有多个总线信号缓冲器的***总线接口单元，
一个复位电路，和
一个禁止输入端，用于接收一个设备禁止信号，该总线接口单元用于当该设备禁止信号被确立时将总线信号缓冲器设置到高阻状态，并且该复位电路根据一个设备禁止信号从确立转变到解除确立来复位该***设备；和
一个***逻辑设备，用于将该设备禁止信号传输到该***设备的禁止输入端。
7.根据权利要求6的***，其中该***设备含有一个低功率单元，其当该设备禁止信号被确立时用于将该***设备设置到一个低功率模式。
8.根据权利要求7的***，其中该***设备是一个图形加速器。
9.根据权利要求8的***，还包括一个安装在***总线上的升级的图形加速器。
10.根据权利要求9的***，其中该***总线含有一个加速的图形端口总线。
11.根据权利要求10的***，其中该***逻辑设备含有一个寄存器，用于表示是否该设备要被确立或者解除确立。
12.根据权利要求11的***，其中该***逻辑设备当复位该***时确立该禁止设备信号。
13.根据权利要求12的***，还包括一个耦合到***逻辑设备上的处理器，该处理器执行一个软件代理，用于确定是否该升级的图形加速器被安装，如果该升级的图形加速器被安装，该软件代理使该***逻辑设备确立该设备禁止信号，如果该升级的图形设备没有被安装，该软件代理进一步使该***逻辑设备解除确立该设备禁止信号。
14.一个当升级的设备被安装时用于禁止一个设备的方法，包括：
在一个***设备中接收一个设备禁止信号；
如果该设备禁止信号被确立，将在***设备中的多个总线信号缓冲器设置到一个高阻抗状态；和
当该设备禁止信号从确立转变到解除确立时复位该***设备。
15.根据权利要求14的方法，还包括如果该设备禁止信号被确立，就将该***设备设置到一个低功率模式。
16.根据权利要求15的方法，其中所述将多个总线信号缓冲器设置到高阻抗状态包括将耦合到一个加速的图形端口的多个总线信号缓冲器设置到高阻抗状态。
17.根据权利要求16的方法，还包括将该设备禁止信号从一个***逻辑设备传输到该***设备。
18.根据权利要求17的方法，还包括：
执行一个软件代理，以确定是否一个升级的图形加速器被安装；
如果该升级的图形加速器被安装则确立该设备禁止信号；和
如果该升级的图形加速器没有被安装则解除确立该设备禁止信号。
CNB998153613A 1998-12-31 1999-12-14 当安装一个升级设备时用于禁止图形设备的方法和装置 Expired - Fee Related CN1230760C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/224,184 US6243782B1 (en) 1998-12-31 1998-12-31 Method and apparatus for disabling a graphics device when an upgrade device is installed
US09/224,184 1998-12-31
US09/224184 1998-12-31

Publications (2)

Publication Number Publication Date
CN1332873A CN1332873A (zh) 2002-01-23
CN1230760C true CN1230760C (zh) 2005-12-07

Family

ID=22839618

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998153613A Expired - Fee Related CN1230760C (zh) 1998-12-31 1999-12-14 当安装一个升级设备时用于禁止图形设备的方法和装置

Country Status (10)

Country Link
US (1) US6243782B1 (zh)
EP (1) EP1141846B1 (zh)
JP (1) JP4503851B2 (zh)
KR (1) KR100393717B1 (zh)
CN (1) CN1230760C (zh)
AU (1) AU2361800A (zh)
DE (1) DE69907966T2 (zh)
HK (1) HK1036657A1 (zh)
TW (1) TW459180B (zh)
WO (1) WO2000041085A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760031B1 (en) * 1999-12-31 2004-07-06 Intel Corporation Upgrading an integrated graphics subsystem
US7079149B2 (en) * 2001-10-09 2006-07-18 Texas Instruments Incorporated System, method, and device for accelerated graphics port linking
US20050228877A1 (en) * 2004-04-07 2005-10-13 Arnold Monitzer System for managing a device
US6985152B2 (en) * 2004-04-23 2006-01-10 Nvidia Corporation Point-to-point bus bridging without a bridge controller
US20050273525A1 (en) * 2004-06-03 2005-12-08 Anderson David D Dynamic I/O disabling systems and methods
TWM261731U (en) * 2004-08-03 2005-04-11 Uniwill Comp Corp A display expanding structure for a portable information device
US20160070665A1 (en) * 2014-09-08 2016-03-10 Htc Corporation Portable electronic device and user data access method therefor
US11356236B2 (en) * 2019-05-16 2022-06-07 Texas Instruments Incorporated Bidirectional re-driver for half-duplex interfaces

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220069A (ja) * 1985-07-19 1987-01-28 Canon Inc 画像情報変換方式
JPH0671310B2 (ja) * 1986-03-04 1994-09-07 キヤノン株式会社 画像読取装置
JP2698834B2 (ja) * 1988-11-22 1998-01-19 株式会社日立製作所 不揮発性記憶装置
JPH02162762A (ja) * 1988-12-16 1990-06-22 Hitachi Ltd 半導体集積回路装置
US5280579A (en) * 1990-09-28 1994-01-18 Texas Instruments Incorporated Memory mapped interface between host computer and graphics system
AU1971992A (en) * 1991-04-18 1992-11-17 Intel Corporation Method and apparatus for upgrading a computer processing system
EP0527015A2 (en) * 1991-08-06 1993-02-10 AT&T Corp. Low power signaling using output impedance delay
JPH05274868A (ja) * 1992-03-26 1993-10-22 Mitsubishi Electric Corp メモリ制御装置
JP3529805B2 (ja) * 1992-03-27 2004-05-24 ナショナル・セミコンダクター・コーポレイション ハードウェア制御パワー管理機能と選択可能な入出力制御ピンとを有するマイクロプロセッサ
WO1995025310A1 (en) * 1994-03-14 1995-09-21 Apple Computer, Inc. A peripheral processor card for upgrading a computer
JPH09135159A (ja) * 1995-11-07 1997-05-20 Oki Data:Kk 駆動能力切替機能付き出力バッファ装置
US5740409A (en) * 1996-07-01 1998-04-14 Sun Microsystems, Inc. Command processor for a three-dimensional graphics accelerator which includes geometry decompression capabilities
US5866958A (en) * 1996-12-10 1999-02-02 Samsung Electronics Co., Ltd. Power control device for redundant reset outputs in an ATM system and method of power control thereof
US5996037A (en) * 1997-06-03 1999-11-30 Lsi Logic Corporation System and method for arbitrating multi-function access to a system bus

Also Published As

Publication number Publication date
AU2361800A (en) 2000-07-24
DE69907966T2 (de) 2004-01-08
WO2000041085A1 (en) 2000-07-13
US6243782B1 (en) 2001-06-05
DE69907966D1 (de) 2003-06-18
EP1141846A1 (en) 2001-10-10
TW459180B (en) 2001-10-11
CN1332873A (zh) 2002-01-23
JP4503851B2 (ja) 2010-07-14
HK1036657A1 (en) 2002-01-11
JP2002534739A (ja) 2002-10-15
KR100393717B1 (ko) 2003-08-06
KR20010093231A (ko) 2001-10-27
EP1141846B1 (en) 2003-05-14

Similar Documents

Publication Publication Date Title
US20090164724A1 (en) System and control method for hot swapping of memory modules configured in a ring bus
EP1181638B1 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
CN1230760C (zh) 当安装一个升级设备时用于禁止图形设备的方法和装置
US6654843B1 (en) Hot swapping
EP0402055A2 (en) Method and apparatus for a rapid interconnection to a computer bus
CN100489825C (zh) 通用序列总线连接端口的扩充模块及扩充方法
EP0990973B1 (en) Method and apparatus facilitating insertion and removal of modules in a computer system
US20030149805A1 (en) Bus speed controller using switches
CN1457118A (zh) 板卡在位检测方法
US6598109B1 (en) Method and apparatus for connecting between standard mini PCI component and non-standard mini PCI component based on selected signal lines and signal pins
JP2008065364A (ja) 拡張システム、アドインカード及び外部装置
US7085939B2 (en) Method and apparatus for supplying power to a bus-controlled component of a computer
US20040003162A1 (en) Point-to-point electrical loading for a multi-drop bus
EP0602255B1 (en) Recording apparatus in which plural recording media can be loaded
CN210924562U (zh) 一种背板通讯装置
CN1301469C (zh) 双热插拔ide装置之控制电路及方法
US20040057182A1 (en) Method and control apparatus for controlling two hot-swapable IDE devices
CN109815169A (zh) 一种存储设备及其存储链路自适应的方法
CN209560532U (zh) 一种PCIE Redriver板卡
JP3371760B2 (ja) Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置
CN214070239U (zh) 切换电路及终端设备
CN216014148U (zh) 一种服务器和服务器背板
JPH0736826A (ja) 半導体装置
US20230280803A1 (en) Motherboard
JPH06309071A (ja) パワーセーブ回路

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051207

Termination date: 20141214

EXPY Termination of patent right or utility model