KR20010081858A - 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법 - Google Patents

액정표시장치용 어레이기판의 데이터패드 과식각 방지방법 Download PDF

Info

Publication number
KR20010081858A
KR20010081858A KR1020000008041A KR20000008041A KR20010081858A KR 20010081858 A KR20010081858 A KR 20010081858A KR 1020000008041 A KR1020000008041 A KR 1020000008041A KR 20000008041 A KR20000008041 A KR 20000008041A KR 20010081858 A KR20010081858 A KR 20010081858A
Authority
KR
South Korea
Prior art keywords
photoresist
insulating layer
data pad
pad
gate
Prior art date
Application number
KR1020000008041A
Other languages
English (en)
Other versions
KR100591902B1 (ko
Inventor
문교호
류순성
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000008041A priority Critical patent/KR100591902B1/ko
Priority to US09/784,088 priority patent/US6746887B1/en
Publication of KR20010081858A publication Critical patent/KR20010081858A/ko
Application granted granted Critical
Publication of KR100591902B1 publication Critical patent/KR100591902B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 어레이기판에 관한 것이며, 4 마스크 공정과 5 마스크 공정 및 6 마스크 공정에서 상기 어레이기판 상에 서로 다른 층에 형성되는 게이트패드와 데이터패드 상부의 다중층을 식각하는 방식에 관한 것이다.
상기 데이터 패드 상부에 적층된 n층과 상기 데이터패드 상부에 적층된 n-2층 또는 n-1층을 동시에 식각하기 위해, 포토리소그라피 공정 중 상기 데이터 패드상부에 소정 두께의 포토레지스트를 남겨, 상기 게이트패드의 상부층과 상기 데이터패드의 상부층의 식각비를 유사하게 맞춘다.
이와 같은 방법을 이용하면, 데이터패드의 과식각이나 표면 데미지를 막아 접촉불량을 방지할 수 있으므로 화소불량에 의한 얼룩불량이 발생하지 않는 액정표시장치를 제작할 수 있다.

Description

액정표시장치용 어레이기판의 데이터패드 과식각 방지방법{method for preventing overetch a data pad of array substrate for liquid crystal display device}
본 발명은 박막트랜지스터형 액정표시장치(TFT-LCD)의 어레이기판에 관한 것으로, 동일층에 형성되지 않는 게이트패드(gate pad)와 데이터패드(data pad)의 상부 절연층을 식각하는 과정에서 상기 데이터패드의 과식각(over etching)을 방지하는 방법에 관한 것이다.
일반적으로, 액정표시장치는 크게 표시부(display part)와 패드부(pad part)로 나눌 수 있다.
상기 표시부는 액정패널(LC Panel)로서 액정을 사이에 둔 두개의 투명기판으로 구성되며, 이러한 액정패널의 한쪽 기판에는 공통전극(common electrode)이 형성되고, 다른쪽 기판은 어레이기판으로서 복수개의 화소(Pixel)에 대응하여 각 화소를 구동하는 다수의 박막트랜지스터가 형성된다.
또한, 상기 박막트랜지스터를 구성하는 게이트전극과 소스전극에 각각 연결되는 게이트배선과 데이터배선이 서로 교차하여 형성된다.
상기 패드부는 상기 게이트배선에 신호전압(signal voltage)을 인가하는 게이트패드(gate pad)와 상기 소스배선에 데이타전압(data voltage)을 인가하는 소스패드(source pad)로 구성된다.
일반적으로, 상기 게이트패드는 상기 표시부의 양측에 접하여 각각 구성되고, 소스패드는 상기 게이트패드와 마주보지 않는 일측에 접하여 구성된다.
전술한 어레이기판을 형성하기 위해서는 공정별로 증착(deposition), 포토리소그라피(photo-lithography) 등을 반복하면서 각각의 요소들을 형성하게 된다.
상기 공정 중 식각공정은 식각방법에 따라 식각되는 방향이 정해 지며, 식각되는 물질에 따라 식각되는 수단도 달라질 수 있다.
예를 들어, 식각방법은 크게 건식식각(dry etching)과 습식식각(wet etching)으로 나눌 수 있으며, 상기 습식식각은 등방적으로 식각됨으로 측면식각이 동시에 행해지는 것이 특징이다.
반대로 상기 건식식각은 비등방적 식각이 필요한 경우에 많이 행하게 된다.
일반적으로 상기 습식식각은 화학약품을 식각액으로 사용하나, 상기 건식식각은 식각액이 아닌 가스를 이용하여 식각을 하게된다.
예를 들면, 식각가스를 플라즈마(plasma) 상태로 두어 상기 식각가스와 식각될 부분의 물질이 반응하도록 하여 식각부분을 제거하는 경우와, 이온빔(Ion beam)을 이용하여 식각부분을 제거하는 경우 등을 들 수 있다.
이하 도면을 참조하여 전술한 구성에 대해 알아보도록 한다.
도 1은 4마스크 공정을 통해 형성된 종래의 어레이기판의 일부 평면도이다.
도시한 바와 같이, 액정표시장치의 어레이기판(9)을 구성하는 요소는 크게 박막트랜지스터(A)와 화소(P)와 게이트패드(11)와 게이트배선(13)과 데이터패드(15)를 포함하는 데이터배선(19)을 포함한다.
상기 박막트랜지스터(A)는 소스전극(17)과 드레인전극(18)과, 이 두전극 사이에 채널역할을 하는 액티브층(16)과, 게이트전극(10)으로 구성되며, 상기 게이트전극(10)은 상기 게이트배선(13)에서 소정의 면적으로 돌출연장하여 형성하고, 상기 소스전극(17) 또한, 상기 데이터배선(19)의 일부에서 돌출 연장하여 형성한다.
또한, 상기 게이트패드(gate pad)(11)와 데이타패드(data pad)(15)는 신호를 받거나 보내는 역할을 한다.
이때, 상기 데이터패드(15)는 상기 게이트패드(11)의 상위층에 형성된다.
이하 도면을 참고로 하여 종래의 데이터패드와 게이트패드의 형성공정에 대해 설명한다.
도 2a 내지 도 2d는 도 1의 Ⅰ-Ⅰ, Ⅱ-Ⅱ, Ⅲ-Ⅲ를 따라 절단한 공정 단면도이다.
전술한 도 1의 구성을 참조로 이하 데이터패드와 게이트패드의 대략적인 공정과정을 설명하도록 한다.
먼저, 기판(9) 상에 알루미늄(Al), 알루미늄 합금(Al alloy), 크롬(Cr), 텅스텐(W) 등의 도전성금속을 증착하여 제 1 도전성 금속층(미도시)을 형성한다.
다음은 제 1 마스크를 이용한 포토리소그라피 공정으로, 도시하지는 않았지만, 상기 제 1 도전성 금속층(미도시) 상에 포토레지스트(미도시)를 도포하고, 상기 제 1 마스크를 이용하여 노광(exposure)하는 과정을 거쳐 소정형태로 패터닝한다.
다음으로, 상기 포토레지스트가 식각되어 노출된 금속을 식각한 후, 상기 식각되지 않은 금속 상부에 도포된 나머지 포토레지스트(미도시)를 제거하는 과정을 거쳐 도 2a에 도시한 바와 같이, 게이트배선(도 1의 13)과 상기 게이트배선에서 일방향으로 돌출 형성된 게이트전극(10)을 형성하고, 상기 게이트배선의 끝단에는 소정면적으로 연장된 게이트패드(11)가 형성된다.
다음으로, 상기 게이트전극(10) 등이 형성된 기판의 전면에 제 1 절연층(26)과 진성반도체층과 불순물 반도체층을 포함한 반도체층(27)과 제 2 도전성 금속층(24)을 연속으로 적층한다.
도 2b는 제 2 마스크공정으로서, 제 1 마스크공정에서와 같은 포토리소그라피공정을 거쳐 상기 제 2 도전성 금속층(24)을 패터닝하여, 상기 반도체층(27)과 평면적으로 겹쳐지는 데이터배선(19)과 상기 데이터배선(19)에서 상기 게이트전극(10)의 상부로 돌출 형성된 소스전극(17)과 이와는 소정간격 이격된 드레인전극(18)과 상기 데이터배선(19)의 끝단에서 소정면적으로 연장된 데이터패드(15)를 형성한다.
다음으로, 상기 데이터배선(19) 등이 형성된 기판(9)의 전면에 절연물질을 증착하여 제 2 절연층(31)을 형성한다.
상기 제 2 절연층(31)이 형성되면, 상기 게이트패드(11) 상부에는 제 1 절연층(12)과 반도체층(27)과 제 2 절연층(31)이 적층된 구조가 되고, 상기 드레인전극(18)과 상기 데이터패드(15) 상부에는 제 2 절연층(31)이 증착된 구조가 된다.
도 2c는 제 3 마스크 공정으로서, 상기 제 2 절연층(31)을 패터닝하는 공정이다.
도시한 바와 같이, 상기 제 2 절연층 상에 포토레지스트(33)를 도포한 후,제 3 마스크를 이용한 노광과정을 거쳐 상기 마스크에 가려지지 않고 빛에 노광된 부분만이 제거된다.
상기 포토레지스트(33)가 제거되어 노출된 층을 패터닝하게 되는데, 이때 상기 게이트패드(11)상부의 제 1 절연층(12), 반도체층(27)과 제 2 절연층(31)과, 상기 드레인전극(18)과 상기 데이터패드(15) 상부의 제 2 절연층(31)을 동시에 건식식각 방법으로 식각한다.
이때, 상기 데이터패드(15)의 상기 제 2 절연층의 식각이 완료되어도, 상기 게이트패드(11) 상부의 반도체층(27)과 상기 제 1 절연층(12)의 식각은 계속된다.
따라서, 상기 게이트패드(11) 상부에 적층된 층들이 모두 식각 될 때까지 상기 데이터패드(15)는 계속 데미지(demage)를 받게된다.
이 때, 상기 데이터패드(15)를 형성하는 금속이 몰리브덴(Mo) 또는 티타늄(Ti)과 같이 건식식각 시 식각이 잘되는 도전성 금속으로 형성되었을 경우, 도시한 바와 같이, 상기 데이터패드(15)가 식각되어 식각비는 맞추어 지지만 추후에 형성되는 전극과의 접촉면적이 줄어들기 때문에 상기 데이터패드의 저항이 증가되는 단점이 있다.
한편으로, 크롬(Cr)과 같이 건식식각(etching)이 잘 되지않는 금속을 사용하였을 경우, 도 2d에 도시한 바와 같이, 상기 게이트패드(15) 상부에 적층된 다중층이 식각 될 동안 플라즈마와 같은 식각수단에 의해 상기 일부 드레인전극(18) 상부와 상기 데이터패드(15)의 표면이 데미지를 입게 됨으로 추후에 형성되는 전극과의 접촉저항이 증가해 불량이 발생할 수 있다.
따라서 전술한 바와 같은 문제점을 해결하기 위해 본 발명은 일반적인 공정을 그대로 이용하면서, 상기 데이터패드에 데미지를 입히지 않고 액정표시장치용 어레이기판을 제작하는 방법을 제안하는데 그 목적이 있다.
도 1은 4마스크 공정으로 완성된 액정표시장치용 어레이기판의 일부 평면도이고,
도 2a 내지 도 2d는 도 1의 Ⅰ-Ⅰ, Ⅱ-Ⅱ, Ⅲ-Ⅲ를 따라 절단한 공정단면도이고,
도 3a 내지 도 3f는 도 1의 Ⅰ-Ⅰ, Ⅱ-Ⅱ, Ⅲ-Ⅲ를 따라 절단한 본 발명의 제 1 실시예에 따른 공정단면도이고,
도 4a 내지 도 4c는 도 1의 Ⅱ-Ⅱ, Ⅲ-Ⅲ를 따라 절단한 본 발명의 제 2 실시예에 따른 공정단면도이다.
<도면의 주요부분에 대한 간단한 설명>
111 : 기판 115 : 게이트패드
126 : 데이터패드 127 : 제 2 절연층
129 : 포토레지스트
전술한 바와같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판을 준비하는 단계와; 상기 기판 상에 게이트배선, 게이트전극, 게이트패드를 형성하는 단계와; 상기 게이트배선과 게이트전극과 게이트 패드가 형성된 기판의 전면에 제 1 절연층과 반도체층과 도전성 금속층을 적층하는 단계와; 상기 도전성 금속층을 패턴하여 소스전극, 드레인전극, 데이터패드를 형성하는 단계와; 상기 소스전극과 드레인전극과 데이터패드가 형성된 기판의 전면에 제 2 절연층을 형성하는 단계와; 상기 제 2 절연층 상에 포토레지스트를 도포하는 단계와; 마스크를 이용하여 상기 포토레지스트를 노광하는 과정에서, 상기 게이트패드 상부의 일부 포토레지스트는 모두 식각되고, 데이터패드 상부의 포토레지스트는 부분 노광에 의해 소정의 두께만큼 남도록 상기 포토레지스트를 패터닝하는 단계와; 상기 게이트패드 상부의 제 2 절연층과 반도체층이 식각되는 동안 상기 데이터패드 상부의 포토레지스트가 식각되고, 연속으로 상기 게이트패드 상부의 제 1 절연층과 상기 데이터패드 상부의 제 2 절연층이 동시에 식각되는 단계를 포함한다.
상기 데이터패드 상부의 포토레지스트는 하프턴 마스크 패턴에 의해 노광되는 것을 특징으로 한다.
상기 데이터패드 상부의 포토레지스트는 슬릿이 형성된 마스크패턴에 의해 노광되는 것을 특징으로 한다.
상기 데이터패드 상부에 부분노광에 의해 남겨진 포토레지스트의 두께는 500Å∼5000Å인 것을 특징으로 한다.
본 발명의 특징에 따른 애정표시장치 어레이기판 제조방법은 제 1 절연층과 제 2 절연층이 적층된 게이트패드와, 상기 제 2 절연층이 적층된 데이터패드를 포함하는 어레이기판을 구비하는 단계와; 상기 기판의 전면에 포토레지스트를 증착하는 단계와; 마스크를 이용하여 상기 포토레지스트를 노광하는 과정에서, 상기 데이터패드 상부만 부분 노광되어, 상기 게이트패드 상부의 일부 포토레지스트는 모두 식각되고, 데이터패드 상부의 포토레지스트는 소정의 두께만큼 남는 상기 포토레지스트 패터닝 단계와; 상기 패터닝된 포토레지스트를 식각방지막으로 하여, 상기 노출된 게이트패드 상부의 제 1 절연층과 제 2 절연층을 식각하는 동시에, 상기 데이터패드 상부의 포토레지스트와 제 2 절연층을 식각하는 단계를 포함한다.
상기 데이터패드 상부의 포토레지스트는 하프턴 마스크 패턴에 의해 노광되는 액정표시장치용 어레이기판 제조방법.
이하 첨부한 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
-- 제 1 실시예--
본 발명의 제 1 실시예는 4 마스크 공정 시 상기 게이트패드와 상기 데이터패드 상부의 다중층을 동시에 식각하는 과정에서, 포토리소그라피 공정에 사용되는 포토레지스트를 사용하여 식각비를 맞춤으로서 상기 데이터패드의 과식각을 방지하는 방법을 제안한다.
도 3a 내지 도 3d는 도 2의 Ⅰ-Ⅰ, Ⅱ-Ⅱ, Ⅲ-Ⅲ를 따라 절단한 본 발명에 따른 공정 단면도이다. (부호는 종래와 본 발명의 구별을 위해 다르게 첨부한다)
도 3a 내지 도 3b의 공정은 전술한 도 2a 내지 도 2b의 공정과 같음으로 간략하게 설명한다.
먼저, 도 3a는 제 1 마스크 공정으로서, 전술한 바와 같은 도전성 금속을 증착하여 제 1 도전성 금속층(미도시)을 형성하고 이를 패터닝하여, 게이트배선(미도시)과 게이트전극(113)과 게이트패드(115)를 형성한다.
다음으로, 상기 게이트배선(미도시) 등이 형성된 기판(111)의 전면에 전술한 바와 같은 절연물질을 증착하여 형성한 제 1 절연층(117)과, 진성 반도체층과 불순물 반도체층을 포함하는 반도체층(119)과, 제 2 도전성 금속층(121)을 적층한다.
다음으로, 도 3b는 제 2 마스크 공정으로서, 상기 제 2 도전성 금속층(121)을 패터닝하여 소스배선(122)과 소스전극(123)과 드레인전극(125)과 데이터패드(126)를 형성한다.
다음으로, 상기 소스전극(123)등이 형성된 기판(111)의 전면에 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2)등의 무기절연물질과 경우에 따라서는 아크릴(acryl), BCB등의 유기절연물질을 증착하여 제 2 절연층(127)을 형성한다.
결과적으로, 상기 게이트패드(115) 상부에는 제 1 절연층(117)과 반도체층(119)과 제 2 절연층(127)이 적층되어 있으며, 상기 드레인전극(125) 상부와 상기 데이터패드(126)상부에는 제 2 절연층(127)이 증착된 구조가 된다.
다음으로, 도 3c는 제 3 마스크 공정으로 상기 각 패드 상부에 적층된 절연층을 식각하는 공정이다.
따라서, 도 2a에서 설명한 바와 같이, 포토리소그라피 공정을 거쳐 식각을 행하게 된다.
먼저, 상기 제 2 절연층(127) 상에 포토레지스트(photo-resist)(129)를 도포한다.
다음으로, 제 3 마스크를 이용한 노광공정을 거쳐, 상기 도포된 포토레지스트(129)를 노광하여 패턴한다.
이때, 상기 데이터패드(126) 상부는 하프 턴 마스크(half tone mask), 또는 회절슬릿을 이용하여 소정 두께만큼만 노광시킨다.
상기 하프턴 마스크패턴은 일반적인 마스크 패턴에 비해, 두게를 얇게 하거나 빛을 소정양만 투과하도록 하는 물질로 패턴을 형성한 것이다.
따라서, 본 노광공정에 필요한 제 3 마스크의 경우, 상기 데이터패드를 가리는 마스크 패턴물질은 전술한 바와 같이 빛을 일부만 투과하도록 하는 물질로 패턴을 형성하면 된다.
그렇게 되면, 본 발명에서 의도한 대로, 상기 게이트패드상부의 포토레지스트는 빛에 의해 완전히 차단되고, 상기 데이터패드 상부의 포토레지스트는 일부만노광되는 결과를 얻을 수 있다.
이러한 효과는, 상기 데이터패드 상부를 가리는 마스크 패턴에 슬릿을 구성하여도 가능하다.
즉, 패턴에 가느다란 슬릿을 구성하여, 빛이 상기 슬릿을 통해 회절하도록 함으로써 빛의 강도를 약화시켜, 상기 데이터패드 상부의 포토레지스트가 일부만 노광 되도록 하는 방법을 사용할 수 있다.
전술한 바와 같은 마스크 패턴 구성에 의해, 상기 데이터패드 상부에서 A 부분처럼 식각되지 않고 남은 포토레지스트가 존재하게 되고, 두께는 약 500Å∼5000Å 정도이다.
그러므로, 도 3d에 도시한 바와 같이, 상기 게이트패드(115) 상부의 제 2 절연층(127)과 반도체층(119)이 식각되는 동안 상기 데이터패드(126)상부의 포토레지스트(129)의 식각이 완료된다.
결과적으로, 상기 게이트패드(115) 상부에는 제 1 절연층(119)이 남고, 상기 데이터패드(126) 상부는 동시에 제 2 절연층(127)이 남게 된다.
다음으로, 도 3e에 도시한 바와 같이 상기 도 3d의 공정에 연속으로 상기 게이트패드(126) 상부의 제 1 절연층(119)과 상기 데이터패드(126) 상부의 제 2 절연층(127)과 상기 드레인전극(125) 상부의 제 2 절연층(127)이 식각되어, 상기 드레인전극(125) 상부에는 드레인콘택홀(129)을 형성하고, 상기 게이트패드(115)와 상기 데이터패드(126) 상부에는 각각 게이트패드 콘택홀(131)과 데이터패드 콘택홀(133)을 형성한다
따라서, 종래와는 달리 상기 데이터패드의 과식각이나 표면 데미지는 발생하지 않는다.
다음으로, 도 3f는 제 4 마스크 공정으로, 상기 패터닝된 제 2 절연층(127) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 투명 도전성금속을 증착하고 패터닝하여, 상기 드레인전극 콘택홀(129)을 통해 상기 드레인전극(125)과 접촉하는 화소전극(135)과, 상기 게이트패드 콘택홀(131)을 통해 상기 게이트패(115)와 접촉하는 아일랜드형태의 게이트패드 단자(137)와, 상기 데이터패드 콘택홀(133)을 통해 상기 데이터패드(126)와 접촉하는 아일랜드 형태의 데이터패드 단자(139)를 형성한다.
전술한 바와 같은 방법으로 4마스크 공정에서, 상기 서로 다른 층이 적층된 게이트패드와 데이터패드의 상부를 식각비의 차이 없이 식각할 수 있으므로, 상기 데이터패드의 과식각을 방지 할 수 있다.
이와 같은 방법은 이하 설명하는 5 마스크 공정 과 6 마스크 공정에서도 사용가능하다.
-- 제 2 실시예 --
본 발명의 제 2 실시예는 제 5 마스크 공정과 제 6 마스크 공정에서 전술한 방법을 이용한 게이트패드와 데이터패드 상부의 다중층 식각방법을 제안한다.
제 5 마스크 공정이나 제 6 마스크 공정에서는 전술한 공정에서 액티브층이 독립적으로 패터닝 되므로, 상기 게이트패드 상부에는 제 1 절연층과 제 2 절연층이 적층된 구조이며, 상기 데이터패드 상부에는 제 2 절연층이 적층된 구조로 형성된다.
이와 같은 구조에서 상기 데이터패드와 상기 게이트패드 상부에 형성된 다중층의 식각방법을 이하 도 4a 내지 도 4c의 공정 단면도를 참조하여 설명한다.
먼저, 도 2a에 도시한 바와 같이, 제 2 절연층(227)이 적층된 기판(221)의 상부에 포토레지스트(231)를 도포한다.
상기 포토레지스트(231)를 마스크를 이용하여 노광하는 과정을 거쳐 패턴한다.
이때, 상기 데이터패드(226) 상부는 제 1 실시예에서 전술한 바와 같은 하프 턴 마스크(half tone mask), 또는 회절슬릿을 이용하여 소정 두께 만큼만 노광시킨다.
따라서, 포토레지스트(231) 패턴 과정이 끝나면 상기 데이터패드(226)상부에 B부분과 같이 소정 두께만큼의 포토레지스트가 남게된다.
다음으로, 도 4b에 도시한 바와 같이, 상기 게이트 패드의(215) 상부의 제 2 절연층(227)이 식각되는 동안 상기 데이터패드(226) 상부에 남아있는 포토레지스트(231)가 제거된다.
결과적으로, 상기 게이트패드(215) 상부에는 제 1 절연층과(219) 상기 데이터패드(226) 상부에는 제 2 절연층(227)이 남게된다.
상기 제 1 절연층과 상기 제 2 절연층은 건식식각에 의한 식각비가 유사함으로, 두 층의 식각이 완료되는 시점이 비슷하다.
결과적으로, 도 4c에 도시한 바와 같이, 상기 게이트패드(215) 상부의 제 1 절연층(219)과 상기 데이터패드(226) 상부의 제 2 절연층(227)이 동시에 식각된다.
따라서, 본 발명에 따른 액정표시장치용 어레이기판 제조방법은 4 마스크 공정과 5 마스크 공정 및 6 마스크 공정에서 상기 데이터패드의 데미지를 줄일 수 있으므로, 상기 데이터패드에서의 저항불량을 방지하여 액정표시장치의 화소불량이나 얼룩불량을 방지할 수 있으므로 제품의 수율을 향상시키는데 큰 효과가 있다.

Claims (7)

  1. 기판을 준비하는 단계와;
    상기 기판 상에 게이트배선, 게이트전극, 게이트패드를 형성하는 단계와;
    상기 게이트배선과 게이트전극과 게이트 패드가 형성된 기판의 전면에 제 1 절연층과 반도체층과 도전성 금속층을 적층하는 단계와;
    상기 도전성 금속층을 패턴하여 소스전극, 드레인전극, 데이터패드를 형성하는 단계와;
    상기 소스전극과 드레인전극과 데이터패드가 형성된 기판의 전면에 제 2 절연층을 형성하는 단계와;
    상기 제 2 절연층 상에 포토레지스트를 도포하는 단계와;
    마스크를 이용하여 상기 포토레지스트를 노광하는 과정에서, 상기 게이트패드 상부의 일부 포토레지스트는 모두 식각되고, 데이터패드 상부의 포토레지스트는 부분 노광에 의해 소정의 두께만큼 남도록 상기 포토레지스트를 패터닝하는 단계와;
    상기 게이트패드 상부의 제 2 절연층과 반도체층이 식각되는 동안 상기 데이터패드 상부의 포토레지스트가 식각되고, 연속으로 상기 게이트패드 상부의 제 1 절연층과 상기 데이터패드 상부의 제 2 절연층이 동시에 식각되는 단계를
    포함하는 4 마스크공정을 이용한 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 데이터패드 상부의 포토레지스트는 하프턴 마스크 패턴에 의해 노광되는 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 데이터패드 상부의 포토레지스트는 슬릿이 형성된 마스크패턴에 의해 노광되는 액정표시장치용 어레이기판 제조방법.
  4. 제 1 항에 있어서,
    상기 데이터패드 상부에 부분노광에 의해 남겨진 포토레지스트의 두께는 500Å∼5000Å인 액정표시장치용 어레이기판 제조방법.
  5. 제 1 절연층과 제 2 절연층이 적층된 게이트패드와, 상기 제 2 절연층이 적층된 데이터패드를 포함하는 어레이기판을 구비하는 단계와;
    상기 기판의 전면에 포토레지스트를 증착하는 단계와;
    마스크를 이용하여 상기 포토레지스트를 노광하는 과정에서, 상기 데이터패드 상부만 부분 노광되어, 상기 게이트패드 상부의 일부 포토레지스트는 모두 식각되고, 데이터패드 상부의 포토레지스트는 소정의 두께만큼 남는 상기 포토레지스트 패터닝 단계와;
    상기 패터닝된 포토레지스트를 식각방지막으로 하여, 상기 노출된 게이트패드 상부의 제 1 절연층과 제 2 절연층을 식각하는 동시에, 상기 데이터패드 상부의 포토레지스트와 제 2 절연층을 식각하는 단계를
    포함하는 액정표시장치용 어레이기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 데이터패드 상부의 포토레지스트는 하프턴 마스크 패턴에 의해 노광되는 액정표시장치용 어레이기판 제조방법.
  7. 제 5 항에 있어서,
    상기 데이터패드 상부의 포토레지스트는 슬릿이 형성된 마스크패턴에 의해 노광되는 액정표시장치용 어레이기판 제조방법.
KR1020000008041A 2000-02-19 2000-02-19 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법 KR100591902B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000008041A KR100591902B1 (ko) 2000-02-19 2000-02-19 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
US09/784,088 US6746887B1 (en) 2000-02-19 2001-02-16 Method of preventing a data pad of an array substrate from overetching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008041A KR100591902B1 (ko) 2000-02-19 2000-02-19 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법

Publications (2)

Publication Number Publication Date
KR20010081858A true KR20010081858A (ko) 2001-08-29
KR100591902B1 KR100591902B1 (ko) 2006-06-20

Family

ID=19648080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008041A KR100591902B1 (ko) 2000-02-19 2000-02-19 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법

Country Status (2)

Country Link
US (1) US6746887B1 (ko)
KR (1) KR100591902B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065812A (ko) * 2002-02-01 2003-08-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 적층형 금속배선 형성방법
KR100494705B1 (ko) * 2002-01-18 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 박막트랜지스터 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP2005215434A (ja) * 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
US7419569B2 (en) * 2004-11-02 2008-09-02 Kimberly-Clark Worldwide, Inc. Paper manufacturing process
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
US20140120729A1 (en) * 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removing a patterned hard mask layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204081B1 (en) * 1999-05-20 2001-03-20 Lg Lcd, Inc. Method for manufacturing a substrate of a liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494705B1 (ko) * 2002-01-18 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 박막트랜지스터 제조방법
KR20030065812A (ko) * 2002-02-01 2003-08-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 적층형 금속배선 형성방법

Also Published As

Publication number Publication date
US6746887B1 (en) 2004-06-08
KR100591902B1 (ko) 2006-06-20

Similar Documents

Publication Publication Date Title
KR100690517B1 (ko) 액정 표시 장치의 제조 방법
KR101107682B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101277218B1 (ko) 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR100649373B1 (ko) 액정 디스플레이 장치, 박막 트랜지스터 어레이 기판 및 박막 트랜지스터 어레이 기판 형성 방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7507594B2 (en) Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
KR101217157B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US6156583A (en) Method for manufacturing a liquid crystal display device
KR100591902B1 (ko) 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
US6410211B1 (en) Method for manufacturing a liquid crystal display device
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR19980075975A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP3528388B2 (ja) トランジスタアレイの製造方法
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 13