KR20010080684A - 비선형 회로용 임피던스 매칭 네트워크 - Google Patents
비선형 회로용 임피던스 매칭 네트워크 Download PDFInfo
- Publication number
- KR20010080684A KR20010080684A KR1020017006980A KR20017006980A KR20010080684A KR 20010080684 A KR20010080684 A KR 20010080684A KR 1020017006980 A KR1020017006980 A KR 1020017006980A KR 20017006980 A KR20017006980 A KR 20017006980A KR 20010080684 A KR20010080684 A KR 20010080684A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- impedance
- matching network
- output
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Transmitters (AREA)
Abstract
짝수-계수 및 홀수-계수의 비선형을 갖는 능동 회로의 출력에서 회로간 왜곡을 감소시키기 위한 기술에 관한 발명이다. 능동 회로의 짝수-계수 비선형성에 의해 발생된 IM3 결과물은 홀수-계수의 비선형성에 의해 발생된 IM3 결과물에 의해 상쇄된다. IM3 결과물의 진폭 및 위상은 능동 회로의 소스 또는 로드 임피던스 중 하나 또는 둘다를 조정하므로써 조절될 수 있다. 짝수-계수 비선형성에 의해 발생된 IM2 결과물의 진폭 및 위상은 저조파에서 능동 회로의 임피던스 및 제2 주파수(즉, IM2 결과물의 주파수)를 조정하므로써 조절될 수 있다. 저조파 또는 제2 고조파 주파수에서 소스 또는 로드 중 하나 또는 둘다의 임피던스를 적절히 튜닝 또는 매칭시키므로써 IM2의 결과물의 진폭 및 위상은 짝수-차수의 비선형성에 기인한 IM3 결과물이 IM3 결과물을 거의 상쇄시키도록 조절될 수 있다.
Description
저잡음 증폭기(LNA;low noise amplifier) 및 전력 증폭기(power amplifier)같은 능동 회로들은 통신 시스템의 수신기 및 전송기를 포함하는 많은 전자 회로에서 흔히 사용된다. 능동 회로의 성능은 그 선형성, 잡음 지수, 전력 소비 등등에 의해 정량화된다(quantified). 일반적으로, 이러한 특징들은 설계시 서로 상충되는 고려사항이다.
메모리 없는 능동회로는 다음 전달 함수에 의해 근사화될 수 있다.
여기서, x는 입력 신호, y(x)는 출력 신호이고, a1, a2및 a3는 능동회로의 선형성을 정의하는 계수들이다. 이 분석을 단순화하기 위해, 고차항들(즉, 3차 이상의 항들)은 통상적으로 무시된다. 이상적인 선형 능동 회로에 대해서, 계수 a2및a3은 0.0이고 출력 신호는 a1만으로 스케일된 입력 신호이다. 그러나, 모든 능동회로는 약간의 비선형성을 겪게 되며, 비선형성은 계수 a2및 a3로 정량화된다. 계수 a2는 2차 비선형성의 양을 정의하고, a3는 3차 비선형성의 양을 정의한다.
능동 회로는 소정의 대역폭 및 중심 주파수를 갖는 입력 RF 신호 상에서 동작하는 협대역 통신 시스템에서 사용된다. 입력 RF 신호는 통상적으로 주파수 스펙트럼 전체에 걸쳐 분포하는 원하는(desired) 신호 및 다른 원치않는(undesired) 신호를 포함한다. 능동 회로 내의 비선형성은 원치않는 신호들의 상호변조를 발생시켜 결과적으로 원하는 신호 대역에 속하는 성분을 야기한다.
예를 들어, fd에 중심을 둔 원하는 신호 m(t) 및 f1및 f2에 중심을 둔 원치않는(즉, 스퓨리어스) 신호를 포함하는 입력 RF 신호를 고려해 보면, 입력 RF 신호는 다음과 같이 표현될 수 있다.
입력 RF 신호 x(t)는 식 1을 전달함수로 갖는 능동 회로에 제공되고, 여기서 a2, a3는 0이 아닌 값이고, 상호변조 결과물이 발생된다.
도 1A는 입력 RF 신호 및 상호변조 결과물을 설명하는 다이어그램이다. 보다 구체적으로는, 능동 회로의 제2차 비선형성(즉, 식 1의 x2항에 기인한)은 다양한 주파수에서 2차의 상호변조(IM2) 결과물을 발생시킨다. IM2 결과물은 원치않는 신호에 기인하는 주파수 (f2-f1),(2ㆍf1),(2ㆍf2) 및 (f1+f2)에서의 결과물들을 포함한다. 이러한 IM2 결과물은 능동 회로의 출력에서 나타나고 능동 회로의 비선형 입력 임피던스 및 출력과 입력 사이의 커플링 때문에 능동 회로의 입력에서도 나타난다. 능동 회로의 동일한 제2차 비선형성은 이 IM2 결과물들을 원래의 원치않던 신호들과 혼합하여 많은 주파수에서 제3차 상호변조(IM3) 결과물을 발생시킨다. 추가적으로, 능동 회로의 제3차 비선형성(예컨대, 식 1의 x3항에 의해 발생된)은 제2차 비선형성으로부터의 IM3 결과물과 동일한 주파수에서 IM3 결과물들을 발생시킨다. 원하는 대역폭에 해당하는 속하는 결과물은 주파수(2ㆍf2-f1) 및 (2ㆍf1-f2)에서의 결과물들이다.
구체적인 예로서, f1= 880 MHz, f2= 881 MHz 그리고 fd= 882 MHz인 경우를 고려해 보면, (f2-f1)=1 MHz, (2ㆍf1)=1760 MHz, (2ㆍf2)=1762 MHz 그리고 (f2+f1)=1761 MHz에서 나타나는 IM2 결과물들을 발생시킨다. 이러한 IM2 결과물 중 몇몇은 원래의 원치않는 신호와 혼합되어 원하는 신호 주파수 fd에서 IM3 결과물을 발생시킨다. 보다 구체적으로는, 주파수(f2-f1)에서의 IM2 결과물은 주파수 f2에서 원치않는 IM3 결과물과 혼합되어 주파수 (f2-f1)+f2=882 MHz에서 IM3 결과물을 발생시킨다. 능동 회로의 제3차 비선형성 또한 주파수 (2ㆍf2-f1)=882 MHz에서 IM3 결과물을 발생시킨다. 도 1A에 나타난 바와 같이, 3개의 IM3 결과물 (f2-f1)+f2, (2ㆍf2)-f1및 (2ㆍf2-f1)은 원하는 신호 대역에 속한다.
원하는 신호 주파수 fd에서의 조합된 IM3 결과물의 총 진폭은 각각의 IM3 결과물의 진폭 및 위상에 따라 다르다. 최악의 경우에, 모든 IM3 결과물은 모두 동일한 위상을 가지고 구조적으로 더해져서, 원하는 신호에서 가능한 최대의 간섭 신호(즉, 최대 IM3 왜곡)이 된다. 간섭 신호는 능동 회로가 사용되는 시스템의 성능을 떨어뜨리는 잡음으로 동작한다.
알수 있는 바와 같이, 간섭 IM3 결과물의 진폭을 감소시키는 기술들은 특히 통신 시스템에서 매우 바람직하다.
본 발명은 전자회로에 관한 것이며, 보다 구체적으로는 능동 회로의 상호변조(intermodulation) 왜곡을 감소시키는 임피던스 매칭 네트워크에 관한 것이다.
도 1A는 입력 RF 신호 및 상호변조 결과물을 설명하는 다이어그램.
도 1B는 능동 회로에서의 비선형성 때문에 원하는 신호 그 자체에서 기인한 IM3 왜곡의 발생을 설명하는 다이어그램.
도 1C는 도 1B에 나타난 상호변조 결과물의 발생을 설명하는 다이어그램.
도 2는 상호변조 왜곡을 감소시키기 위해 본 발명의 임피던스 매칭 기술을 채용하는 회로 구성에 대한 다이어그램.
도 3A는 에미터-공통 증폭기의 실시예에 대한 다이어그램.
도 3B는 도 3A의 에미터-공통 증폭기의 등가 회로에 대한 개략도.
도 4는 본 발명을 사용하는 낮은 IM3 왜곡에 대해 최적화된 저잡음 증폭기(LNA)에 대한 특정 실시예의 개략도.
도 5는 Zs(Δω)의 실수부 및 Zs(2ω)의 허수부의 함수로서 LNA에 대한 IIP3의 그림.
도 6A 및 6B는 각각 입력 톤에 대해서 IIP3 성능의 중심 주파수 및 오프셋(Δf)에의 의존도를 나타내는 그림.
본 발명은 짝수-차수 및 홀수-차수의 비선형성을 갖는 능동 회로의 출력에서 상호변조 왜곡을 감소시키기 위한 기술들을 제공한다. 보다 구체적으로는, 능동 회로의 짝수-차수 비선형성에 의해 발생된 IM3 결과물은 홀수-차수의 비선형성에 의해 발생된 IM3 결과물에 의해 상쇄된다. IM3 결과물의 진폭 및 위상은 저조파(subharmonic;Δf) 및 제2 고조파(f2) 주파수(즉, IM2 결과물의 주파수)에서의 능동 회로의 소스 또는 로드 임피던스를 조정하므로써 조절될 수 있다. 홀수-차수 비선형성에 의해 발생된 IM3 결과물의 진폭 및 위상은 기본 주파수(f)에서의 능동 회로의 소스 및/또는 로드 임피던스를 조정하므로써, IM2 결과물의 진폭 및 위상은 짝수-계수의 비선형성에서 기인한 원하는 신호 대역 내의 IM3 결과물이 (이상적으로) 홀수-차수의 비선형성에서 기인한 IM3 결과물을 상당히 상쇄시키도록 조절될 수 있다. 마찬가지로, 소스 또는 로드 또는 둘다의 임피던스를 적절히 매칭시키므로써, 홀수-차수의 비선형성에서 기인한 원하는 신호 대역 내의 IM3 결과물의 진폭 및 위상은 짝수-차수의 비선형성에서 기인하는 IM3 결과물들을 상쇄시키도록 조절될 수 있다.
본 발명의 특정 실시예는 능동 회로 및 적어도 하나의 매칭 네트워크를 포함하는 전자 회로를 제공한다. 능동 회로는 신호 소스에 연결된 입력, 및 로드에 연결된 출력을 포함한다. 능동 회로는 짝수-차수의 비선형성 및 홀수-차수의 비선형성을 갖고 제1 주파수에 중심을 둔 원하는 신호 및 제2 주파수에 중심을 둔 원치않는 신호를 포함하는 입력 신호 상에서 동작하도록 구성된다. 매칭 네트워크는 신호 소스 및 능동 회로의 입력 사이 또는 로드 및 능동 회로의 출력 사이에 연결된다. 매칭 네트워크는 저조파 주파수 또는 제2 주파수의 제2 고조파 또는 둘다에서 튜닝되어 상호변조 왜곡을 감소시킨다. 매칭 네트워크는 홀수-차수의 비선형성에서 기인한 상호변조 결과물로 짝수-차수의 비선형에서 기인한 상호변조 결과물을 상쇄시키므로써 상호변조 왜곡을 상쇄시키도록 튜닝된다. 한 실시예에서, 능동 회로는 트랜지스터이다.
본 발명의 또다른 특정 실시예는 제1 주파수에 중심을 둔 원하는 신호 및 제2 주파수에 중심을 둔 원치않는 신호를 포함하는 입력 신호 상에서 동작하는 능동 회로로부터의 상호변조 왜곡을 감소시키기 위한 방법을 제공한다. 이 방법에 따라, 능동 회로의 로드 및 소스 임피던스가 결정된다. 능동 회로는 입력 및 출력을갖는 비선형 모델로 모델링된다. 모델 입력은 소스 임피던스에 연결되고 모델 출력은 로드 임피던스에 연결된다. 제1 매칭 네트워크는 모델 입력 및 소스 임피던스 사이 또는 모델 출력 및 로드 임피던스 사이에서 정의 및 연결된다. 능동 회로에서 기인하는 상호변조 왜곡은 제1 매칭 네트워크의 하나 이상의 임피던스 값에 대해 계산되고, 임피던스 값은 저조파 주파수 또는 제2 주파수의 제2 고조파에서 계산된다. 상호변조 왜곡을 감소시키는 제1 매칭 네트워크에 대한 임피던스 값이 선택된다.
위에 설명된 실시예에서, 제2 매칭 네트워크 또한 제공될 수 있다. 이 경우에, 한 매칭 네트워크는 능동 회로의 입력에 연결되고 나머지 한 네트워크는 능동회로의 출력에 연결된다.
본 발명의 다른 관점과 함께 앞선 설명은 첨부된 도면과 함께 다음 명세서 및 청구항을 참조할때 더 명백해질 것이다.
셀룰러 전화 응용에 있어서, 하나의 특정 지리적 영역 내에서 동작하는 하나 이상의 통신 시스템을 갖는 것이 보통이다. 또한, 이러한 시스템은 동일한 주파수 대역 또는 유사한 주파수 대역에서 동작할 수 있다. 이런 경우에, 한 시스템으로부터의 전송은 다른 시스템에서 수신되는 신호의 감쇄를 가져온다. 이러한 통신 시스템에는 CDMA, TDMA, GSM, AMPS 및 FM 통신 시스템이 포함된다.
CDMA는 전송 전력을 전체(예컨대, 1.2288 MHz) 신호 대역폭에 대해서 각 사용자에게 확산시키는 확산 스펙트럼 통신 시스템이다. FM-기반 전송의 스펙트럼 응답은 통상적으로 중심 주파수에 더 집중된다. 따라서, FM-기반 통신 시스템은 "재머(jammers)"가 수신된 CDMA 신호의 주파수에 매우 가깝도록 만든다. 또한 재머의 진폭은 CDMA 신호보다 수배 더 클 수 있다. 이러한 재머들은 수신기 내에서 증폭기의 비선형성에 기인한 3차 상호변조(IM3) 결과물이 될 수 있다. IM3 결과물은 수신된 CDMA 신호의 대역 내에 속하여 CDMA 시스템의 성능을 떨어뜨리는 잡음이 된다.
도 1A에 나타난 바와 같이. 재머는 원하는 신호의 주파수에 가까이 위치할 수 있고, 이것은 재머를 필터링하기 더 어렵게 만든다. 문제를 전체로서 고찰하기 위해, IM3 결과물의 진폭은 g1ㆍg2 2및 g1 2ㆍg2에 의해 스케일링 된다(식 1 및 2 참조). 따라서, 재머의 진폭을 모두 두배로 하는 것은 IM3 결과물의 진폭을 8배 증가시킨다. 다른 관점에서 보면, 재머의 입력 전력이 1 dB 증가할 때마다 IM3 결과물은 3 dB 만큼 증가한다.
도 1B는 능동 회로의 비선형성에 기인한 IM3 왜곡의 발생(또는 스펙트럼 재성장이라고도 함)을 설명하는 다이어그램이다. 도 1B의 IM3 왜곡은 재머가 없는 원하는 신호 그 자체에 기인한다. 도 1B에서, 증폭기(110)로의 입력 신호는 예컨대 CDMA(112) 신호이다. 증폭기(110)으로부터의 출력 신호는 증폭된 CDMA 신호(114) 및 왜곡 성분(116)이다. 왜곡 성분(116)은 CDMA 신호(114) 및 근접한 채널 상에서 간섭으로 작용한다. 따라서, 왜곡 성분(116)의 진폭을 감소시키는 것이 바람직하다.
도 1C는 도 1B에 나타난 상호변조 결과물의 발생을 설명하는 다이어그램이다. 증폭기에서의 2차 비선형성 때문에, fd근처에 중심을 둔 원하는 신호(112)는 2fd주위에 중심을 둔 제2 고조파 주파수에서의 IM2 왜곡 성분(122) 및 DC 주위에 중심을 둔 차 주파수에서의 왜곡 성분(124)을 야기한다. 왜곡 성분(122 및 124)의 대역폭은 원하는 신호(112)의 왜곡 성분의 2배이다. 왜곡 성분(122)은 원하는신호(112)와 혼합되어 증폭기의 동일한 제2차 비선형성에 기인한 주파수 차(2fd- fd)에서 왜곡 성분(126)을 발생시킨다. 왜곡 성분(124)은 또한 원하는 신호와 혼합되어 제2차 비선형성에 기인한 주파수 합(0+fd)에서 왜곡 성분을 발생시킨다. 왜곡 성분(130)은 증폭기에서의 제3차 비선형성에 기인하고, 원하는 신호(112)로부터 발생된다. 왜곡 성분(126,128 및 130)은 원하는 신호(112)의 3배임을 주목할 것.
능동 회로의 선형성은 입력 표시 3차 인터셉트 포인트(IIP3;input-referred third-order intermodulation point)에 의해 특성화될 수 있다. 통상적으로, 출력 RF 신호 및 3차 상호변조 결과물이 입력 RF 신호에 대해 그래프로 도시된다. IIP3는 입력 RF 신호가 증가할때 원하는 출력 RF 신호 및 IM3 결과물의 진폭이 이론적으로 동일하게 되는 점이다. IIP3 포인트에 도달하기 전에 능동 회로는 통상적으로 압축되기 때문에 IIP3는 추정값이다. 상호변조 결과물 때문에 발생하는 감쇄를 최소화하기 위해, 능동 회로는 높은 IIP3를 갖도록 설계된다.
위에서 살펴본 바와 같이, 주파수 f1및 f2에서의 한 쌍의 재머들에 대해, 능동 회로의 2차 비선형성은 보다 높은 주파수(예컨대, (2ㆍf1),(2ㆍf2) 및 (f1+f2)) 및 차 주파수(예컨대,(f2-f1))에서 IM2 결과물을 발생시킨다. IM2 결과물의 진폭 및 위상은 부분적으로 보다 높은 주파수 및 차 주파수에서 능동 회로의 소스 및 로드 임피던스에 의존한다. 능동 회로의 비선형 입력 임피던스에 의해 발생된 IM2 결과물 및 능동 회로의 입력으로 피드백된 IM2 결과물은 재머와 혼합되어 원하는 신호대역에 속하는 IM3 결과물을 발생시킨다. 추가적으로, 능동 회로의 3차 비선형성은 또한 원하는 신호 대역에 속하는 IM3 결과물을 발생시킨다. 3차 비선형성으로부터의 IM3 결과물의 진폭 및 위상은 부분적으로 이들 IM3 결과물의 주파수에서의 능동 회로의 소스 및 로드의 임피던스에 의존한다.
본 발명은 능동 회로의 출력에서 IM3 결과물을 상쇄시키기 위한 기술을 제공한다. 보다 구체적으로는, 능동 회로의 짝수-차수(즉, 2차) 비선형성에 의해 발생된 IM3 결과물은 특정 주파수에서 홀수-차수(즉, 3차) 비선형성에 의해 발생된 IM3 결과물에 의해 상쇄된다. IM3 결과물의 진폭 및 위상은 능동 회로의 소스 또는 로드 임피던스 중 하나 또는 둘다를 조정하므로써 조절될 수 있다.
도 2는 상호변조 왜곡을 감소시키기 위해 본 발명의 임피던스 매칭을 채용하는 회로 구성의 다이어그램을 보여준다. 도 2에 나타난 바와 같이, 신호 소스(210)는 원하는 신호 및 (대부분의 경우에) 원치않는 신호를 포함하는 입력 신호를 제공한다. 신호 소스(210)는 입력 매칭 네트워크(212)를 통해 능동 회로(214)에 연결된다. 능동 회로(214)는 출력 매칭 네트워크(216)를 통해 로드 회로(218)에 연결된다. 능동 회로(214)는 가용 반도체 공정에서 제작된 능동 소자, 저잡음 증폭기(LNA) 또는 전력 증폭기(PA)와 같이 비선형성을 갖는 어떤 회로도 될 수 있다.
본 발명은 많은 실시예들로 구현될 수 있다. 한 실시예에서, 매칭 네트워크는 능동 회로의 입력에 위치한다. 또다른 실시예에서, 매칭 네트워크는 능동 회로의 출력에 위치한다. 또다른 실시예에서, 매칭 네트워크는 능동 회로의 입력 및 출력 모두에 위치한다. 수신 시스템을 위한 특정 응용에서, 증폭이 수행되기 전에 상호변조 결과물의 진폭을 감소시키기 위해 매칭 네트워크는 저잡음 증폭기(LNA)의 입력에 위치한다. 전송기 시스템을 위한 또다른 특정 응용에서, 매칭 네트워크는 증폭기 같이 상호변조 결과물을 유도하는 능동 회로의 출력에 위치한다.
도 2에 나타난 바와 같이, 신호 소스(210)는 소스 임피던스(Zsource)를 갖고 로드 회로(218)는 로드 임피던스(Zload)를 갖는다. 입력 매칭 네트워크(212)는 소스 임피던스(Zsource)를 능동 회로(214)의 출력에서 상호변조 왜곡을 감소시키는 능동 회로(214)의 입력에 있는 입력 매칭 네트워크 임피던스(Zimn)로 변환한다. 마찬가지로, 출력 매칭 네트워크(216)는 로드 임피던스(Zload)를 능동 회로(214)에서의 상호변조 왜곡을 감소시키는 능동 회로(214)의 출력에서의 출력 매칭 네트워크 임피던스(Zomn)로 변환한다. 매칭 네트워크(212 및 216) 설계에 대한 설명은 다음과 같다.
도 3A는 에미터-공통 증폭기의 실시예에 대한 다이어그램을 나타낸다. 신호 소스(310)는 임피던스 ZS를 갖는 네트워크(312)를 통해 BJT(bipolar junction transistor;314)에 연결된다. 트랜지스터(314)의 에미터는 임피던스 ZE를 갖는 네트워크(316)에 연결된다. 또한 트랜지스터(314)의 컬렉터는 임피던스 ZL을 갖는 네트워크(318)에 연결된다. 네트워크(312)는 신호 소스와 매칭의 임피던스 및 능동 회로의 입력을 위한 바이어스 네트워크를 포함한다. 네트워크(318)는 로드 및 매칭의임피던스 및 능동 회로의 출력에 대한 바이어스 네트워크를 포함한다.
도 3B는 도 3A의 에미터-공통 등가 회로에 대한 개략도를 나타낸다. 신호(310) 및 네트워크(312, 316 및 318)는 도 3B에 다시 보여진다. 트랜지스터(314)는 순방향 활성 영역에서 바이어스되고, 비선형 AC 등가 회로로 모델링된다.
등가 회로에서, 베이스 저항(rB;322)은 네트워크(312) 및 노드(n1) 사이에 연결된다. 전류 소스(iB;324)는 베이스-에미터 확산 커패시터(CDE;326) 및 에미터-베이스 접합 커패시터(CjE;328)와 병렬로 연결되고, 이들의 조합은 노드(n1및 n2) 사이에 연결된다. 베이스-컬렉터 접합 커패시터(Cμ;330)는 노드(n1및 n3) 사이에 연결된다. 컬렉터 전류 소스(iC;332)는 노드(n2및 n3) 사이에 연결된다. 에미터 저항(rE;334)은 노드(n3) 및 네트워크(316) 사이에 연결된다. 컬렉터-기판 커패시터(CCS;336)는 노드(n1) 및 회로 접지 사이에 연결된다. 컬렉터 저항(rC;338)은 노드(n3) 및 네트워크(318) 사이에 연결된다. 네트워크(312) 및 저항(rE;322)은 함께 노드 n1에서 볼때 임피던스 Z1을 갖는 네트워크를 형성한다. 네트워크(316) 및 저항(rE;334)은 함께 노드(n2)에서 볼때 임피던스 Z2를 갖는 네트워크(346)를 형성한다. 네트워크(318), 커패시터(CCS;336) 및 저항(rC;338)은 함께 노드(n3)에서 볼때임피던스 Z3를 갖는 네트워크(348)를 형성한다.
소신호 해석에서, 전류 소스(332)의 컬렉터 전류(iC)는 다음식으로 주어진다.
여기서, Vπ는 내부 베이스-에미터 전압(Vπ= V1-V2)이고, g1,g2및 g3는 iC를 정의하는 멱급수의 계수들이다. 식 3에 나타난 바와 같이, 컬렉터 전류(iC)는 베이스-컬렉터 전압(v1-v3)에 의존하지 않는다. 이 가정은 포화 및 브레이크 다운 영역이 아닌 조건에서 동작하는 트랜지스터에 대해 유효하다. 초기 효과를 모델링하는 트랜지스터의 출력 저항(rO)은 로드 저항(ZL)보다 훨씬 큰 경우에는 무시될 수 있으며, 이것은 대부분의 RF 회로에 대해서도 마찬가지이다.
다음 해석에 있어서, 다음과 같이 가정한다. 첫째, 식 3의 처음 3항만이 해석되고 멱급수의 그외 고차항들은 무시된다. 이 가정은 약간 비선형인(즉, 소신호로 동작하는) 회로에 대해서 유효하다. 둘째, 베이스 저항(rB)은 상수라고 가정하는데, 이 가정은 ZS의 실수부가 rB보다 훨씬 큰 경우(Re{ZS}>>rB)에는 정확하다. 셋째, 베이스-에미터 접합 커패시턴스(CjE) 또한 상수라고 가정하는데, 이것은 CjE의 전압에 대한 상대적으로 약한 의존성 때문에 그럴 듯한 가정이다. 넷째, 베이스-컬렉터커패시턴스(Cμ) 및 컬렉터-기판 커패시턴스(CCS)는 상수라고 가정하는데, 이것은 베이스-컬렉터 및 컬렉터-기판 접합이 강하게 역-바이어스 되어 있는 경우에는 유효한 가정이다. 다섯째, 저주파수 전류 이득(β) 및 순방향 변환 시간(τ)은 해석의 정확성을 컬렉터 바이어스 전류가 하이-레벨 주사 및 fT롤오프(roll off) 영향을 일으키는 레벨 이하인 경우까지 떨어뜨린다. 상수(β및 τ)는 베이스 전류(iB) 및 베이스-에미터 확산 커패시턴스(CDE)를 통과하는 전류(iCDE)가 비선형 컬렉터 전류(iC)의 선형 함수가 되도록 한다(즉,이고,이다).
이러한 가정으로, 해석은 로드(ZL)에 전달된 신호의 IM3 왜곡을 찾아내는 것으로 시작된다. 노드(n3)에서의 전압은 로드와 동일한 왜곡을 가지므로, 로드에서의 왜곡은 노드(n3)에서의 전압에 대한 볼테라 급수(Volterra series)로부터 결정될 수 있다. 즉,
이고, 여기서,는 n차 볼테라 커널의 n차원 푸리에 변환이다. 주파수 fa 및 fb에서 2개의 톤을 포함하는 입력 신호(vs)에 대해서(즉,), 주파수에서의 IM3 결과물은 다음식과같이 주어진다.
식 4에서 v3(Vs) 멱급수의 계수는 해당 분야에서 공지된 방법으로 키르히호프의 방정식(예컨대, B1(), B2(), B3()...)으로부터 구할 수 있다. 예를 들어, 이 유도과정은 Fong, K.L. 및 Meyer, R.G.에 의한 "에미터-공통 및 미분쌍 전이컨덕턴스 단계의 고주파수 비선형성 해석"(IEEE Journal on Solid-State Circuits, vol. 33, 페이지 548-555, 1998년 4월)이라는 표제가 붙은 논문에 기술되어 있다. 일단 이 계수들을 구하여 식 5에 대입하면 다음과 같다.
는 등가 입력 IM3 전압을 컬렉터 전류의 IM3 성분에 관련시키며, 다음과 같이 주어진다.
는 Vπ를 VS에 관련시키는 1차 전달 함수이고, 다음과 같이 주어진다.
는 다중 IM3 기여도에서 기인하는 상호작용 인자이며, 다음과 같이 주어진다.
는 대응하는 주파수에서 VS=0인 n차 Vπ 응답에 대한 동일한 차수의 iC응답에 관련된 것이며, 다음가 같이 주어진다.
여기서,이고,이며,이다. 식 4 내지 식 10까지의 유도는 앞서 언급된 미국 가출원 번호 QCPA729P 및 QCPA730P에 더 설명되어 있다.
식 9에서, 첫번째 항(g3)은 컬렉터 전류의 3차 비선형성에 기인하고(식 3에 나타난 바와 같이), 두번째 항은 컬렉터 전류의 2차 비선형성에 기인한다. 두번째 항은 입력 톤과 혼합되는 IM2 결과물에서 발생된 IM3 결과물을 반영한다.
식 6에서 IM3 결과물에 대해 유도된 닫힌 형태의 표현은 컬렉터-베이스 접합 커패시턴스(Cμ)를 포함한다. 이 커패시터는 트랜지스터에 의해 발생된 왜곡의 양에 영향을 미친다. 커패시터(Cμ)는 컬렉터로부터의 IM2 결과물을 IM3 결과물을 발생시키기 위해 입력 톤과 혼합되는 베이스로 다시 공급한다. 식 6에 나타난 바와 같이, 인자들,및이 감소되면, 더 낮은 IM3 왜곡이 달성된다. 처음 2개의 인자는 ω의 함수이며 대역내 소스 및 로드 임피던스(즉, ω에서의 임피던스)에 의존한다. 대역내 임피던스는 통상적으로 다른 성능 고려사항들에 대해 최적화된다. 즉, 대역내 임피던스는 필요한 이득, 잡음 특성, 입력/출력 임피던스 매칭 기타 등등을 제공하도록 선택된다. 따라서, 본 발명의 실시예에 있어서, ω에서의 대역내 임피던스는 IM3 왜곡을 감소시키기 위해 튜닝되지 않는다.
식 9에 나타난 바와 같이, ε()는 Z1, Z2및 Z3의 함수인 g()의 함수이다. 도 3B를 참조하면, Z1은 ZS및 rB의 조합이고, Z2는 ZE및 rE의 조합이며, Z3는 ZL,rC및 CCS의 조합이다. ZE는 일반적으로 고정되어 있고, 보통 IM3 왜곡을 감소시키기 위한최적화에서 고려되지 않는다.
본 발명의 관점에 따라서, "최적" 왜곡 성능이 되는 임피던스(Z1및 Z2)가 우선 결정된다. 그리고, "최적" 소스 및 로드 임피던스(ZS및 ZL)는 결정된 임피던스(Z1및 Z3) 및 신호 모델로부터 알거나 경험적으로 측정될 수 있는 rB, rC및 CCS성분들을 기초로 계산될 수 있다. 다음 설명은 각각 임피던스(Z1및 Z3)에 관련된 소스 및 로드 임피던스(ZS및 ZL)에 관한 것이다.
식 (9) 및 (10)에 나타난 바와 같이, 차동(또는 저조파) 주파수(Δω= ω1-ω2) 및 상부(또는 제2 고조파) 주파수(2ω)에서의 상호작용 인자는 소스 및 로드 임피던스에 의존한다. 여기서 사용되는 바와 같이, 저조파는 결과물을 혼합하는 차 주파수(즉, Δω또는 Δf)를 가리킨다. 본 발명의 한 실시예에서, 이러한 주파수들에서의 임피던스는 인자를 감소시켜서 IM3 왜곡을 감소시키도록 최적화된다. 최적화될 수 있는 파라미터들은 (1) 저조파 주파수에서의 컬렉터 로드 임피던스, 즉; (2) 제2 고조파 주파수에서의 컬렉터 로드 임피던스, 즉; (3)저조파 주파수에서의 베이스 소스 임피던스, 즉및 (4) 제2 고조파 주파수에서의 베이스 소스 임피던스, 즉이다.
최소 IM3 왜곡은 식 9를 0으로 놓고 임피던스,,및에 대해 풀어서 구할 수 있다. 이것은 많은 근을 갖는 복소수 방정식이다. 최소 IM3 왜곡이 되는 임피던스에 대한 최적화는 컴퓨터 시뮬레이션, 수치 해석, 수기 계산 및 다른 회로 해석 기술을 통해 달성될 수 있다.
최적화 과정을 단순화하기 위해, 능동 회로의 소스 또는 로드 임피던스 중 하나가 고정될 수 있다. 한 실시예에서, 능동 회로의 로드 임피던스는 고정되고 능동 회로의 소스 임피던스는 최소 IM3 왜곡에 대해서 위에서 유도된 방정식들을 사용하여 저조파 주파수 및 제2 고조파 주파수에서 최적화된다. 또다른 실시예에서, 능동 회로의 소스 임피던스는 고정되고 능동 회로의 로드 임피던스는 저조파 및 제2 고조파에서 최적화된다.
최적 소스 및 로드 임피던스를 결정하기 위한 한 실시예에서,는 다양한 소스 및 로드 임피던스에 대해서 식 9 및 10을 사용하여 계산된다. 예를 들어, 로드 임피던스에 대해 특정 값이 선택되고가 다양한 소스 임피던스에 대해 계산된다. 또다른 특정 값이 로드 임피던스에 대해 선택되고,는 다양한 소스 임피던스들에 대해서 다시 계산된다. 결과들은 표에 저장될 수 있고, 표는 최상(가장 낮은)의값을 찾기 위해 검색된다. 과정은 저조파 주파수() 및 제2 고조파()에서 수행될 수 있다.
최적화 과정을 더 단순화하기 위해, 수개의 추가적인 근사화가 행해지며, 이에 대한 설명은 다음과 같다. 이러한 근사화 중 첫번째 것은의 영향을 무시하는 것이다. 이론적으로, 대역밖 주파수(예컨대,및)에서의 로드 임피던스는 트랜지스터의 2차 비선형성에서 기인하는 IM2 결과물의 발생에 영향을 미친다. 이러한 IM2 결과물은 컬렉터-베이스 접합 커패시터(Cμ)를 통해 입력으로 피드백되고, (다시 2차 비선형성에 기인한)입력 신호와 혼합되어 IM3 결과물을 발생시킨다. 위의 예에 나타난 바와 같이, 저조파(즉,) 및 제2 고조파(즉,) 주파수에서의 IM2 결과물은 입력 신호와 혼합되어 IM3 결과물(즉,및에서)을 발생시킨다.
그러나, 저조파 주파수에서, 로드 임피던스(ZL)는 통상적으로 많은 협대역 RF 회로에 대한 커플링 커패시터(Cμ)의 임피던스 보다 훨씬 적다. 따라서, 저조파 주파수에서 커패시터(Cμ)를 통한 피드백 및의 영향은 무시될 수 있다. 이 단순화는 컬렉터 전류(iC)가 상당히 베이스-컬렉터 전압(v3-v1)에 의존하는 회로에 대해서는 정확하지 않다. 이러한 회로들에 대해서, 저조파 주파수에서의 IM2 결과물은 출력 신호를 변조시키고, 이에 의해 IM3 왜곡에 기여한다.
많은 경우에, 원치 않는 신호가 임의의 주파수에서 나타날 수 있다. 따라서, 좋은 설계는 임의의 특정 주파수 집합에서 낮은 IM3 왜곡에 대해 최적화되면 안된다. 식 9로부터, 서로 다른 오프셋 및 중심 주파수에서 이론적으로 0의 왜곡을 달성하기 위해,및는 다음과 같이 주파수에 독립적이어야 한다.
r은을 0으로 만드는 상수이다. 식 11A 및 11B은 충분히 특정되어 있지 않으며, 많은 근을 갖는다. 이러한 근 중에서,,및에 대한 양의 실수부를 갖는 것들은 쉽게 실현할 수 있으며, 관심의 대상이다.
를 0으로 놓는 것은 주파수에서 IM3 결과물이 0이 되는 것에 등가이지만, 반드시 주파수에서 IM3 결과물이 0일 필요는 없다.에서의 IM3 결과물은와 관련이 있으며, 이것은인 경우에는와 등가가 아니다. 이런 경우에는,이고 이 조건을 IM3 비대칭이라고 한다. IM3 비대칭은 IM3 결과물 모두가 동시 발생적으로 최소화 되도록 한다.의의 부호에 대한 의존성이이 -로 대체될 때의 부호가 바뀌는의 0이 아닌 허수부 때문이라는 사실이 보여질 수 있다. 다르게 말하면,는의 공액 복소수이다. 따라서, IM3 비대칭을 피하기 위해,의 허수부를 0으로 놓으면 즉,으로 놓으면, 식 11A에서의 r은 실수여야 한다. 이러한 단순화는 IM3 왜곡을 감소시키기 위한 최적화의 복잡도를 더 감소시킨다.
발명 및 그 응용에 대한 더 명확한 이해를 위해, 특정 LNA 설계를 위한 매칭 네트워크를 설명한다.
도 4는 본 발명을 사용하는 낮은 IM3 왜곡을 위해 최적화된 저잡음 증폭기(LNA;400)의 특정 실시예에 대한 개략도를 나타낸다. 도 4에 나타난 바와 같이, 마이크로스트립 선로(412)는 LNA(400) 및 회로 접지 사이에 연결된다. 커패시터(414)는 마이크로스트립 선로(416)와 직렬로 연결되고, 이 조합은 LNA(400) 및 트랜지스터(420)의 베이스 사이에 연결된다. 마이크로스트립 선로(422)는 트랜지스터의 에미터(420) 및 회로 접지 사이에 연결된다. 저항(430)은 커패시터(432)와 직렬로 연결되고, 이들의 조합은 파워 써플라이(VCC) 및 회로 접지 사이에 연결된다. 저항(434)는 커패시터(436)와 직렬로 연결되고, 이 조합은 커패시터(432)와 병렬로 연결된다. 마이크로스트립 선로(438)는 트랜지스터(420)의 베이스 및 커패시터(436) 사이에 연결된다. 마이크로스트립 선로(440)는 저항(442)과 병렬로 연결되고, 이들의 조합은 파워 써플라이(VCC) 및 트랜지스터의 컬렉터(420) 사이에 연결된다. 한 쌍의 커패시터(444 및 446)는 파워 써플라이(VCC) 및 회로 접지 사이에 연결된다. 인덕터(450) 및 커패시터(452)는 직렬로 연결되고, 이들의 조합은 트랜지스터의 컬렉터(420) 및 LNA(400)의 출력 사이에 연결된다. 커패시터(454)는 회로 접지 및 인덕터(450) 및 커패시터(452) 간의 상호 연결 사이에 연결된다.
한 실시예에서, 트랜지스터(420)는 필립스 코포레이션에서 생산한 2.7V의 파워 써플라이(VCC= 2.7V)로부터의 5mA의 영입력 컬렉터 전류에서 바이어스된 이산 RF 트랜지스터(예컨대, 모델 번호 BFG425W)이다. 커패시터(444 및 446)는 파워 써플라이의 필터링 및 LNA(400)에 대한 AC 단락을 제공한다. 저항(430 및 434)은 바이어스 전류를 설정하고 또한 파워 써플라이 임피던스를 절연시킨다. 통상적으로, 저항(434)은 저항(430)보다 훨씬 작고, 바이어스 전류에 최소한의 영향을 미친다. 커패시터(432)는 저항(430 및 434)에 대한 AC 접지를 제공한다. 커패시터(414 및 452)는 AC 커플링(즉, DC 블로킹) 커패시터이다. 저항(434) 및 커패시터(436)는 저조파(즉,) 주파수에서의 소스 임피던스를 설정한다.
단순화를 위해서, 대역밖의 소스 임피던스(ZS)만이 최소 IM3 왜곡 또는 높은 IIP3 성능을 위해 튜닝된다. 마찬가지로, 대역밖의 로드 임피던스(ZL) 또는 소스 및 로드 임피던스의 조합은 최소 IM3 왜곡에 대해 튜닝될 수 있다.
한 구현예에서, 제2 고조 주파수에서 외부 로드 임피던스의 영향으로부터 트랜지스터(420)를 절연시키기 위해, 컬렉터 로드 임피던스()는 단락 회로 4분의1 파장 마이크로스트립 선로(440)에 의해 고정된다(즉, 접지로 단락된다). 이 단락은 외부 로드의 (보통은 잘 정의되지 않는) 제2 고조파 임피던스를 트랜지스터의 컬렉터(420)으로부터 절연시킨다. 라인(440)은 또한 컬렉터 바이어스 전류를 제공하는데 사용된다. 앞서 언급한 바와 같이, 저주파 주파수()에서의 로드 임피던스는, 라인(440)의 임피던스가 통상적으로 저조파 주파수()에서의 베이스-컬렉터 커패시터의 임피던스보다 훨씬 작기 때문에, 대부분의 RF 회로의 고려사항으로부터 무시될 수 있다.
트랜지스터(420)를 제2 고조파 주파수에서 신호 소스의 임피던스의 영향으로부터 절연시키기 위해, 신호 소스는 단락된 4분의 1파장 마이크로 스트립 선로(412)에 의해 접지로 단락된다. 이 접지는 신호 소스의 (통상적으로 정의되지 않는) 제2 고조파 주파수를 트랜지스터(420)의 베이스로부터 절연시킨다. 기본 주파수(ω)에서, 마이크로 스트립 선로(412 및 440)는 개방 회로와 같은 역할을 하고 LNA(400)의 대역내 성능에 최소한의 영향을 미친다.
제2 고조파 주파수(2ω)에서 LNA(400)의 입력을 단락시키므로써,의 잘 제어된 영이 아닌 실수부는 입력 매칭 네트워크에서 저항을 사용하므로써 발생될 수 있다. 그러나, 이 저항은 신호 대역에서 LNA(400)의 잡음 지수(NF;noise figure)를 증가시키는 경향이 있다. 제2 고조파 주파수 (2ω)에서 요구되는 저항값(즉, 실수값)을 제공하고, 기본 주파수(ω)에서 0의 저항값을 제공하는 네트워크가 형성될 수 있다.
선택적으로, 입력 매칭 네트워크에서 저항을 사용하지 않기 위해(즉, 잡음 지수 성능의 감쇠를 막기 위해),는 0에 가까운 실수부를 갖는 값으로 제한된다. 식 11B에 의해 부과된 제한 조건과 함께 특정에 대해서, 상수 r 및 다양한 제2 고조파 주파수에서의값이 정의 된다. 일단 상수 r이 정의되면, 식 11A는 저조파 주파수에서의 최적값에 대해 풀수 있다.
따라서, 근사화 및 그 근거는 다음과 같다.
; 라인(440)의 임피던스 << 베이스-컬렉터 커패시터 임피던스
; λ/4 마이크로 스트립 선로(440)
; IM3 비대칭을 달성한다고 가정된다.
; 입력 매칭 네트워크에 저항이 없다.
도 4의 실시예에서, 입력 매칭 네트워크는 기본 주파수(예컨대, f2GHz)에서 LNA(400)의 입력이 50 Ω에 매칭되고, 감소된 IM3 왜곡 및 개선된 IIP3 성능을 위해 저조파 주파수(예컨대, Δf < 50GHz) 및 제2 고조파 주파수(예컨대, 2f4 GHz)에서 적절히 종료되도록 설계된다.
마이크로 스트립 선로(438)는 기본 주파수(f)에서 대역내 매칭을 위해 사용되고, 그 길이는 분기된 커패시터(436)에 의해 결정된다. 저조파 주파수에서의 소스 임피던스는 커패시터(436)와 병렬인 저항(434)에 의해 설정된다. 저조파 주파수에서, 커패시터(414)는 이 주파수에서 높은 임피던스를 갖도록 선택되므로 커패시터(414) 및 마이크로 스트립 선로(416)의 영향은 무시될 수 있다. 저항(434)값의 변경은의 실수부를 변경시킨다. 제2 고조파 주파수에서의소스 임피던스는 마이크로 스트립(438)과 병렬로 연결된 마이크로 스트립 선로(416)에 의해 설정된다. 마이크로 스트립 선로(416)는 50Ω라인이기 때문에 마이크로 스트립 선로(416)의 값을 변화시키는 것은 대역내 임피던스 매칭에 영향을 주지 않고의 허수부를 튜닝한다.
인덕터(450) 및 커패시터(454)는 기본 주파수(f)에서의 LNA 출력 임피던스를 튜닝하는데 사용되는 출력 매칭 네트워크를 형성한다. 저항(442)은 LNA(400)를 안정화하고 진동을 방지하는데 사용된다. 마이크로 스트립 선로(422)는 패키지 리드 및 트랜지스터(420)의 본드와이어(bondwire) 인덕턴스와 함께, 에미터 감쇄 회로를 형성한다. 이 회로는 트랜지스터의 입력 임피던스의 공액 복소수를 잡음 지수 성능을 향상시키는 소스 임피던스에 더 근접하도록 한다.
도 5는의 실수부 및의 허수부의 함수인 도 4의 LNA(400)의 IIP3(dBm 값으로) 그림이다. 이 예에서, 입력 신호는 2.000 GHz 및 2.001 GHz에서의 2 톤을 포함한다. 곡선은 식 6을 사용하여 도시된다. 이산 데이터 포인트는 측정된 시험 결과를 나타낸다. 그림은및의 대부분을 보여준다. 도 5에 나타난 바와 같이,및의 "최적" 조합은 최상의 +15.8 dBm 성능을 낳게 되며, 이것은 본 발명의 대역밖 임피던스 매칭 없이도 유사한 LNA에 대한 IIP3보다 14dB 높다.
도 6A 및 6B는 각각 입력 톤의 IIP3 성능의 중심 주파수(f) 및 오프셋 주파수(Δf)에의 의존도를 보여주는 그림이다. 도 6A 및 6B에 나타나 바와 같이,1.95GHz 내지 2.05GHz 범위의 주파수 및 -50MHz 내지 +50MHz 범위의 주파수에 대해서, IIP3 성능은 +8dBm 이상이다. IIP3의 주파수에의 의존성은및이 단일 오프셋 및 중심 주파수에서만 최적화된다는 사실에 기인하고, 이것은 최적화 과정을 단순화 시킨다. 본 발명의 매칭 네트워크는 LNA(400)의 성능에 무시할수 있을 정도의 영향을 갖는다. 측정된 이득, 잡음 지수 및 입력 반환 손실은 본 발명의 임피던스 매칭의 사용여부와는 관계 없이, 각각 대략 16 dB, 1.7dB 및 -10 dB이다. 따라서, IIP3 성능의 개선은 다른 중요한 파라미터들의 성능을 희생시키지 않고서도 이루어질 수 있다.
도 4에서의 매칭 네트워크는 부분적으로 마이크로 스트립 선로들을 이용하여 구현된다. 다른 전송 선로(예컨대, 마이크로파 선로), 집중 성분들(예컨대, 인덕터 및 커패시터) 기타 등등 또한 매칭 네트워크에서 사용될 수 있으며, 본 발명의 범위 내에 속한다.
단순화하기 위해, 매칭 네트워크는 특정 주파수 집합에서의 IM3 왜곡을 감소시키도록 최적화되었다. 개선된 선형성 성능을 위해, 매칭 네트워크는 대역 선택 필터(즉, 셀룰러 트랜시버에서의 듀플렉서)에 의해 결정된 바와 같은 범위의 주파수(Δf)에 대해 최적화 된다.
명료함을 위해, 본 발명은 BJT로 구현된 비선형 회로에 의해 설명되었다. 본 발명은 또한 FET, MOSFET, MESFET, HBT, P-HEMT 기타 등등을 포함하는 다른 비선형 회로에도 적용될 수 있다. 본 명세서에 사용된 바와 같이, "트랜지스터"는 일반적으로 임의의 비선형 회로를 가리키며, BJT에 한정되지 않는다.
본 발명의 한 관점은 본 발명의 매칭 네트워크를 포함하는 전자 회로(예컨대, LNA, 믹서 및 다른 비선형 회로)를 제공한다. 본 발명의 또다른 관점은 본 발명의 매칭 네트워크를 설계하는데 사용되는 소프트웨어 코드를 제공한다.
앞선 바람직한 실시예들에 대한 설명은 해당 분야의 당업자들이 본 발명을 실시할 수 있도록 하기 위해 제공된 것이다. 다양한 변형들이 당업자들에게는 쉽게 가능할 것이며, 여기에 정의된 특유한 원리들은 특별한 발명 능력 없이도 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 여기에 보여진 실시예에 제한되도록 의도되지 않으며, 여기에 개시된 원리 및 신규한 특징들과 일치하는 최대 범위가 되도록 의도된다.
Claims (24)
- 신호 소스에 연결되는 입력과 로드에 연결되는 출력을 포함하며, 짝수-차수의 비선형성 및 홀수-차수의 비선형성을 가지며, 제1 주파수에 중심을 둔 원하는 신호와 제2 주파수에 중심을 둔 원치 않는 신호를 포함하는, 상기 신호 소스로부터의 입력 신호에 대해 동작하도록 구성된 능동 회로; 및상기 신호 소스와 상기 능동 회로의 입력 사이에, 또는 상기 로드와 상기 능동 회로의 출력 사이에 연결된 제1 매칭 네트워크를 포함하고,상기 제1 매칭 네트워크는 저조파(subharmonic) 주파수 또는 제2 주파수의 제2 고조파 또는 양쪽 모두에서 튜닝되어, 상기 능동 회로의 짝수-차수 및 홀수-차수 비선형성에 기인한 상호변조(intermodulation) 왜곡을 감소시키는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 제1 매칭 네트워크는 임피던스를 튜닝하기 위한 마이크로 스트립 선로를 포함하는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 제1 매칭 네트워크는 집중 리액티브(lumped reactive) 회로를 포함하는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 능동회로의 출력은 상기 제2 주파수의 제2 고조파에서단락 되는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 능동회로의 출력은 상기 제2 주파수의 제2 고조파에서 개방회로가 되는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 제2 주파수의 제2 고조파에서 신호 소스의 출력 임피던스가 단락되는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 제1 매칭 네트워크는 홀수-차수 비선형성에서 기인한 상호변조 결과물로 짝수-차수 비선형성에 기인한 상호변조 결과물을 상쇄시키므로써 상호변조 왜곡을 감소시키도록 튜닝되는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 제1 매칭 네트워크는 상기 신호 소스 및 상기 능동 회로의 입력 사이에 삽입되는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 제1 매칭 네트워크는 상기 로드 및 상기 능동 회로의 출력 사이에 삽입되는 것을 특징으로 하는 전자회로.
- 제1항에 있어서,상기 로드 및 상기 능동 회로의 출력 사이에 삽입된 제2 매칭 네트워크를 더포함하며, 상기 제1 매칭 네트워크는 상기 신호 소스 및 상기 능동 회로의 입력 사이에 삽입되는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 제1 매칭 네트워크는, 상호변조 왜곡을 감소시키기 위해 선택된 저조파 주파수에서의 임피던스의 제1 복소수값과 제1 주파수의 제2 고조파에서의 임피던스의 제2 복소수 값을 실현하는 것을 특징으로 하는 전자회로.
- 제1항에 있어서, 상기 제1 매칭 네트워크는 상기 제1 주파수에서 임피던스 상에 최소한의 영향을 갖는 것을 특징으로 하는 전자회로.
- 증폭기 또는 믹서로 사용하기 위한 회로로서,신호 소스에 연결된 베이스와 로드에 연결된 컬렉터를 포함하며, 짝수-차수의 비선형성 및 홀수-차수의 비선형성을 갖고, 신호 소스에서 발생되고 제1 주파수에 중심을 갖는 원하는 신호와 제2 주파수에 중심을 갖는 원치않는 신호를 포함하는 입력 신호 상에서 동작하도록 구성된 트랜지스터;상기 신호 소스 및 상기 베이스 사이에 연결된 제1 매칭 네트워크; 및상기 컬렉터 및 회로의 출력 사이에 연결되며, 상기 제2 주파수의 제2 고조파에서 상기 로드를 상기 컬렉터로부터 절연시키도록 선택된 회로 엘리먼트를 포함하고,상기 제1 매칭 네트워크는 홀수-차수 비선형성에서 기인한 상호변조 결과물로 짝수-차수 비선형성에 기인한 상호변조 결과물을 상쇄시키므로써 상호변조 왜곡을 감소시키도록 튜닝되는 것을 특징으로 하는 증폭기 또는 믹서용 회로.
- 제13항에 있어서, 상기 회로 엘리먼트는 제2 주파수의 제2 고조파에서 AC 접지로의 거의 단락된 회로 또는 거의 개방된 회로를 제공하도록 구성된 것을 특징으로 하는 증폭기 또는 믹서용 회로.
- 제1 주파수에 중심을 둔 원하는 신호 및 제2 주파수에 중심을 둔 원치않는 신호를 포함하는 입력 신호에 대해 동작하는 능동 회로로부터의 상호변조 왜곡을 감소시키기 위한 방법으로서,상기 능동회로의 로드 임피던스를 결정하는 단계;상기 능동회로의 소스 임피던스를 결정하는 단계;입력 및 출력을 갖는 비선형 모델로 상기 능동회로를 모델링하는 단계;상기 모델 입력 및 상기 소스 임피던스 사이에, 또는 상기 모델 출력 및 상기 로드 임피던스 사이에 연결되는 제1 매칭 네트워크를 정의하는 단계;저조파 주파수에서 또는 상기 제2 주파수의 제2 고조파에서 계산된 상기 제1 매칭 네트워크의 하나 이상의 임피던스 값에 대해서, 상기 능동 회로에서 기인한 상호변조 왜곡을 계산하는 단계; 및상기 상호변조 왜곡을 감소시키는 상기 제1 매칭 네트워크에 대한 임피던스 값을 선택하는 단계를 포함하는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제15항에 있어서,제2 주파수의 제2 고조파에서 상기 능동 회로의 상기 출력 임피던스를 단락시키는 단계를 더 포함하는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제15항에 있어서, 상기 제1 매칭 네트워크는 상기 모델 출력 및 상기 로드 임피던스 사이에 연결되는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제15항에 있어서, 상기 제1 매칭 네트워크는 상기 모델 입력 및 상기 소스 임피던스 사이에 연결되는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제18항에 있어서,상기 소스 임피던스 및 상기 제1 매칭 네트워크의 선택된 임피던스 값을 기초로, 입력 매칭 네트워크 임피던스(Zimn)를 결정하는 단계; 및상기 제1 주파수 근처에 중심을 둔 주파수들의 범위에서 Zimn에 거의 유사한 값을 유지하는 단계를 더 포함하는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제15항에 있어서,상기 제1 매칭 네트워크는 상기 모델 입력 및 상기 소스 임피던스 사이에 연결되며,상기 방법은,상기 모델 출력 및 상기 로드 임피던스 사이에 연결된 제2 매칭 네트워크를 정의하는 단계;저조파 주파수 또는 상기 제2 주파수의 제2 고조파에서 계산된 상기 제2 매칭 네트워크의 하나 이상의 임피던스 값들에 대해 상기 능동회로로부터 기인한 상호변조 왜곡을 계산하는 단계; 및상기 상호변조 왜곡을 감소시키는 상기 제1 및 제2 매칭 네트워크에 대한 임피던스 값을 선택하는 단계를 더 포함하는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제20항에 있어서,상기 소스 임피던스 및 상기 제1 매칭 네트워크의 선택된 임피던스를 기초로 입력 매칭 네트워크 임피던스(Zimn)를 결정하는 단계;상기 로드 임피던스 및 상기 제2 매칭 네트워크의 선택된 임피던스를 기초로 출력 매칭 네트워크 임피던스(Zomn)를 결정하는 단계; 및원치않는 신호의 주파수 분리의 범위에 의해 정의되는 차(difference) 주파수, 원치 않는 신호의 제2 주파수의 제2 고조파의 범위에 의해 정의되는 상부 주파수, 및 제2 주파수의 범위에서 상호변조 왜곡을 최소화하는 Zimn및 Zomn에 대한 값을선택하는 단계를 더 포함하는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제15항에 있어서,상기 제2 주파수의 제2 고조파에서 상기 소스 임피던스를 단락시키는 단계를 더 포함하는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제15항에 있어서, 상기 제1 매칭 네트워크는 홀수-차수 비선형성에서 기인하는 상호변조 결과물로 짝수-차수 비선형성에서 기인하는 상호변조 결과물을 상쇄시키므로써 상호변조 왜곡을 감소시키도록 튜닝되는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
- 제15항에 있어서, 상기 제1 매칭 네트워크는 상호변조 왜곡을 감소시키기 위해 저조파 주파수에서 제1 복소수값을 실현시키고, 제2 주파수의 제2 고조파에서 입력 임피던스에 대한 허수값을 실현시키는 것을 특징으로 하는 상호변조 왜곡 감소 방법.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11103598P | 1998-12-04 | 1998-12-04 | |
US60/111,035 | 1998-12-04 | ||
US11131598P | 1998-12-07 | 1998-12-07 | |
US60/111,315 | 1998-12-07 | ||
US09/330,494 US6166599A (en) | 1998-12-04 | 1999-06-10 | Impedance matching networks for non-linear circuits |
US09/330,494 | 1999-06-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010080684A true KR20010080684A (ko) | 2001-08-22 |
KR100686785B1 KR100686785B1 (ko) | 2007-02-23 |
Family
ID=27380942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017006980A KR100686785B1 (ko) | 1998-12-04 | 1999-12-03 | 비선형 회로용 임피던스 매칭 네트워크 |
Country Status (13)
Country | Link |
---|---|
US (1) | US6166599A (ko) |
EP (1) | EP1147604A1 (ko) |
JP (1) | JP2003533065A (ko) |
KR (1) | KR100686785B1 (ko) |
CN (1) | CN100426671C (ko) |
AU (1) | AU764395B2 (ko) |
BR (1) | BR9915672A (ko) |
CA (1) | CA2351327C (ko) |
HK (1) | HK1040009B (ko) |
IL (1) | IL143145A0 (ko) |
NO (1) | NO20012706L (ko) |
NZ (1) | NZ511679A (ko) |
WO (1) | WO2000035086A1 (ko) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1114518A1 (en) * | 1999-07-13 | 2001-07-11 | Koninklijke Philips Electronics N.V. | A two-port with a frequency-dependent network |
US6785324B1 (en) * | 1999-10-26 | 2004-08-31 | Intersil Corporation | Transceiver including reactive termination for enhanced cross-modulation performance and related methods |
US20020050851A1 (en) * | 1999-12-22 | 2002-05-02 | Grundlingh Johan M. | Method and apparatus for biasing radio frequency power transistors |
JP2002368547A (ja) * | 2001-06-11 | 2002-12-20 | Hitachi Kokusai Electric Inc | 歪み改善回路 |
KR100468360B1 (ko) * | 2002-07-25 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | 수신 장치의 선형성 개선을 위한 하모닉 회로 |
JP2004112336A (ja) * | 2002-09-18 | 2004-04-08 | Pioneer Electronic Corp | 変調装置、送信装置及びコンピュータプログラム |
WO2004040509A1 (en) * | 2002-10-28 | 2004-05-13 | Freescale Semiconductor, Inc. | Method and apparatus for distortion analysis in nonlinear circuits |
US6998931B2 (en) * | 2003-01-03 | 2006-02-14 | Intel Corporation | Reference impedance apparatus, systems, and methods |
US7356314B2 (en) * | 2003-04-17 | 2008-04-08 | Kyocera Wireless Corp. | Systems and methods for reusing a low noise amplifier in a wireless communications device |
TWI232942B (en) * | 2003-10-03 | 2005-05-21 | Rich Wave Technology Corp | Analytical apparatus and method for power gain and loss in multi-stage RF amplifier |
US7265630B2 (en) * | 2003-12-09 | 2007-09-04 | International Business Machines Corporation | Millimeter-wave unilateral low-noise amplifier |
CA2553716C (en) | 2005-01-11 | 2010-06-22 | Research In Motion Limited | Dual receive filter |
CN1980057B (zh) * | 2005-12-01 | 2011-10-26 | 瑞昱半导体股份有限公司 | 输出驱动电路的阻抗匹配装置 |
US7899409B2 (en) * | 2006-01-30 | 2011-03-01 | Broadcom Corporation | Apparatus for controlling impedance |
CN102270886B (zh) * | 2011-07-27 | 2013-07-31 | 武汉中原电子集团有限公司 | 一种级联无线充电装置 |
FR2981753A1 (fr) * | 2011-10-24 | 2013-04-26 | St Microelectronics Crolles 2 | Dispositif a impedance variable |
US8803612B1 (en) | 2012-07-26 | 2014-08-12 | Scientific Components Corporation | Low-noise amplifier with high linearity |
JP6112500B2 (ja) * | 2012-09-25 | 2017-04-12 | 三菱電機株式会社 | マイクロ波増幅器 |
US9645193B2 (en) * | 2012-10-23 | 2017-05-09 | Keithley Instruments, Llc | Impedance source ranging apparatus and method |
CN103425836A (zh) * | 2013-08-07 | 2013-12-04 | 北京大学深圳研究院 | 高速cmos电路失真的程序快速算法 |
JP6341461B2 (ja) * | 2013-09-11 | 2018-06-13 | 株式会社村田製作所 | 電力増幅器 |
RU2599531C2 (ru) * | 2014-12-29 | 2016-10-10 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "Военный учебно-научный центр Военно-воздушных сил "Военно-воздушная академия имени профессора Н.Е. Жуковского и Ю.А. Гагарина" (г. Воронеж) Министерства обороны Российской Федерации | Способ генерации и частотной модуляции высокочастотных сигналов и устройство его реализации |
US10418951B2 (en) * | 2015-03-24 | 2019-09-17 | Skyworks Solutions, Inc. | Combined output matching network and filter for power amplifier with concurrent functionality |
US9985592B2 (en) * | 2015-05-13 | 2018-05-29 | Skyworks Solutions, Inc. | High gain RF power amplifier with negative capacitor |
US9979361B1 (en) * | 2016-12-27 | 2018-05-22 | Nxp Usa, Inc. | Input circuits for RF amplifier devices, and methods of manufacture thereof |
US10679825B2 (en) * | 2017-11-15 | 2020-06-09 | Lam Research Corporation | Systems and methods for applying frequency and match tuning in a non-overlapping manner for processing substrate |
US10270402B1 (en) * | 2017-11-30 | 2019-04-23 | Nxp Usa, Inc. | Broadband input matching and video bandwidth circuits for power amplifiers |
US10742174B2 (en) | 2018-12-21 | 2020-08-11 | Nxp Usa, Inc. | Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
CN110113015B (zh) * | 2019-04-29 | 2023-03-24 | 中国电子科技集团公司第十三研究所 | 栅极偏置电路及功率放大器 |
CN110581693A (zh) * | 2019-09-12 | 2019-12-17 | 重庆大学 | 一种超宽带功率放大器偏置电路 |
US11817832B2 (en) | 2020-01-03 | 2023-11-14 | Skyworks Solutions, Inc. | Power amplifier output matching |
CN115085744B (zh) * | 2021-03-12 | 2024-07-19 | 瑞昱半导体股份有限公司 | 发射器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027082A (en) * | 1990-05-01 | 1991-06-25 | Microwave Modules & Devices, Inc. | Solid state RF power amplifier having improved efficiency and reduced distortion |
US5187457A (en) * | 1991-09-12 | 1993-02-16 | Eni Div. Of Astec America, Inc. | Harmonic and subharmonic filter |
US5592122A (en) * | 1994-05-19 | 1997-01-07 | Matsushita Electric Industrial Co., Ltd. | Radio-frequency power amplifier with input impedance matching circuit based on harmonic wave |
US5493720A (en) * | 1994-05-20 | 1996-02-20 | Steinbrecher Corporation | High-intercept bandlimited mixer |
US5781069A (en) * | 1996-05-16 | 1998-07-14 | Xemod, Inc. | Pre-post distortion amplifier |
US5770971A (en) * | 1996-07-26 | 1998-06-23 | Northern Telecom Limited | Distortion compensation control for a power amplifier |
US5748042A (en) * | 1996-07-26 | 1998-05-05 | Motorola, Inc. | Method for altering a difference frequency signal and amplifier circuit thereof |
-
1999
- 1999-06-10 US US09/330,494 patent/US6166599A/en not_active Expired - Lifetime
- 1999-12-03 WO PCT/US1999/028704 patent/WO2000035086A1/en active IP Right Grant
- 1999-12-03 AU AU21645/00A patent/AU764395B2/en not_active Ceased
- 1999-12-03 KR KR1020017006980A patent/KR100686785B1/ko not_active IP Right Cessation
- 1999-12-03 BR BR9915672-5A patent/BR9915672A/pt not_active Application Discontinuation
- 1999-12-03 IL IL14314599A patent/IL143145A0/xx not_active IP Right Cessation
- 1999-12-03 JP JP2000587439A patent/JP2003533065A/ja active Pending
- 1999-12-03 CN CNB99814035XA patent/CN100426671C/zh not_active Expired - Fee Related
- 1999-12-03 EP EP99965986A patent/EP1147604A1/en not_active Withdrawn
- 1999-12-03 CA CA2351327A patent/CA2351327C/en not_active Expired - Fee Related
- 1999-12-03 NZ NZ511679A patent/NZ511679A/en not_active IP Right Cessation
-
2001
- 2001-06-01 NO NO20012706A patent/NO20012706L/no not_active Application Discontinuation
-
2002
- 2002-02-27 HK HK02101496.5A patent/HK1040009B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2003533065A (ja) | 2003-11-05 |
NZ511679A (en) | 2002-06-28 |
NO20012706L (no) | 2001-07-31 |
KR100686785B1 (ko) | 2007-02-23 |
BR9915672A (pt) | 2001-11-13 |
AU764395B2 (en) | 2003-08-14 |
HK1040009A1 (en) | 2002-05-17 |
HK1040009B (zh) | 2009-08-21 |
AU2164500A (en) | 2000-06-26 |
CA2351327C (en) | 2010-05-18 |
WO2000035086A1 (en) | 2000-06-15 |
EP1147604A1 (en) | 2001-10-24 |
CN1329774A (zh) | 2002-01-02 |
IL143145A0 (en) | 2002-04-21 |
US6166599A (en) | 2000-12-26 |
NO20012706D0 (no) | 2001-06-01 |
CN100426671C (zh) | 2008-10-15 |
CA2351327A1 (en) | 2000-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100686785B1 (ko) | 비선형 회로용 임피던스 매칭 네트워크 | |
Aparin et al. | Modified derivative superposition method for linearizing FET low-noise amplifiers | |
CN101904091B (zh) | 低噪声和低输入电容的差动修正型导数叠加低噪声放大器 | |
Shaeffer et al. | A 1.5-V, 1.5-GHz CMOS low noise amplifier | |
US6392492B1 (en) | High linearity cascode low noise amplifier | |
Fong | High-frequency analysis of linearity improvement technique of common-emitter transconductance stage using a low-frequency-trap network | |
US20070046376A1 (en) | Neutralization of feedback capacitance in amplifiers | |
US6147559A (en) | Noise figure and linearity improvement technique using shunt feedback | |
Moez et al. | A low-noise CMOS distributed amplifier for ultra-wide-band applications | |
EP2947769B1 (en) | Low-noise amplifier | |
KR100861877B1 (ko) | 전자 장치를 선형화하는 회로 | |
KR20070033352A (ko) | 3차 변조의 중화를 위한 튜닝가능 회로 | |
US7242253B2 (en) | Low noise amplifier | |
Manku | Microwave CMOS-devices and circuits | |
US10284148B2 (en) | RF amplifier | |
Lucek et al. | Designing an LNA for a CDMA front end | |
CA2690442A1 (en) | Distortion cancellation method and circuit | |
Watanabe et al. | IP3 boost circuitry for highly linear CDMA low noise amplifiers (LNA) | |
MXPA01005572A (es) | Redes adaptadoras de impedancia para circuitos no lineales | |
Hsieh | Wide Frequency Range Superheterodyne Receiver Design and Simulation | |
De Vreede et al. | " Linearization Techniques at the Device and Circuit Level" | |
Wang et al. | A high linearity low noise amplifier in a 0.35/spl mu/m SiGe BiCMOS for WCDMA applications | |
Radić et al. | Linearity issue in 2.4 GHz 0.35 μm BiCMOS low noise amplifier | |
Gharpurey et al. | Design of front-end RF circuits | |
王志偉 | A High Linearity Low Noise Amplifier in a 0.35 µm SiGe BiCMOS for WCDMA Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100113 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |