KR20010075742A - 바이어스 전압/전류의 안정화를 위한 바이어스 장치 - Google Patents

Abstract

본 발명에 따른 바이어스 전압/전류의 안정화를 위한 바이어스 장치는, 바이어스 전압을 발생시키기 위한 바이어스 출력부와, 전원전압을 발생하기 위한 전원전압 발생부와, 기준전압을 발생하기 위한 기준전압 발생부와, 상기 전원전압과 기준전압을 이용하여 전원전압의 변동을 감지하기 위한 전원전압 변동분 감지부와, 상기 감지부의 출력을 증폭하기 위한 증폭부와, 상기 증폭된 전원전압 변동분 만큼의 전압/전류를 발생시키기 위한 전압/전류 변환부를 포함하여 구성된다.

이와 같은 본 발명에 따르면, 온도, 전원전압 변동에 대해 변화하는 바이어스 전압/전류를 일정하게 유지할 수 있어, 상기 바이어스 전압/전류에 의해 바이어스되는 아날로그 소자를 안정적으로 동작시킬 수 있다.

Description

바이어스 전압/전류의 안정화를 위한 바이어스 장치{Biasing device for stable biasing}

본 발명은 바이어스(bias) 전압/전류의 안정화를 위한 바이어스 장치에 관한 것으로서, 특히 전원전압이나 온도 등의 변동에도 안정적으로 바이어스 전압/전류를 출력할 수 있는 바이어스 전압/전류의 안정화를 위한 바이어스 장치에 관한 것이다.

도 1a 및 도 1b는 기본적인 바이어스 회로이다.

일반적으로 트랜지스터(transistor)를 동작시키기 위해서는 바이어스 전압/전류를 입력하여야 한다. 따라서, 그 트랜지스터를 이용한 소자들, 예컨대 OP AMP(OPerational AMPlifier), AGC(Auto Gain Controller) 등의 아날로그(analog) 블록(block)(미도시)이 반도체 칩(chip)에 포함되어 있을 때에는, 이들을 동작시키기 위하여 바이어스 전압/전류를 입력하기 위한 바이어스 블록이 필요하게 된다.

도 1에 도시한 바와 같이 전류 바이어스인 경우에는 도 1a와 같이 바이어스 회로를 구성하고, 전압 바이어스인 경우에는 도 1b와 같이 바이어스 회로를 구성하여, 상기의 아날로그 블록에 바이어스 전압/전류를 입력하여 그를 동작시킨다.

이와 같은 바이어스 회로는 전류 바이어스인 경우에는 전원전압(VDD)이 인가되면 MOS-FET(Metal Oxide Silicon-Field Effect Transistor) 트랜지스터를 거쳐 전류가 출력(Iout)되고, 그 전류를 바이어스 전류로 사용하고, 전압 바이어스인 경우에는 전원전압(VDD)과 저항에 의해 출력되는 전압(Vout)을 바이어스 전압으로 사용한다.

한편, 상기의 트랜지스터 및 트랜지스터를 이용한 소자들은 그 바이어스 전압/전류에 의해 그 출력이 많은 영향을 받는다. 즉, 바이어스 전압/전류가 안정하여야 안정한 출력이 나오는데, 일반적으로 도 1과 같이 구성된 바이어스 회로는 온도, 전원전압 등의 변동에 많은 영향을 받으므로, 그와 같은 변동에 대해서 상기바이어스 전압/전류를 안정적으로 공급할 수 있는 장치가 요구되어진다.

상기와 같은 요구에 부응하여, 종래에는 바이어스 전압/전류를 안정적으로 공급하기 위하여 온도, 전원전압 등의 변동에 대한 보상회로로서 밴드갭 레퍼런스(band gap reference) 회로가 있는데, 이에 대해 간략히 설명한다.

도 2는 종래의 밴드갭 레퍼런스 회로이다.

도시한 바와 같이, 종래의 밴드갭 레퍼런스 회로는 MOS-FET 트랜지스터와 연결된 단자를 바이어스 전압/전류의 출력으로 사용한다. 그리고, 바이어스 전압/전류를 안정적으로 공급하기 위하여 온도, 전원전압 등의 변동에 대한 바이어스 전압/전류의 변화를 보상하기 위하여, 온도에 대해 부특성을 갖는 바이폴라 트랜지스터(201)와 온도에 대해 정특성을 갖는 저항(202)을 바이어스 회로에 추가하여 구성된다.

여기서, 상기 저항(202)의 온도에 대한 정특성은 온도가 증가함에 따라 저항(202)이 증가하여 그 저항(202)에 걸리는 전압이 증가하는 것을 의미하고, 상기 바이폴라 트랜지스터(201)의 온도에 대한 부특성은 온도가 증가함에 따라 바이폴라 트랜지스터(201)의 베이스 전압(Vb)이 감소하여 그 트랜지스터(201)의 출력 전압이 감소함을 의미한다.

그리고, 상기와 같이 온도의 증감에 대해 상기 바이폴라 트랜지스터(201)의 전압과 저항(202)의 전압이 변하여, MOS-FET 트랜지스터와 연결된 바이어스 전압/전류로 사용하기 위한 출력 전압/전류(Vout, Iout)를 일정하게 유지하게 된다.

그러나, 상기와 같은 밴드갭 레퍼런스 회로는 그 주된 소자가 MOS-FET 트랜지스터로 되어 있어서 CMOS 공정에서 만들어지는 반면, 바이어스 전압/전류를 안정적으로 공급하기 위하여 온도, 전원전압 등의 변동에 대한 보상하기 위하여 국부적으로 바이폴라 트랜지스터(201)를 생성하여야 하므로, CMOS 공정 중에 바이폴라 트랜지스터를 생성하여야 하는 요구가 주어지게 된다.

또한, 바이폴라 트랜지스터의 반응 속도나, 열에 대한 전압 변동률 등 그 성능이 그다지 뛰어나지 않아서, 고성능의 회로에 사용하기 어려운 문제점이 있다.

본 발명은 상기의 목적을 달성하기 위하여, 바이어스 회로를 만들기 위한 CMOS 공정 중, 안정된 바이어스 전압/전류를 출력하기 위해 바이폴라 트랜지스터를 국부적으로 생성하지 않고도 온도, 전원전압 등의 변동에도 일정한 바이어스 전압/전류를 출력할 수 있는 바이어스 전압/전류의 안정화를 위한 바이어스 장치를 제공함에 그 목적이 있다.

도 1a 및 도 1b는 기본적인 바이어스 회로.

도 2는 종래의 밴드갭 레퍼런스 회로.

도 3은 본 발명에 따른 바이어스 전압/전류의 안정화를 위한 바이어스 장치의 블록도.

도 4는 본 발명의 일실시예를 보여주는 도면.

<도면의 주요 부분에 대한 부호의 설명>

201...바이폴라 트랜지스터 202...저항

301...전원전압 발생부 302...기준전압 발생부

303...전원전압 변동분 감지부 304...증폭부

305...전압/전류 변환부 306...바이어스 출력부

상기의 목적을 달성하기 위하여, 본 발명에 따른 바이어스 전압/전류의 안정화를 위한 바이어스 장치는 바이어스 전압을 발생시키기 위한 바이어스 출력부와, 전원전압을 발생하기 위한 전원전압 발생부와, 기준전압을 발생하기 위한 기준전압 발생부와, 상기 전원전압과 기준전압을 이용하여 전원전압의 변동을 감지하기 위한 전원전압 변동분 감지부와, 상기 감지부의 출력을 증폭하기 위한 증폭부와, 상기 증폭된 전원전압 변동분 만큼의 전압/전류를 발생시키기 위한 전압/전류 변환부를 포함하여 구성된다.

이와 같은 본 발명에 따르면, 온도, 전원전압 변동에 대해 변화하는 바이어스 전압/전류를 일정하게 유지할 수 있어, 상기 바이어스 전압/전류에 의해 바이어스되는 아날로그 소자를 안정적으로 동작시킬 수 있다.

이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명한다.

도 3은 본 발명에 따른 바이어스 전압/전류의 안정화를 위한 바이어스 장치의 블록도이다.

도 3을 참조하면, 본 발명에 따른 바이어스 전압/전류의 안정화를 위한 바이어스 장치는, 바이어스 전압을 발생시키기 위한 바이어스 출력부(306)와, 전원전압을 발생하기 위한 전원전압 발생부(301)와, 기준전압을 발생하기 위한 기준전압 발생부(302)와, 상기 전원전압과 기준전압을 이용하여 전원전압의 변동을 감지하기 위한 전원전압 변동분 감지부(303)와, 상기 감지부의 출력을 증폭하기 위한 증폭부(304)와, 상기 증폭된 전원전압 변동분 만큼의 전압/전류를 발생시키기 위한 전압/전류 변환부(305)를 포함하여 구성된다.

상기와 같은 구성을 갖는 본 발명의 동작을 살펴보면, 먼저 본 바이어스 회로에 공급되는 전압에 따라서 전원전압과 기준전압을 전원전압 발생부(301)와 기준전압 발생부(302)에서 발생시킨다. 그러면, 전원전압 변동분 감지부(303)에서 상기 두 개의 출력전압을 이용하여 그 두 개의 출력전압의 변화를 감지하고, 증폭부(304)에서 상기 전원전압 변동분 감지부(303)의 출력을 적당한 크기로 증폭한다. 그러면, 전압/전류 변환부(305)에서 상기 증폭부(304)의 출력을 적정 전압/전류로 변환하여 출력하고, 그 출력은 바이어스 출력부(306)와 연결되어 바이어스출력부(306)의 출력과 합해지게 된다.

여기서, 전원전압이 변하면 바이어스 출력부(306)의 바이어스 전압/전류도 변하는데, 상기 바이어스 출력부(306)에 생기는 바이어스 전압/전류의 변화량을 보상하기 위해, 상기 전압/전류 변환부(305)의 출력이, 상기 전원전압의 변동에 따라 발생한 바이어스 출력부(306)의 바이어스 전압/전류의 변화량을 보상하는 만큼의 전압/전류를 출력하도록 구성한다.

그러면, 전원전압의 변동에 따라 변화한 만큼의 전압/전류가 상기 전압/전류 변환부(305)의 출력단자에 출력되고, 그 출력된 전압/전류가 바이어스 출력부(306)의 출력과 합해져서, 전원전압의 변화에 대한 바이어스 전압/전류의 변화를 보상하여 일정한 바이어스 전압/전류(Vout, Iout)를 공급하게 된다.

여기서, 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.

도 4를 참조하면, 본 실시예는 MOS-FET 트랜지스터와 OP AMP를 이용하여 구성되었고, 특히 전압 변동분 감지부(303)와 증폭부(304)가 OP AMP를 이용하여 하나의 블록처럼 구성되었다.

따라서, 종래의 온도, 전원전압 등의 변동에 대한 바이어스 전압/전류의 변화를 보상하기 위하여 국부적으로 바이폴라 트랜지스터를 생성시켜야 하는 밴드갭 레퍼런스 회로와는 달리, CMOS 공정에서 바이폴라 트랜지스터의 생성 없이, 온도, 전원전압 등의 변동에 대한 바이어스 전압/전류를 출력하는 바이어스 회로를 구성할 수 있다.

상기한 본 발명의 실시예의 동작을 살펴보면, 먼저, 전원전압(VDD)에 3개의저항(R1, R2, R3)을 직렬로 연결하여 그 전원전압을 분배한다. 그리고, 그 제1저항(R1)과 제2저항(R2) 사이의 전압이 전원전압 발생부(301)로서의 제1OP AMP(401)의 + 단자로 입력되고, 제2저항(R2)과 제3저항(R3) 사이의 전압이 기준전압 발생부(301)로서의 제2OP AMP(402)의 + 단자로 입력된다.

여기서, 상기 두 OP AMP(401, 402)의 두 출력단자(V1, V2)는 각각의 OP AMP의 - 단자로 피드백(feed back) 되어 있기 때문에 상기 + 단자로 입력된 전압이 그 출력단자(V1, V2)로 그대로 출력되고, 그 두 출력이 제3OP AMP(403)로 입력되어 증폭되어 출력된다.

그리고, 상기 제2저항(R2)과 제3저항(R3) 사이의 전압, 즉 제2OP AMP(402)의 입력 전압이 제4OP AMP(404), 제5OP AMP(405)의 + 단자로 입력되고, 상기 제3OP AMP(403)의 출력이, 저항(R4, R5, R6)과 상기 제4OP AMP(404), 제5OP AMP(405)의 출력단자와 연결된 MOS-FET 트랜지스터와 연결된 단자로 출력된다.

이 때, 상기 제2저항(R2)과 제3저항(R3) 사이의 제2OP AMP(402)의 입력 전압, 즉 제4OP AMP(404), 제5OP AMP(405)의 + 단자로 입력되는 전압을 Vx라고 하고, 제4저항(R4)과 제5저항(R5)과 제6저항(R6)이 연결되어 있는 상기 제3OP AMP(403)의 출력단에서의 전압을 Vy라고 한다면, 상기 제3OP AMP(403)의 증폭량을 조절하기 위한 저항 Ri와 Rf 값을 잘 조절하여, 어떤 임의의 전원전압(VDD)에서 상기 Vx와 Vy의 값이 일치되도록 한다.

그러면, 어떤 임의의 전원전압(VDD)에서 상기 Vx와 Vy의 값이 같을 때는 제3OP AMP(403)의 출력단으로 출력이 발생하지 않게 되고, 그렇게 되면, 본 회로에서 바이어스 전압/전류의 출력은 바이어스 출력부(306)의 출력만으로 이루어진다.

그러나, 전원전압이 변하게 되면, 먼저 상기 바이어스 출력부(306)의 출력이 변하게 되고, 또한 상기 Vx와 Vy가 달라지게 되며, 그렇게 되면 제3OP AMP(403)의 출력이 발생하고, 그에 따라 제4OP AMP(404)의 출력이 발생하게 된다.

그러면, 상기 제4OP AMP(404)의 출력을 트랜지스터를 통해 적당한 전압 또는 전류로 변환하여 출력(Iout)하는데 그 출력값은 상기 전원전압 변동에 의해 변화한 바이어스 전압/전류값과 같게 된다.

따라서, 상기 전압/전류 변환부(305)의 출력(Iout)과, 변화한 바이어스 출력부(306)의 출력값이 더해져 그 변화한 바이어스 출력부(306)의 출력값이 보상되어 최종적인 바이어스 전압/전류 값은 일정한 출력값을 유지하게 된다.

이렇게, 전원전압의 변화에 대해 감소, 증가하는 바이어스 출력부(306)의 출력을 보상하여 일정한 바이어스 전압/전류를 공급할 수 있게 된다.

이상의 설명에서와 같이, 본 발명에 따른 바이어스 전압/전류의 안정화를 위한 바이어스 장치는 그 바이어스 전압/전류의 안정화를 위해 성능이 떨어지는 바이폴라 트랜지스터를 국부적으로 CMOS 공정에서 생성하지 않고, 온도, 전원전압 등의 변동에도 일정한 바이어스 전압/전류를 출력하여, 상기 바이어스 전압/전류에 의해 바이어스되는 아날로그 소자를 안정적으로 동작시킬 수 있다.

Claims (1)

1. 바이어스 전압을 발생시키기 위한 바이어스 출력부;

   전원전압을 발생하기 위한 전원전압 발생부;

   기준전압을 발생하기 위한 기준전압 발생부;

   상기 전원전압과 기준전압을 이용하여 전원전압의 변동을 감지하기 위한 전원전압 변동분 감지부;

   상기 감지부의 출력을 증폭하기 위한 증폭부; 및

   상기 증폭된 전원전압 변동분 만큼의 전압/전류를 발생시키기 위한 전압/전류 변환부를 포함하여 구성되는 것을 특징으로 하는 바이어스 전압/전류의 안정화를 위한 바이어스 장치.