KR20010068539A - The method of forming self-aligned contact for semiconductor devices - Google Patents

Abstract

PURPOSE: A method for forming a self aligned contact pad of a semiconductor device is provided to simplify a process by growing a self aligned contact pad and reduce a damage on a semiconductor substrate when the self aligned contact pad is formed. CONSTITUTION: A gate conductive layer and a capping layer(308) are formed on a semiconductor substrate and patterned to form a gate electrode(306). A gate electrode protection layer(310) is formed on the semiconductor substrate including the gate electrode(306). An interlayer dielectric(312) is formed on the gate electrode protection layer. The interlayer dielectric(312) is patterned. The gate electrode protection layer(310) exposed at this time is etched to form a gate spacer. At the same time, a contact pad opening is formed so as for at least one of active regions to be exposed. The semiconductor substrate exposed on a lower part of the contact pad opening is selectively grown to form a contact pad conductive layer. The contact pad conductive player is formed by an epitaxial growth method. The contact pad conductive layer may be formed by a molecular beam epitaxy(MBE).

Description

반도체 장치의 자기 정렬 콘택 패드 형성 방법{THE METHOD OF FORMING SELF-ALIGNED CONTACT FOR SEMICONDUCTOR DEVICES}A method of forming a self-aligned contact pad of a semiconductor device {THE METHOD OF FORMING SELF-ALIGNED CONTACT FOR SEMICONDUCTOR DEVICES}

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 선택적실리콘 성장에 의하여 콘택 패드가 형성되는 반도체 장치의 자기 정렬 콘택 패드 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a self-aligned contact pad of a semiconductor device in which contact pads are formed by selective silicon growth.

일반적으로 반도체 장치는 다수의 반도체 소자들을 포함하여 이루어지는데, 반도체 장치의 다기능화, 고집적화 경향에 따라 반도체 장치가 형성되는 셀(cell)의 크기는 점차 감소하는 추세이다. 이와 같이 제한된 셀 면적상에 트랜지스터(transistor), 캐패시터(capacitor) 등의 반도체 소자들을 형성하기 위하여 반도체 장치는 복층화 또는 다층화되어 형성되며, 이때 반도체 소자들의 전기적인 상하 연결을 위해 콘택(contact)이 형성된다. 이러한 콘택의 형성 방법은 다음과 같이 나눌 수 있다. 트랜지스터상의 소오스/드레인 영역과 반도체 장치를 직접 연결하는 다이렉트 콘택(Direct Contact, 이하 DC) 형성 방법, 랜딩 패드(landing pad)를 형성하고 그 상부에 콘택을 형성하는 방법, 자기 정렬 콘택(Self-Aligned Contact, 이하 SAC)을 형성하는 방법 등이 있다. 그런데 DC 형성 방법에서는, 반도체 장치의 셀 크기가 점차 작아짐에 따라 활성 영역의 폭이 작아져서 사진 공정상의 정렬 마진이 감소되는 문제 및 저항이 커지는 문제가 발생한다. 한편 랜딩 패드를 사용하는 콘택 형성 방법은 사진 공정의 한계 및 공정 마진 부족으로 인한 활성 영역 피팅(pitting) 현상이 나타나는 등의 문제점이 있다. 따라서 이러한 문제점을 해소하고 안정적인 콘택을 형성하기 위하여 마스크(mask)를 사용하지 않고 콘택을 형성하는 SAC 콘택 형성 방법이 많이 사용되고 있다.In general, a semiconductor device includes a plurality of semiconductor devices, and the size of a cell in which the semiconductor device is formed is gradually decreasing according to the trend of multifunction and high integration of the semiconductor device. In order to form a semiconductor device such as a transistor or a capacitor on the limited cell area, the semiconductor device is formed in a multilayered or multilayered manner, in which a contact is formed to electrically connect the semiconductor devices. do. The method of forming such a contact can be divided as follows. A method of forming a direct contact (DC) directly connecting a source / drain region on a transistor and a semiconductor device, a method of forming a landing pad and forming a contact thereon, and a self-aligned contact. Contact, hereinafter referred to as SAC). However, in the DC forming method, as the cell size of the semiconductor device gradually decreases, the width of the active region decreases, resulting in a problem that the alignment margin in the photolithography process decreases and the resistance increases. On the other hand, the contact forming method using the landing pad has a problem such as an active region fitting phenomenon due to the limitation of the photo process and the lack of process margin. Therefore, in order to solve such a problem and form a stable contact, a SAC contact forming method for forming a contact without using a mask is widely used.

도면을 참조하면서 종래 방법에 따른 SAC 콘택 형성 방법에 대해 상세히 알아보기로 한다. 도 1a 내지 도 1e는 종래 방법에 따른 SAC 콘택 형성 공정들을 순차적으로 나타내는 단면도이다.The SAC contact formation method according to the conventional method will be described in detail with reference to the drawings. 1A through 1E are cross-sectional views sequentially illustrating SAC contact forming processes according to a conventional method.

도 1a에 있어서, 먼저 활성 영역(102)을 정의하기 위하여 소자 격리막(104)이 형성된 반도체 기판(100)이 준비된다. 상기 반도체 기판(100)상에 통상의 방법으로 게이트 전극(106) 및 캡핑층(capping layer, 108)가 형성된다. 상기 게이트 전극(106) 및 캡핑층(108)은 폴리 실리콘(106a), 실리사이드(106b) 및 캡핑층(108)를 순차적으로 증착한 다음 패터닝(patterning)하여 형성될 수 있다.In FIG. 1A, a semiconductor substrate 100 on which an isolation layer 104 is formed is prepared first to define an active region 102. The gate electrode 106 and the capping layer 108 are formed on the semiconductor substrate 100 in a conventional manner. The gate electrode 106 and the capping layer 108 may be formed by sequentially depositing and patterning the polysilicon 106a, the silicide 106b, and the capping layer 108.

도 1b에 있어서, 상기 게이트 전극(106) 및 캡핑층(108)를 포함하여 반도체 기판(100) 전면에 게이트 전극 보호막(110) 및 층간 절연막(112)이 순차적으로 형성된다. 이때 상기 게이트 전극 보호막(110)은 실리콘 질화막으로 형성될 수 있으며, 상기 층간 절연막은 평탄화를 위하여 유동성이 좋은 BPSG(BoroPhosphor Silicate Glass) 또는 USG(Undoped Silicate Glass)등의 산화막으로 형성될 수 있다.In FIG. 1B, the gate electrode passivation layer 110 and the interlayer insulating layer 112 are sequentially formed on the entire surface of the semiconductor substrate 100 including the gate electrode 106 and the capping layer 108. In this case, the gate electrode protective layer 110 may be formed of a silicon nitride layer, and the interlayer insulating layer may be formed of an oxide layer such as BPSG (BoroPhosphor Silicate Glass) or USG (Undoped Silicate Glass) having good fluidity for planarization.

도 1c에 있어서, 상기 반도체 기판(100)상에서 게이트 전극이 형성되지 않는 활성 영역이 적어도 하나 이상 노출되도록 상기 층간 절연막(112) 및 게이트 전극 보호막(110)을 식각하여 콘택 패드 오프닝(contact pad opening, 114)을 형성한다. 이때 상기 콘택 패드 오프닝(114) 내부에는 상기 게이트 전극 보호막(110)의 일부가 식각되어 게이트 스페이서(116)를 형성하게 된다.In FIG. 1C, a contact pad opening may be formed by etching the interlayer insulating layer 112 and the gate electrode protective layer 110 to expose at least one active region in which the gate electrode is not formed on the semiconductor substrate 100. 114). In this case, a portion of the gate electrode protection layer 110 is etched in the contact pad opening 114 to form the gate spacer 116.

도 1d에 있어서, 상기 콘택 패드 오프닝(114) 및 층간 절연막(112)상에 도전막(118)을 증착한다. 상기 도전막은 도핑(doping)된 폴리 실리콘으로 형성될 수 있으며, 콘택 패드의 높이를 고려하여 약 5000Å 이상의 높이로 형성될 수 있다.In FIG. 1D, a conductive film 118 is deposited on the contact pad opening 114 and the interlayer insulating film 112. The conductive layer may be formed of doped polysilicon, and may be formed to a height of about 5000 GPa or more in consideration of the height of the contact pad.

도 1e에 있어서, 상기 층간 절연막(112)의 상면이 드러나도록 상기 도전막(118)을 평탄화하여 자기 정렬 콘택 패드(118a)를 형성한다. 이때 상기 도전막(118)의 평탄화 방법으로는 화학기계적 연마(Chemical Mechanical Polishing, 이하 CMP) 방법 또는 에치백(etch-back) 방법이 사용된다.In FIG. 1E, the conductive layer 118 is planarized to expose the top surface of the interlayer insulating layer 112 to form a self-aligned contact pad 118a. In this case, as the planarization method of the conductive layer 118, a chemical mechanical polishing (CMP) method or an etch-back method is used.

그런데, 상술한 바와 같이 이루어지는 자기 정렬 콘택 패드 형성 방법에서, 콘택 패드 형성을 위해 상기 층간 절연막(112) 및 게이트 전극 보호막(110)을 식각하여 반도체 기판상의 활성 영역(102)을 적어도 하나 이상 노출시킬 때 노출되는 반도체 기판의 활성 영역이 손상되는 경우가 발생한다. 이와 같이 손상된 반도체 기판상에 후속으로 도전막(118)을 형성하면 반도체 기판(100)과 도전막(118)의 계면에서 접착력이 저하되며, 반도체 메모리 장치의 리프레쉬(refresh) 특성이 나빠져서 반도체 장치의 동작 불량 등의 문제가 발생하게 된다. 또한 도전막 증착, CMP 또는 에치백 공정을 통한 도전막 평탄화 단계를 통하여 자기 정렬 콘택 패드가 형성되므로 공정이 복잡해지고, 공정 부산물로 인한 오염 문제가 함께 발생한다.However, in the self-aligned contact pad forming method as described above, the interlayer insulating layer 112 and the gate electrode protective layer 110 are etched to form at least one active region 102 on the semiconductor substrate to form the contact pad. When the active region of the semiconductor substrate exposed when the damage occurs. Subsequently, when the conductive film 118 is formed on the damaged semiconductor substrate, the adhesive strength decreases at the interface between the semiconductor substrate 100 and the conductive film 118, and the refresh characteristics of the semiconductor memory device deteriorate, thereby degrading the semiconductor device. Problems such as poor operation will occur. In addition, since the self-aligned contact pads are formed through the conductive film planarization through the conductive film deposition, the CMP, or the etch back process, the process becomes complicated, and the contamination problem due to the process by-products occurs.

따라서 본 발명은 상기 문제점을 해소하기 위하여 선택적 실리콘 성장 방법을 통하여 자기 정렬 콘택 패드를 성장시킴으로써 공정을 단순화시킬 수 있는 반도체 장치의 자기 정렬 콘택 형성 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method for forming a self-aligned contact of a semiconductor device that can simplify the process by growing a self-aligned contact pad through a selective silicon growth method to solve the above problem.

본 발명의 다른 목적은 반도체 장치의 자기 정렬 콘택 패드 형성시 반도체 기판상의 손상을 줄일 수 있는 새로운 자기 정렬 콘택 형성 방법을 제공하는 것이다.Another object of the present invention is to provide a novel self-aligned contact forming method that can reduce damage on a semiconductor substrate when forming a self-aligned contact pad of a semiconductor device.

도 1a 내지 도 1e는 종래 방법에 따른 반도체 장치의 자기 정렬 콘택 패드 형성 공정을 순차적으로 나타낸 단면도이다.1A through 1E are cross-sectional views sequentially illustrating a process of forming a self-aligned contact pad of a semiconductor device according to a conventional method.

도 2a 내지 도 2e는 본 발명에 따른 반도체 장치의 자기 정렬 콘택 패드 형성 공정을 순차적으로 나타낸 단면도이다.2A through 2E are cross-sectional views sequentially illustrating a process of forming a self-aligned contact pad of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 간단한 설명* Brief description of the main parts of the drawing

100, 300 : 반도체 기판 102, 302 : 활성 영역100, 300: semiconductor substrate 102, 302: active region

104, 304 : 소자 격리막 106, 306 : 게이트 전극104, 304: device isolation films 106, 306: gate electrode

108, 308 : 캡핑층(capping layer) 110, 310 : 게이트 전극 보호막108, 308: capping layer 110, 310: gate electrode protective film

112, 312 : 층간 절연막 114, 314 : 콘택 패드 오프닝112, 312: interlayer insulating film 114, 314: contact pad opening

116, 316 : 절연막 스페이서 118, 318 : 콘택 패드 도전막116, 316: insulating film spacer 118, 318: contact pad conductive film

118a, 318a : 콘택 패드(contact pad)118a, 318a: contact pad

본 발명에 의한 반도체 장치의 자기 정렬 콘택 형성 방법은, 먼저 활성 영역이 정의된 반도체 기판상에 게이트 도전막 및 캡핑층을 형성하고 패터닝하여 게이트 전극을 형성한다. 상기 게이트 전극을 포함하여 상기 반도체 기판상에 게이트 전극 보호막을 형성하며, 상기 게이트 전극 보호막상에 층간 절연막을 형성한다. 상기 층간 절연막을 패터닝하고, 이때 노출되는 상기 게이트 전극 보호막을 식각하여 게이트 스페이서를 형성하는 동시에 활성 영역중 적어도 한 곳이 노출되도록 콘택 패드 오프닝을 형성한다. 그리고 상기 콘택 패드 오프닝 저면부에서 노출되는 반도체 기판을 선택적으로 성장시키고 콘택 패드 도전막을 형성한다.In the method for forming a self-aligned contact of a semiconductor device according to the present invention, first, a gate conductive film and a capping layer are formed and patterned on a semiconductor substrate on which an active region is defined to form a gate electrode. A gate electrode passivation layer is formed on the semiconductor substrate including the gate electrode, and an interlayer insulating layer is formed on the gate electrode passivation layer. The interlayer insulating layer is patterned, and the gate electrode protective layer exposed is etched to form a gate spacer, and a contact pad opening is formed to expose at least one of the active regions. The semiconductor substrate exposed from the bottom surface of the contact pad opening may be selectively grown to form a contact pad conductive layer.

상기 콘택 패드 도전막은 에피택시 성장(epitaxial growth) 방법에 의해 형성될 수 있으며, 상기 에피택시 성장 방법중에서 분자 빔 에피택시(molecular beam epitaxy, MBE) 방법에 의해 형성되는 것이 바람직하다.The contact pad conductive layer may be formed by an epitaxial growth method, and is preferably formed by a molecular beam epitaxy (MBE) method among the epitaxial growth methods.

이하 도면을 참조하여 본 발명에 따른 자기 정렬 콘택 패드 형성 방법을 상세히 알아보기로 한다.Hereinafter, a method for forming a self-aligned contact pad according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명에 따른 자기 정렬 콘택 패드 형성 공정들을 순차적으로 나타내는 단면도이다.2A through 2E are cross-sectional views sequentially illustrating steps of forming self-aligned contact pads according to the present invention.

도 2a를 참조하면, 먼저 활성 영역(302)을 정의하기 위하여 소자 격리막(304)이 형성된 반도체 기판(300)을 준비한다. 상기 반도체 기판(300)상에 게이트 전극(306) 및 캡핑층(308)이 형성된다. 상기 게이트 전극(306)은 폴리 실리콘 단일층 또는 폴리 실리콘/실리사이드의 이중층으로 형성될 수 있으며, 본 발명에서는 폴리 실리콘(306a)과 실리사이드(306b)의 이중층으로 형성된다. 상기 캡핑층(308)은 실리콘 질화막으로 형성될 수 있다.Referring to FIG. 2A, first, a semiconductor substrate 300 on which a device isolation layer 304 is formed is defined to define an active region 302. The gate electrode 306 and the capping layer 308 are formed on the semiconductor substrate 300. The gate electrode 306 may be formed of a single layer of polysilicon or a double layer of polysilicon / silicide. In the present invention, the gate electrode 306 may be formed of a double layer of polysilicon 306a and silicide 306b. The capping layer 308 may be formed of a silicon nitride film.

도 2b를 참조하면, 상기 게이트 전극(306) 및 캡핑층(308)를 포함하여 반도체 기판(300) 전면에 게이트 전극 보호막(310) 및 층간 절연막(312)을 순차적으로 형성한다. 이때 상기 게이트 전극 보호막(310)은 실리콘 질화막으로 형성될 수 있으며, 상기 층간 절연막은 평탄화를 위하여 유동성이 좋은 BPSG(BoroPhosphor Silicate Glass) 또는 USG(Undoped Silicate Glass)등의 산화막으로 형성될 수 있다.Referring to FIG. 2B, the gate electrode protection layer 310 and the interlayer insulating layer 312 are sequentially formed on the entire surface of the semiconductor substrate 300 including the gate electrode 306 and the capping layer 308. In this case, the gate electrode protective layer 310 may be formed of a silicon nitride layer, and the interlayer insulating layer may be formed of an oxide layer such as BPSG (BoroPhosphor Silicate Glass) or USG (Undoped Silicate Glass) having good fluidity for planarization.

도 2c를 참조하면, 상기 층간 절연막(312)을 패터닝한 후에 상기 게이트 전극 보호막(310)을 식각하여 게이트 스페이서(gate spacer, 316)를 형성하는 동시에, 상기 반도체 기판(300)의 활성 영역(302)이 적어도 한 곳 이상 노출되도록 상기 게이트 전극 보호막(310)의 일부를 식각하여 콘택 패드 오프닝(contact pad opening, 314)을 형성한다. 이때 상기 게이트 전극 보호막(310)의 식각은 부분적인 에치백 공정을 통하여 진행될 수 있다.Referring to FIG. 2C, after the interlayer insulating layer 312 is patterned, the gate electrode protection layer 310 is etched to form a gate spacer 316, and at the same time, an active region 302 of the semiconductor substrate 300. A portion of the gate electrode passivation layer 310 is etched to expose at least one), thereby forming a contact pad opening 314. In this case, the gate electrode protective layer 310 may be etched through a partial etch back process.

도 2d 및 도 2e를 참조하면, 상기 콘택 패드 오프닝(314) 저면부의 반도체 기판으로부터 콘택 패드 형성을 위한 막질을 성장시킨다. 이때 상기 콘택 패드 막질을 성장시키는 방법으로는 에피택시(epitaxy) 성장 방법이 사용될 수 있으며, 이때 성장되는 막질은 콘택 패드의 두께와 동일한 약 5000Å의 두께로 형성될 수 있다. 여기서 에피택시 성장(epitaxial growth) 방법이란 반도체 기판을 씨이드(seed)로 하여 결정을 성장시켜 막질을 형성하는 방법으로, 비교적 저온에서진행되며 불순물의 농도 분포를 조절할 수 있는 장점을 가진다. 상기 에피택시 성장 방법에는 기상 에피택시(Vapor Phase Epitaxy, VPE) 성장 방법, 액상 에피택시(Liquid Phase Epitaxy, LPE) 성장 방법, 분자선 에피택시(Molecular Beam Epitaxy, MBE) 성장 방법 등이 있는데, 본 발명에서는 분자선 에피택시 성장 방법을 통하여 자기 정렬 콘택 패드를 형성한다. 상기 분자선 에피택시 성장 방법은 고진공 상태에서 원자 또는 분자선을 이용하여 결정 표면의 반응을 일으켜 결정을 성장시키고 막질을 형성하는 방법으로, 다양한 화학적 조성 및 도펀트의 프로파일을 얻을 수 있으므로 자기 정렬 콘택 패드를 형성하는데 바람직한 방법이다.2D and 2E, a film quality for forming a contact pad is grown from the semiconductor substrate at the bottom of the contact pad opening 314. In this case, an epitaxial growth method may be used as a method of growing the contact pad film, and the grown film may be formed to a thickness of about 5000 kPa which is the same as the thickness of the contact pad. Here, the epitaxial growth method is a method of forming a film by growing crystals using a semiconductor substrate as a seed, and has an advantage of controlling at a relatively low temperature and controlling the concentration distribution of impurities. The epitaxy growth method includes a vapor phase epitaxy (VPE) growth method, a liquid phase epitaxy (LPE) growth method, a molecular beam epitaxy (MBE) growth method, and the like. Forms a self-aligned contact pad through a molecular beam epitaxy growth method. The molecular beam epitaxy growth method is a method of growing a crystal surface and forming a film by reacting a crystal surface by using atoms or molecular beams in a high vacuum state, thereby obtaining self-aligned contact pads because various chemical compositions and profiles of dopants can be obtained. Is the preferred method.

한편, 상술한 공정 단계에서 에피택시 성장 방법에 의하여 형성되는 상기 콘택 패드 막질은 단결정 실리콘이므로, 그대로는 콘택 패드를 형성하는 도전막으로 사용할 수 없다. 따라서 상기 콘택 패드 막질의 성장 이후에 열처리 및 불순물 주입 등의 공정을 추가하여 상기 콘택 패드 막질을 도전막으로 형성함으로써 콘택 패드를 형성할 수 있게 된다.On the other hand, since the contact pad film formed by the epitaxial growth method in the above-described process step is single crystal silicon, it cannot be used as a conductive film to form contact pads as it is. Therefore, after the growth of the contact pad film, a contact pad may be formed by adding a process such as heat treatment and impurity implantation to form the contact pad film as a conductive film.

또한 도핑된 폴리 실리콘을 에피택시 성장 방법에 의하여 성장시키면 보다 용이하게 본 발명을 개시할 수도 있다.In addition, the growth of the doped polysilicon by the epitaxy growth method may more easily disclose the present invention.

상술한 바와 같이 본 발명에 따라 노출된 반도체 기판 막질을 에피택시 성장 방법을 통하여 성장시켜서 자기 정렬 콘택 패드를 형성하는 방법에서는, 콘택 패드 오프닝을 형성하기 위하여 식각 공정을 진행할 때 상기 반도체 기판이 손상되는 것을 방지할 수 있으며, 콘택 패드 막질을 형성하기 위하여 진행하는 도전막 형성 단계, 도전막의 사진 공정 단계 및 도전막의 CMP 또는 에치백 단계를 제거할 수 있어전체 공정을 단순화할 수 있다.As described above, in the method of forming a self-aligned contact pad by growing an exposed semiconductor substrate film according to the present invention through an epitaxial growth method, the semiconductor substrate is damaged when an etching process is performed to form a contact pad opening. The conductive film forming step, the photolithographic process step of the conductive film, and the CMP or etch back step of the conductive film can be eliminated, thereby simplifying the entire process.

본 발명에 따르면, 종래의 자기 정렬 콘택 패드 형성 방법에 있어서, 콘택 패드 형성을 위한 도전막의 형성 단계, 도전막의 사진 공정 단계 및 도전막의 CMP 또는 에치백 단계를 제거할 수 있으므로 공정을 단순화할 수 있다. 또한 자기 정렬 콘택 패드 형성시 식각에 의해 실리콘 웨이퍼 표면이 손상되는 것을 방지하고, 도전막과 실리콘 웨이퍼 사이의 접착력을 향상시키는 효과를 얻을 수 있다.According to the present invention, in the conventional self-aligned contact pad forming method, the step of forming the conductive film for forming the contact pad, the photo process step of the conductive film, and the CMP or etch back step of the conductive film can be eliminated, thereby simplifying the process. . In addition, when the self-aligned contact pad is formed, the surface of the silicon wafer may be prevented from being damaged by etching, and the adhesion between the conductive film and the silicon wafer may be improved.

Claims (3)

반도체 장치의 자기 정렬 콘택 형성 방법에 있어서,In the method of forming a self-aligned contact of a semiconductor device, 활성 영역이 정의된 반도체 기판상에 게이트 도전막 및 캡핑층을 형성하고 패터닝하여 게이트 전극을 형성하는 단계와,Forming and patterning a gate conductive layer and a capping layer on the semiconductor substrate on which the active region is defined, to form a gate electrode; 상기 게이트 전극을 포함하여 상기 반도체 기판상에 게이트 전극 보호막을 형성하는 단계와,Forming a gate electrode protective film on the semiconductor substrate including the gate electrode; 상기 게이트 전극 보호막상에 층간 절연막을 형성하는 단계와,Forming an interlayer insulating film on the gate electrode protective film; 상기 층간 절연막을 패터닝하고, 이때 노출되는 상기 게이트 전극 보호막을 식각하여 게이트 스페이서를 형성하는 동시에 활성 영역중 적어도 한 곳이 노출되도록 콘택 패드 오프닝을 형성하는 단계와; 그리고Patterning the interlayer insulating film, and etching the exposed gate electrode protective film to form a gate spacer and forming a contact pad opening so that at least one of the active regions is exposed; And 상기 콘택 패드 오프닝 저면부에서 노출되는 반도체 기판을 선택적으로 성장시키고 콘택 패드 도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 자기 정렬 콘택 패드 형성 방법.And selectively growing a semiconductor substrate exposed at the bottom surface of the contact pad opening and forming a contact pad conductive film. 제 1 항에 있어서,The method of claim 1, 상기 콘택 패드 도전막은 에피택시 성장(epitaxial growth) 방법에 의해 형성되는 것을 특징으로 하는 반도체 장치의 자기 정렬 콘택 패드 형성 방법.And said contact pad conductive film is formed by an epitaxial growth method. 제 1 항에 있어서,The method of claim 1, 상기 콘택 패드 도전막은 분자 빔 에피택시(molecular beam epitaxy, MBE) 방법에 의해 형성되는 것을 특징으로 하는 반도체 장치의 자기 정렬 콘택 패드 형성 방법.And the contact pad conductive film is formed by a molecular beam epitaxy (MBE) method.