KR200169908Y1 - 반도체 패키지 제조용 회로필름 - Google Patents
반도체 패키지 제조용 회로필름 Download PDFInfo
- Publication number
- KR200169908Y1 KR200169908Y1 KR2019990019101U KR19990019101U KR200169908Y1 KR 200169908 Y1 KR200169908 Y1 KR 200169908Y1 KR 2019990019101 U KR2019990019101 U KR 2019990019101U KR 19990019101 U KR19990019101 U KR 19990019101U KR 200169908 Y1 KR200169908 Y1 KR 200169908Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- film
- conductive pattern
- circuit film
- recognition
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 고안은 반도체 패키지 제조용 회로필름에 관한 것으로, 회로필름의 접지용 전도성패턴과 일체로 연결되어 있는 인식용 패턴을 제거하는 동시에 이 인식용 패턴과 인접되어 있던 접지용 전도성패턴의 일부도 제거하고, 상기 제거된 인식용 패턴을 신호전달용 전도성패턴쪽으로 연결시켜 형성함으로써, 종래에 인식용 패턴이 접지용 전도성패턴으로부터 열적 스트레스를 받아 필름과 서로 들뜨게 되는 현상을 방지할 수 있도록 한 반도체 패키지 제조용 회로필름을 제공하고자 한 것이다.
Description
본 고안은 반도체 패키지 제조용 회로 필름에 관한 것으로, 더욱 상세하게는 회로필름의 그라운드 패턴과 일체로 연결되어 있는 인식용 패턴을 제거하는 동시에 이 인식용 패턴과 인접되어 있던 그라운드 패턴의 일부를 제거하고, 상기 제거된 인식용 패턴을 신호전달용 전도성패턴쪽으로 부착하여 이루어진 반도체 패키지 제조용 회로 필름에 관한 것이다.
통상적으로 전자기기의 집약적 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화의 추세에 병행하여, 상기 다이패드의 저면이 외부로 노출되어 열방출효과를 극대화시킨 구조의 EPP(Exposed pad package) 반도체 패키지, 볼 그리드 어레이 반도체 패키지, 회로필름을 이용한 반도체 패키지등 다양한 종류의 반도체 패키지가 경박단소화로 개발되어 왔고, 개발중에 있다.
상기 나열한 패키지중에 회로필름을 이용한 반도체 패키지는 소정의 면적으로 된 필름과, 이 필름상에 식각처리되어 부착된 전도성패턴과, 상기 전도성패턴을 포함하는 필름상면에 도포된 커버코트와, 상기 접지용 패턴에 실장되는 반도체 칩과, 이 반도체 칩과 상기 전도성 패턴의 본딩영역간에 연결된 와이어와, 상기 칩과 와이어와 전도성패턴등을 보호하기 위해 몰딩된 수지로 구성되어 있다.
또한, 상기 필름의 저면에는 상기 전도성패턴(전원용, 접지용, 신호전달용)이 노출되어 형성된 랜드에 반도체 칩의 입출력단자의 역할을 하도록 인출단자가 부착되어진다.
한편, 상기 회로필름은 첨부한 도 1에 도시한 바와 같은 구조로 되어 있는데, 중앙쪽에는 다수의 사각편이 좌우 등간격으로 배열되어 띠편로 연결된 식으로 형성된 접지용 전도성패턴(20)이 형성되어 있고, 그 외부쪽으로는 신호전달용 전도성패턴(40)이 형성되어 있으며, 상기 접지용 전도성패턴(20)의 일측 구석쪽에는 원형 형상으로 된 인식용 패턴(10)이 일체로 부착되어 있다.
상기 인식용 패턴(10)이 접지용 전도성패턴(20)에 연결된 이유는 표면도금을 동시에 받을 수 있도록 하기 위함이다.
상기 인식용 패턴(10)의 역할은 반도체 칩과 전도성패턴의 본딩영역간에 와이어 본딩을 실시할때의 기준위치가 되는데, 즉 와이어 본딩장치의 캐필러리에 의하여 상기 칩의 본딩패드와 전도성패턴의 본딩영역간에 와이어가 정확하게 본딩되려면, 우선 칩이 실장된 상태의 회로필름이 정확하게 공급되어야 한다.
따라서, 칩이 실장된 상태의 회로필름의 정확한 공급상태를 감지하는 시스템이 상기 회로필름의 인식용패턴을 기준위치로 감지하게 된다.
또한, 상기 전도성패턴들이 필름의 저면으로 노출되어 형성된 랜드(70)에 인출단자(60)가 부착되지만, 인식용 패턴(10)은 필름(30)의 저면으로 그대로 노출되어 첨부한 도 2에 도시한 바와 같이 인출단자(60)가 부착되지 않는다.
그러나, 상기와 같이 구성된 종래의 회로필름은 상기 인식용패턴(10)가 인접하는 접지용 전도성패턴(20)과 일체로 연결되어 있으므로, 반도체 칩에서 발생되는 열로 인하여 상기 접지용 전도성패턴(20)이 열팽창에 의해 스트레스(Stress)를 받게 되는 동시에 이 열적 스트레스는 상기 인식용패턴(10)까지 전달되는 바, 상기 인식용패턴(10)이 필름(30)의 저면에 그대로 노출된 상태로 되어 있기 때문에 습기 등의 침투로 인하여 상기 인식용패턴이 받는 열적 스트레스를 해소하지 못하게 된다.
이에따라, 상기 회로필름(10)의 필름(30)과 상기 인식용패턴(10)간에 디라미네이션(Delamination) 현상, 즉 들뜸 현상이 발생하게 되어, 회로필름(100)이 손상되는 동시에 이 회로필름(100)을 이용하여 제조된 반도체 패키지의 불량 및 성능저하의 문제점을 발생시키게 된다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로써, 회로필름의 그라운드 패턴과 일체로 연결되어 있는 인식용패턴을 제거하는 동시에 이 인식용 패턴과 인접되어 있던 접지용 전도성패턴의 일부를 제거하고, 상기 제거된 인식용 패턴을 신호전달용 전도성패턴쪽으로 연결함으로써, 접지용 전도성패턴으로부터의 열적 스트레스를 상기 인식용패턴이 받지 않도록 한 구조의 반도체 패키지 제조용 회로 필름을 제공하고자 한 것이다.
도 1은 종래의 반도체 패키지 제조용 회로필름 요부구조를 나타내는 평면도,
도 2는 도 1 의 A-A선 단면도로서, 필름과 인식용 패턴간에 들뜸 현상을 나타내는 도면,
도 3은 본 고안에 따른 회로필름의 요부구조를 나타내는 평면도,
도 4는 도 3의 B-B선 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인식용 패턴 20 : 접지용 전도성패턴
30 : 필름 40 : 신호전달용 전도성패턴
50 : 커버코트 60 : 인출단자
70 : 랜드 100 : 회로필름
이하 본 고안을 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 고안은 소정면적의 필름(30)과, 이 필름(30)상에 식각처리로 부착된 접지용 전도성패턴(20), 신호전달용 전도성패턴(40), 인식용 패턴(10)과, 상기 전도성 패턴들을 포함하며 필름(30)의 상면에 도포된 커버코트(50)와, 상기 전도성 패턴(20),(40)과 전기적으로 접속되게 인출단자(60)가 부착되도록 상기 필름(30) 저면에 형성된 랜드(70)로 구성된 반도체 패키지 제조용 회로필름(100)에 있어서, 상기 접지용 전도성패턴(20)의 일측 구석에 연결되어 있는 인식용 패턴(10)을 제거하여 신호전달용 전도성패턴(40)에 연결하여서 이루어진 구조를 특징으로 한다.
또한, 상기 인식용 패턴(10)와 인접되어 부착되어 있던 접지용 전도성 패턴(20)도 제거됨을 특징으로 한다.
여기서 본 고안을 실시예로서, 첨부도면을 참조하여 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 3은 본 고안에 따른 회로필름의 평면도이고, 도 4는 단면도로서, 도면부호 100은 본 고안의 회로필름을 나타낸다.
상기 회로필름(100)의 구조를 설명하면, 소정면적의 필름(30)상에 식각처리로 전도성패턴(20),(40)들이 형성되어 있고, 이 전도성패턴등을 포함하는 필름(30)의 상면에는 커버코트(50)가 도포되어 있으며, 상기 필름(30)의 저면에는 상기 전도성 패턴(20),(40)의 저면이 노출되어 인출단자(60)가 부착되어지는 랜드(70)가 형성되어 있다.
특히, 상기 회로필름(100)의 필름상에 형성된 전도성패턴은 반도체 칩의 탑재영역이 되는 접지용 전도성패턴(20)과, 그 외측으로 형성되는 신호전달용 전도성패턴(40)으로 구성되는 바, 상기 접지용 전도성패턴(20)은 다수의 사각모양이 좌우로 등간격 배열을 배치되어 띠편으로 연결되어진 형상으로 형성되어진다.
여기서, 상기 접지용 전도성패턴(20)의 일측 구석에 연결되어 있던 인식용패턴(10)을 제거하는 동시에 이 제거된 인식용패턴(10)과 붙어 있던 접지용 전도성패턴의 일부도 제거시키게 된다.
또한, 상기 제거된 인식용패턴(10)은 상기 신호전달용 전도성패턴(40)에 연결시켜 기존의 역할을 할 수 있도록 한다.
따라서, 상기 인식용 패턴(10)이 접지용 전도성패턴(20)과 분리되어짐으로써, 종래에 칩에서 발생되는 열이 접지용 전도성패턴(20)으로 전달되는 동시에 접지용 전도성패턴(20)에 의한 열적 스트레스가 인식용패턴(10)으로 전달되어짐이 배제되어져, 인식용패턴(20)과 필름(30)간의 들뜸 현상이 방지될 수 있다.
한편, 상기 인식용패턴(10)은 인접하는 신호전달용 전도성패턴(40)에 연결된 상태이기 때문에 신호전달용 전도성패턴의 도금시, 인식용패턴도 동시에 도금이 이루어져 도금시의 문제도 쉽게 해결할 수 있다.
이상 상술한 바와 같이, 본 고안에 따른 반도체 패키지 제조용 회로필름에 의하면, 회로필름의 접지용 전도성패턴과 일체로 연결되어 있는 인식용 패턴을 제거하는 동시에 이 인식용 패턴과 인접되어 있던 접지용 전도성패턴의 일부도 제거하고, 상기 제거된 인식용 패턴을 신호전달용 전도성패턴쪽으로 연결시켜 형성함으로써, 종래에 인식용 패턴이 접지용 전도성패턴으로부터 열적 스트레스를 받아 필름과 서로 들뜨게 되는 현상을 방지할 수 있는 효과가 있다.
Claims (2)
- 소정면적의 필름(30)과, 이 필름(30)상에 식각처리로 부착된 접지용 전도성패턴(20), 신호전달용 전도성패턴(40), 인식용 패턴(10)과, 상기 전도성 패턴들을 포함하며 필름(30)의 상면에 도포된 커버코트(50)와, 상기 전도성 패턴(20),(40)과 전기적으로 접속되게 인출단자(60)가 부착되도록 상기 필름(30) 저면에 형성된 랜드(70)로 구성된 반도체 패키지 제조용 회로필름(100)에 있어서,상기 접지용 전도성패턴(20)의 일측 구석에 연결되어 있는 인식용 패턴(10)을 제거하여 신호전달용 전도성패턴(40)쪽에 연결하여서 이루어진 구조를 특징으로 하는 반도체 패키지 제조용 회로필름.
- 제 1 항에 있어서, 상기 인식용 패턴(10)와 인접되어 부착되어 있던 접지용 전도성 패턴(20)도 제거됨을 특징으로 하는 반도체 패키지 제조용 회로필름.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019990019101U KR200169908Y1 (ko) | 1999-09-08 | 1999-09-08 | 반도체 패키지 제조용 회로필름 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019990019101U KR200169908Y1 (ko) | 1999-09-08 | 1999-09-08 | 반도체 패키지 제조용 회로필름 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200169908Y1 true KR200169908Y1 (ko) | 2000-02-15 |
Family
ID=19587955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019990019101U KR200169908Y1 (ko) | 1999-09-08 | 1999-09-08 | 반도체 패키지 제조용 회로필름 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200169908Y1 (ko) |
-
1999
- 1999-09-08 KR KR2019990019101U patent/KR200169908Y1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9768124B2 (en) | Semiconductor package in package | |
KR100393102B1 (ko) | 스택형 반도체패키지 | |
US5406119A (en) | Lead frame | |
KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
KR200169908Y1 (ko) | 반도체 패키지 제조용 회로필름 | |
KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
KR980012334A (ko) | 적층형 반도체 칩 패키지와 그 제조방법 | |
KR100649865B1 (ko) | 반도체 패키지 제조용 부재 | |
KR19990065599A (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
KR100522838B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR200176109Y1 (ko) | 반도체 패키지 | |
KR100401141B1 (ko) | 반도체 패키지 제조용 부재 | |
KR100355748B1 (ko) | 반도체 패키지 제조용 부재 | |
KR200313831Y1 (ko) | 바텀리드패키지 | |
KR100508261B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR200278535Y1 (ko) | 칩 크기 패키지 | |
KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
KR100401143B1 (ko) | 반도체 패키지 제조용 히트블럭 | |
KR100355747B1 (ko) | 반도체 패키지 및 이것의 제조방법 | |
KR100532948B1 (ko) | 비지에이 타입 패키지 제조 방법 | |
KR100379086B1 (ko) | 반도체패키지제조방법 | |
KR100230750B1 (ko) | 반도체 패키지 | |
KR100548592B1 (ko) | 적층형 마이크로 비 지 에이 패키지 | |
KR20000019907A (ko) | 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의구조 | |
KR20030049694A (ko) | 들뜸 방지홈이 형성된 회로 기판을 포함하는 볼 그리드어레이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20071105 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |