KR20010062818A - 비가역 회로 소자 및 통신 장치 - Google Patents

Abstract

본 발명은 자성체를 작게 한 경우에도 중심 도체의 인덕턴스 성분을 증가시킬 수 있으며, 따라서 소형이고 광대역에 걸쳐서 우수한 특성을 얻을 수 있는 비가역 회로 소자, 및 이것을 사용한 통신 장치를 제공하는데 있다.

이 비가역 회로 소자에 있어서, 자성조립체는 직육면체 판 형상의 자성체 주위에 2개의 중심 도체를 서로 대략 90도의 각도로 교차하도록 와인딩하여 구성된다. 이들 중심 도체로서는, 구리나 은 등의 금속 재료로 이루어지는 금속선에 폴리에스테르 또는 폴리이미드 등의 절연성 수지를 피복한 것을 사용한다.

Description

비가역 회로 소자 및 통신 장치{Nonreciprocal circuit device and communication device using same}

본 발명은 마이크로파 대역 등의 고주파 대역에서 사용되는 비가역 회로 소자 및 이것을 사용한 통신 장치에 관한 것이다.

비가역 회로 소자는 신호의 전송 방향에 대한 감쇠량이 아주 작고, 역방향으로의 감쇠량이 아주 크다는 특성을 이용하여 통신 장치 등에 사용되고 있다.

종래에는, 2개의 중심 도체가 서로 대략 90도의 각도로 교차하도록 강자성체(ferromagnetic body)(페라이트)상에 전기적 절연 상태로 배치되고; 각 중심 도체의 한 단부가 입출력 단자에 접속되고; 다른 단부가 접지되며; 커패시터가 입출력 단자와 접지 사이에 접속되며, 저항이 입출력 단자 사이에 접속되고; 정자계(static magnetic field)가 자성체에 인가되는 2포트형(two-port type) 비가역 회로 소자가 알려져 있다. 이와 같이 2포트형 비가역 회로 소자를 구성함으로써, 3포트형 비가역 회로 소자보다도 소형화할 수 있으며 비가역 특성의 광대역화를 도모할 수 있다.

지금까지, 이와 같은 비가역 회로 소자에 있어서는, 자성체의 표면 또는 내부에 인쇄 등에 의하여 중심 도체(전극막)을 형성하며; 다른 방법으로는 유전체 기판의 표면 또는 내부에 인쇄 등에 의하여 형성된 중심 도체를 자성체상에 배치하며; 또는 금속박(도체판)의 중심 도체를 자성체상에 배치하고 있다(일본 특허공개 평11-205016호 공보 참조). 더욱 구체적으로는, 종래의 2포트형 비가역 회로 소자에서는, 중심 도체는 자성체 주위에 와인딩되지 않고, 자성체의 한쪽 주면상에만 배치되거나 이에 평행한 다른쪽 주면에만 배치되어 있다.

한편, 최근 이동 통신 기기에 있어서 더욱 소형화가 요청됨에 따라서, 이동 통신 기기에 사용되는 비가역 회로 소자도 더욱 소형화를 실현할 것이 요구되고 있다. 통신 장치 등의 입출력 특성 임피던스는 통상 대략 50Ω으로 설계된다. 일반적으로, 비가역 회로 소자의 입출력부에서의 특성 임피던스도 대략 50Ω으로 설계된다. 비가역 회로 소자의 입출력부에서의 특성 임피던스는 중심 도체가 갖는 인덕턴스 성분, 및 이 인덕턴스 성분에 병렬로 접속되는 커패시터의 커패시턴스에 의해 결정된다.

그러나, 상기 종래의 구성에서는, 비가역 회로 소자를 소형화하는 경우, 즉 자성체를 소형화한 경우, 중심 도체의 길이도 필연적으로 짧아지며, 그 인덕턴스 성분이 감소한다. 따라서, 요구되는 특성 임피던스를 얻기 위해서는, 커패시터의 커패시턴스값을 증가시키는 것, 즉 커패시터의 사이즈를 증가시키는 것이 필요하다. 그 결과, 커패시터의 소형화가 매우 어렵다. 한편, 인덕턴스 성분이 감소하면,대역폭도 좁아지고, 이에 따라서 소망의 대역에서 소망의 아이솔레이션 특성 및 소망의 삽입 손실을 얻을 수 없다.

다시 말하면, 상기 종래의 비가역 회로 소자에서는, 소형화하면 중심 도체의 인덕턴스 성분이 감소하므로, 임피던스 정합을 얻을 수 없으며, 또한 소망의 주파수 대역에서 삽입 손실이 증가하며, 즉 소망의 특성을 얻을 수 없다. 반대로, 소망의 특성을 얻고자 하면, 큰 사이즈의 커패시터를 사용할 필요가 있다. 이에 따라서, 비가역 회로 소자를 소형화할 수 없다는 문제가 생긴다.

따라서, 본 발명의 목적은 자성체를 소형화한 경우에도 중심 도체의 인덕턴스 성분을 증가시킬 수 있으며, 따라서 소형이며 광대역에 걸쳐서 우수한 특성을 얻을 수 있는 비가역 회로 소자, 및 이것을 사용한 통신 장치를 제공하는데 있다.

도 1은 본 발명의 제 1 실시형태에 따른 비가역 회로 소자를 나타내는 분해 사시도이다.

도 2는 제 1 실시형태에 따른 비가역 회로 소자에 있어서 상부 요크 및 영구 자석을 떼낸 상태에서의 사시도이다.

도 3은 제 1 실시형태에 따른 자성조립체를 나타내는 사시도이다.

도 4는 제 2 실시형태에 따른 통신 장치의 주요부의 구성을 나타낸 블럭도이다.

(도면의 주요 부분에 있어서의 부호의 설명)

2: 상부 요크

3: 영구 자석

5: 자성조립체

51, 52: 중심 도체

55: 자성체

7: 하부 요크

8: 단자 기판

81: 입력단자 전극

82: 출력단자 전극

83: 접지 도체

C1, C2: 커패시터

R: 저항

상기 목적을 달성하기 위하여, 본 발명의 제 1 양태에 따르면, 직류(DC) 자계가 인가되며, 복수의 중심 도체가 전기적 절연 상태로 형성된 자성체를 포함하는 비가역 회로 소자가 제공된다. 이 비가역 회로 소자에 있어서, 상기 복수의 중심 도체는 절연피복된 금속선이며, 상기 각 금속선은 상기 자성체 주위에 1회 이상 와인딩된다.

본 발명의 제 2 양태에 따르면, 한 단부가 입력 단자에 접속되며, 다른 단부가 접지된 제 1 중심 도체; 제 1 중심 도체에 대하여 전기적 절연 상태로 교차함과 아울러, 한 단부가 출력 단자에 접속되며, 다른 단부가 접지된 제 2 중심 도체; 제 1 및 제 2 중심 도체를 포함하는 자성체; 상기 자성체의 주면에 대략 수직으로 정자계(static magnetic field)를 인가하는 영구 자석(permanent magnet); 상기 입력 단자와 접지 사이에 접속된 제 1 커패시터; 상기 출력 단자와 상기 접지 사이에 접속된 제 2 커패시터; 및 상기 입력 단자와 상기 출력 단자 사이에 접속된 저항;을 포함하는 비가역 회로 소자가 제공된다. 이 비가역 회로 소자에 있어서, 상기 제 1 및 제 2 중심 도체는 절연피복된 금속선이며, 상기 금속선은 상기 자성체 주위에 1회 이상 와인딩된다. 바람직하게는, 상기 금속선의 재료로서 저가의 구리 또는 은을 사용한다. 여기서, 와인딩 횟수는 중심 도체(금속선)가 자성체의 양 주면을 따라서 와인딩되어 1회 배치되는 경우, 와인딩 횟수가 1회라는 식으로 정의된다.

이러한 배치에 따르면, 중심 도체가 자성체 주위에 와인딩되어 자성체상에 배치되어 있으므로, 작은 자성체를 사용하더라도 중심 도체를 길게 할 수 있으며, 이에 따라서 큰 인덕턴스 성분을 얻을 수 있다. 또한, 와인딩 횟수를 변화시킴으로써, 필요로 하는 인덕턴스값을 용이하게 얻을 수 있다. 이에 따라서 필요로 하는 특성 임피던스를 얻기 위한 커패시터를 작게 할 수 있으며, 비가역 회로 소자를 소형화할 수 있다. 또한, 인덕턴스 성분이 증가하기 때문에, 동작 주파수 대역에서 얻어지는 비가역 특성의 대역폭을 넓힐 수 있으므로, 광대역에 걸쳐서 삽입 손실을 작게 할 수 있으며, 우수한 아이솔레이션 특성을 얻을 수 있다. 또한, 절연피복된 금속선을 사용하고 있으므로, 중심 도체를 전기적으로 절연하기 위한 절연 시트 등의 절연체를 별도로 배치할 필요가 없어, 제조 비용을 절감할 수 있다.

2개의 중심 도체로 구성되는 2포트형 비가역 회로 소자의 경우, 제 1 중심 도체 및 제 2 중심 도체의 교차 각도는 소망의 아이솔레이션 특성을 얻기 위하여80도∼100도의 범위내로 설정된다.

평면에서 보아 다각형 형상을 갖는 자성체를 사용함으로써, 중심 도체를 자성체의 각 변에 직각으로 와인딩할 수 있으므로, 중심 도체를 높은 정밀도로 확실하게 위치결정할 수 있으며, 교차 각도를 엄밀하게 설정할 수 있다. 이에 따라서, 편차가 적은 안정되며 우수한 특성을 얻을 수 있다. 이 경우, 자성체의 형상을 직육면체로 하면, 큰 자성체 기판으로부터 낭비없이 간단하게 자성체를 절단해낼 수 있으며, 비용을 절감할 수 있다.

또한, 직육면체 판 형상의 영구 자석을 사용함으로써, 자성체의 경우와 마찬가지로 영구 자석의 비용을 절감할 수 있으며, 또한 자성체에 자력을 효율적으로 인가할 수 있다. 이것은 자성체가 직육면체로 형성되는 경우, 특히 유효하다.

또한, 입력 단자, 출력 단자 및 접지 도체가 형성된 단자 기판상에, 각 부재를 실드함과 아울러 자기 회로를 구성하는 요크를 배치하고, 또한 이 요크를 단자 기판의 접지 도체에 접속하여 접지함으로써, 실드 효과가 높아진다.

상기 구성을 채택함으로써, 예를 들면 직육면체 판 형상을 갖는 자성체를 사용하는 경우, 그 긴 변의 칫수를 1.0㎜이하로 작게 할 수 있다. 또한, 평면에서 보아 3.5㎜ 스퀘어 이하의 비가역 회로 소자를 실현할 수 있다.

본 발명의 제 3 양태에 따르면, 상기 특징을 갖는 비가역 회로 소자를 포함하는 통신 장치가 제공된다. 이에 따라서 소형이고 우수한 특성을 갖는 통신 장치를 얻을 수 있다.

본 발명의 상기 목적 및 다른 목적, 특징 및 이점은 첨부된 도면을 참조하는이하의 본 발명의 바람직한 실시형태의 상세한 설명으로부터 자명해 질 것이다.

(발명의 실시형태)

본 발명의 제 1 실시형태에 따른 비가역 회로 소자의 구성을 도 1∼도 3을 참조하여 설명하겠다. 도 1은 비가역 회로 소자의 분해 사시도이고, 도 2는 상부 요크 및 영구 자석이 제거된 비가역 회로 소자를 나타낸 사시도이고, 도 3은 자성 조립체의 확대 사시도이다.

본 실시형태에 따른 비가역 회로 소자는 연철(mild iron) 등의 자성 금속으로 이루어지는 박스형상의 상부 요크(2)의 내면에, 직육면체 판 형상의 영구 자석(3)을 배치하고; 이 상부 요크(2) 및 마찬가지로 자성 금속으로 이루어지는 대략 U자형상의 하부 요크(7)에 의하여 자기 폐회로(magnetic closed circuit)를 형성하고; 이 요크내에 자성조립체(5), 칩 커패시터(C1, C2) 및 칩 저항(R)을 배치하고; 하부 요크(7)의 하면에 단자 기판(8)을 배치하고; 자성 조립체(5)에 영구 자석(3)에 의하여 DC 자계를 인가하는 구성으로 되어 있다.

자성조립체(5)는 도 3에 나타낸 바와 같이 평면에서 보아 직사각형 형상을 갖는 자성체(55) 주위에 2개의 중심 도체(51, 52)를 서로 90도의 각도로 교차하도록 와인딩하여 형성된다. 자성체(55)의 양 표면의 형상은 직사각형 또는 정사각형이다. 이들 중심 도체(51, 52)로서는, 구리 또는 은 등의 금속 재료로 이루어지는 금속선이 사용되며, 이 금속선에는 절연성 수지가 피복된다. 절연성 수지로서는, 폴리에스테르, 폴리이미드, 폴리우레탄, 폴리아미드, 폴리에스테르이미드 등이 사용된다.

자성체(55)는 한 변의 칫수가 0.5㎜∼1.0㎜, 두께가 0.3㎜∼0.5㎜인 것을 사용한다. 중심 도체(51, 52)로서는, 단면 직경이 0.05㎜∼0.10㎜인 것을 사용한다. 금속선의 재료로서는, 유전율(permittivity)이 높은 저가의 구리 또는 은을 사용하는데, 금 등의 다른 금속 재료를 대신 사용해도 된다. 또한, 금속선은 단면이 원형인 것에 한정되지 않으며, 단면이 사각형인 띠형상의 것을 사용해도 된다.

더욱 구체적으로는, 본 실시형태에서는, 중심 도체(51, 52)로서, 절연피복된 금속선을 사용하며, 이 금속선은 자성체(55)의 양 주면을 따라서 적어도 1회 배치되도록 자성체(55) 주위에 와인딩되어 있다. 도 3은 각 금속선을 1.5회 자성체 주위에 와인딩한 상태를 나타내고 있다.

단자 기판(8)에는 입력단자 전극(81), 출력단자 전극(82) 및 접지 전극(83)이 형성되어 있다. 입출력 전극(81, 82) 및 접지 전극(83)은 단자 기판(8)의 측면 및 하면에 연장된다. 비가역 회로 소자는 단자 기판(8)의 하면을 실장면으로 하여 실장 기판(회로 기판)에 실장된다.

도 3에 나타낸 바와 같이, 단자 기판(8)상에 하부 요크(7)가 배치되고; 하부 요크(7)상에는 자성조립체(5) 및 그 상면 및 하면(도면에 있어서)에 전극이 형성된 칩 커패시터(C1, C2)가 배치되며; 또한 커패시터(C1, C2)를 가교하도록 커패시터(C1, C2)상에 칩 저항(R)이 배치되어 있다. 하부 요크(7)의 하면은 단자 기판(8)상의 접지 도체(83)에 솔더링된다. 커패시터(C1, C2)의 하면 전극은 하부 요크(7)에 솔더링된다. 칩 저항(R)의 전극은 커패시터(C1, C2)의 상면 전극에 솔더링된다. 중심 도체(51, 52)의 한 단부는 하부 요크(7)에 솔더링되며, 중심도체(51)의 다른 단부는 커패시터(C1)의 상면 전극을 통하여 입력단자 전극(81)에 솔더링되며, 중심 도체(52)의 다른 단부는 커패시터(C2)의 상면 전극을 통하여 출력단자 전극(82)에 솔더링되어 있다. 이 때, 중심 도체(51, 52)의 피복 재료로서, 폴리에스테르이미드 등의 수지 재료를 사용하면, 솔더링시의 열에 의해 피복이 증발할 것이다. 이에 따라서, 솔더링부의 절연 피복을 미리 제거할 필요가 없으며, 제조 공정수를 감소할 수 있다.

상기 접속에 의하여, 중심 도체(51, 52)의 한 단부가 접지되며; 중심 도체(51)의 다른 단부가 입력 단자(81)에 접속되며; 중심 도체(52)의 다른 단부가 출력 단자(82)에 접속되며; 입력 단자(81)와 접지 사이에 커패시터(C1)가 접속되며; 출력 단자(82)와 접지 사이에 커패시터(C2)가 접속되며; 입력 단자(81)와 출력 단자(82)사이에 저항(R)이 접속된 2포트형 비가역 회로 소자가 구성된다.

그 후, 미리 영구 자석(3)이 실장된 박스형상의 상부 요크(2)를, 단자 기판(8)상에 탑재하고, 상부 요크(2)와 하부 요크(7)를 함께 솔더링함으로써, 전체적으로 비가역 회로 소자를 구성하고 있다. 상부 요크(2)와 하부 요크(7)로 형성되는 요크는 자기 폐회로를 형성하고, 내부의 각 부재를 보호하는 외부 케이스로서 기능할 뿐만 아니라, 이 요크가 접지 도체(83)에 접속되어 있으므로, 전기적 실드 부재로서의 기능을 수행한다.

상술한 바와 같이, 본 실시형태에 따른 비가역 회로 소자에서는, 중심 도체(51, 52)로서 절연피복된 금속선을 사용하며, 이 금속선을 자성체(55) 주위에 와인딩하고 있으며, 이에 따라서 종래의 것에 비하여, 중심 도체(51, 52)의 인덕턴스 성분을 크게 증가시킨다. 중심 도체(51, 52)의 와인딩 횟수는 소망의 인덕턴스 성분이 얻어지는 횟수로 설정된다. 따라서, 중심 도체의 와인딩 횟수를 변화시킴으로써, 소망의 인덕턴스값을 용이하게 얻을 수 있다.

따라서, 작은 사이즈의 자성체(55)를 사용하더라도, 중심 도체(51, 52)의 인덕턴스 성분을 증가시킬 수 있으며, 그러므로 커패시턴스값이 작은, 즉 사이즈가 작은 커패시터(C1, C2)를 사용할 수 있으며, 그 결과 비가역 회로 소자 전체를 소형화할 수 있다. 예를 들면 동작 주파수 800㎒에서, 길이 0.7㎜, 폭 0.7㎜, 두께 0.3㎜의 자성체 주위에 직경 0.05㎜의 중심 도체를 3.5회 와인딩하는 경우, 그 인덕턴스값은 대략 19.8nH가 되며, 상기 커패시터에 있어서 이 때에 소요되는 커패시턴스값은 2.0pF가 된다. 여기서, 유전율 110, 두께 0.17㎜의 유전체 재료를 사용하면, 커패시터의 칫수는 0.45㎜×0.75㎜이고, 상기 구성을 갖는 비가역 회로 소자의 외형 칫수를 3.5㎜ 스퀘어 이하로 작게 할 수 있다.

또한, 중심 도체(51, 52)는 절연피복되어 있으므로, 중심 도체를 서로 절연시키기 위한 다른 절연체를 필요로 하지 않으며, 자성조립체의 조립 공정수를 감소할 수 있다. 또한, 자성체(55)를 상기와 같이 평면에서 보아 직사각형 형상을 갖는직육면체로 형성하면, 중심 도체(51, 52)를 교차 각도 90도로 용이하고 확실하게 자성체(55) 주위에 와인딩할 수 있다.

또한, 직육면체로 형성되는 영구 자석(3)을 사용하고 있으므로, 자성체(55)에 자력을 효율적으로 인가할 수 있다.

한편, 자성체(55) 및 영구 자석의 형상은 제 1 실시형태의 것에 한정되지 않으며, 그 형상으로서, 평면에서 보아 직사각형 형상 이외의 평면에서 보아 다각형 형상, 또는 평면에서 보아 원형 형상을 사용해도 된다. 평면에서 보아 다각형 형상을 갖는 자성체를 사용하면, 중심 도체를 자성체의 변에 직각으로 와인딩함으로써, 2개의 중심 도체를 소망의 교차 각도로 높은 정밀도로 와인딩할 수 있다. 또한, 2개의 중심 도체의 교차 각도는 90도에 한정되지 않으며, 필요에 따라서 80도∼100도 사이로 설정될 수 있다. 또한, 비가역 회로 소자의 전체 구조도 제 1 실시형태의 것에 한정되지 않는다. 예를 들면, 요크를 분할하지 않고 일체의(one-piece) 요크를 사용해도 되고, 단자 기판으로서 박스형상의 것을 사용해도 된다. 또한, 각 부재를 지지하기 위한 스페이서 부재를 배치해도 된다.

상기 실시형태에서는, 2포트형 비가역 회로 소자를 예로 들어 설명하였으나, 본 발명은 3포트형 비가역 회로 소자에도 적용할 수 있다.

다음으로, 제 2 실시형태에 따른 통신 장치의 구성을 도 4를 참조하여 설명하겠다. 상기 비가역 회로 소자를 사용하여, 예를 들면 도 4a에 나타낸 바와 같이, VCO(voltage-controlled oscillator) 등의 발진기의 발진 출력부에 비가역 회로 소자를 형성하고, 비가역 회로 소자의 출력부에 접속되는 송신 회로로부터의 반사파가 발진기에 입사되지 않도록 한다. 이에 따라서, 발진기의 발진 안정성을 높인다. 또한, 도 4b에 나타낸 바와 같이, 필터의 입력부에 임피던스 정합을 위하여 비가역 회로 소자를 형성한다. 이에 따라서, 정임피던스(constant impedance) 필터를 구성한다. 이와 같은 회로를 송신 또는 수신 회로부에 형성함으로써 통신 장치를 구성한다.

본 발명에 따른 비가역 회로 소자를 사용함으로써, 소형이고 우수한 특성을 갖는 통신 장치를 얻을 수 있다.

이상 설명한 바와 같이, 본 발명에 따른 비가역 회로 소자에 따르면, 작은 자성체를 사용하더라도, 중심 도체의 인덕턴스 성분을 증가시킬 수 있으며, 이에 따라서 필요로 하는 특성을 얻기 위한 커패시터를 작게 할 수 있으므로, 비가역 회로 소자를 소형화할 수 있다. 또한, 인덕턴스 성분을 증가시킬 수 있으므로, 광대역에 걸쳐서 삽입 손실을 감소할 수 있으며, 우수한 아이솔레이션 특성을 얻을 수 있다. 또한, 절연피복된 금속선을 사용하고 있으므로, 2개의 중심 도체를 전기적으로 절연하기 위한 절연체를 별도로 배치할 필요가 없어서, 비용을 절감할 수 있다.

또한, 다각형 판 형상을 갖는 자성체를 사용함으로써, 자성체의 비용을 절감할 수 있을 뿐만 아니라, 중심 도체를 높은 정밀도로 확실하게 위치결정할 수 있으며, 안정되고 우수한 특성을 얻을 수 있다. 또한, 직육면체로 형성되는 영구 자석을 사용함으로써, 영구 자석의 비용을 절감할 수 있음과 아울러, 자성체에 효율적으로 자력을 인가할 수 있다.

또한, 본 발명에 따른 비가역 회로 소자를 사용함으로써, 소형이고 우수한 특성을 갖는 통신 장치를 얻을 수 있다.

이상, 바람직한 실시형태에 의거하여 본 발명을 구체적으로 설명하였으나, 여러가지 응용 및 변형이 가능하다는 것을 알 것이다. 따라서, 본 발명은 첨부된 특허청구범위의 범위내에서 여러가지 모드를 실행할 수 있다.

Claims (11)

1. 직류(DC) 자계가 인가되며, 복수의 중심 도체가 전기적 절연 상태로 형성된 자성체를 포함하는 비가역 회로 소자로서,

   상기 복수의 중심 도체가 절연피복된 금속선이며,

   상기 각 금속선이 상기 자성체 주위에 1회 이상 와인딩되는 것을 특징으로 하는 비가역 회로 소자.
2. 한 단부가 입력 단자에 접속되며, 다른 단부가 접지된 제 1 중심 도체;

   제 1 중심 도체에 대하여 전기적 절연 상태로 교차함과 아울러, 한 단부가 출력 단자에 접속되며, 다른 단부가 접지된 제 2 중심 도체;

   제 1 및 제 2 중심 도체를 포함하는 자성체;

   상기 자성체의 주면에 실질적으로 수직으로 정자계(static magnetic field)를 인가하는 영구 자석(permanent magnet);

   상기 입력 단자와 접지 사이에 접속된 제 1 커패시터;

   상기 출력 단자와 상기 접지 사이에 접속된 제 2 커패시터; 및

   상기 입력 단자와 상기 출력 단자의 사이에 접속된 저항;을 포함하는 비가역 회로 소자로서,

   상기 제 1 및 제 2 중심 도체가 절연피복된 금속선이며,

   상기 금속선이 상기 자성체 주위에 1회 이상 와인딩되는 것을 특징으로 하는비가역 회로 소자.
3. 제 2 항에 있어서, 상기 금속선의 재료가 구리 또는 은인 것을 특징으로 하는 비가역 회로 소자.
4. 제 2 항에 있어서, 상기 제 1 및 제 2 중심 도체의 교차 각도가 80도∼100도의 범위내로 설정되는 것을 특징으로 하는 비가역 회로 소자.
5. 제 2 항에 있어서, 상기 자성체가 평면에서 보아 다각형 형상을 갖는 것을 특징으로 하는 비가역 회로 소자.
6. 제 5 항에 있어서, 상기 자성체가 평면에서 보아 직사각형 형상을 갖는 것을 특징으로 하는 비가역 회로 소자.
7. 제 2 항에 있어서, 상기 영구 자석이 평면에서 보아 직사각형 형상을 갖는 것을 특징으로 하는 비가역 회로 소자.
8. 제 2 항에 있어서, 상기 각 중심 도체, 상기 자성체, 상기 영구 자석, 상기 커패시터 및 상기 저항을 수납하는 요크를 더 포함하며, 상기 요크는 상기 입력 단자, 상기 출력 단자 및 접지 도체가 형성된 단자 기판상에 배치되며, 상기 요크는상기 단자 기판의 접지 도체에 접속되는 것을 특징으로 하는 비가역 회로 소자.
9. 제 6 항에 있어서, 상기 자성체의 긴 변의 칫수가 1.0㎜ 미만인 것을 특징으로 하는 비가역 회로 소자.
10. 제 2 항에 있어서, 상기 비가역 회로 소자의 외형이 평면에서 보아 직사각형 형상이며,

    상기 비가역 회로 소자의 긴 변의 칫수가 3.5㎜ 미만인 것을 특징으로 하는 비가역 회로 소자.
11. 제 2 항에 기재된 비가역 회로 소자를 포함하는 통신 장치.