KR20010061596A - 반도체소자의 캐패시터 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로,

직교되어 구비되는 다수의 저장전극 콘택홀을 기준으로 하여 직사각 형태의 이웃하는 네개의 저장전극 중 대각선 방향으로 저장전극을 회전시킴으로써 저장전극 간의 장축거리를 증가시켜 저장전극의 표면적을 증가시키고 그에 따라 반도체소자의 고집적화에 충분한 정전용량을 확보하며 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of semiconductor device}

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체 메모리 소자가 고집적화됨에따라 발생하는 공정상의 많은 문제 중의 하나가 작아지는 캐패시터의 면적에서 30 fF 이상의 큰 정전용량을 확보하는 것이다. 이를 해결하기 위하여 많은 시도들이 행해지고 있지만 대부분이 상당한 기술과 장비의 개발 및 이에 따른 비용과 시간의 소모를 필요로 하고 있다. 본 발명은 기존의 캐패시터 제조공정에서 필연적으로 발생할 수 밖에 없는 캐패시터 면적의 손실을 극소화하여 기존 공정방법에서 확보할 수 있는 정전용량을 극대화시키는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.

그리고, 상기 저장전극의 표면적을 증가시키기 위하여 삼차원적인 구조를 갖는 저장전극을 형성하였다.

그러나, 정전용량을 확보하기 위한 캐패시터의 개발에는 많은 개발인력, 시간 및 비용을 필요로 하며, 특히 새로운 개념의 캐패시터 구조 또는 물질을 적용하는 경우 상당한 시행착오를 거쳐야 하는 모험을 해야 하므로 쉽게 적용하지 못하고 기존의 방법을 수정하여 가능한 1 퍼센트의 정전용량이라도 더 확보하려는 방안을 모색하고 있다.

도 1a 및 도 1b 은 기존의 캐패시터를 제조하기 위한 캐패시터의 레이아웃도를 도시한 것이다.

상기 도 1a 는 활성영역(11) 상부에 저장전극 콘택홀(13)이 있으며 상기 저장전극홀(13)을 중심축으로 하여 저장전극(15)이 직교 격자형으로 배치된 것을 도시한다. 여기서, 상기 저장전극(15)은 직사각형 섬형태 ( island type ) 로 각각 독립되어 구비된 것이다.

상기 도 1b 는 상기 도 1a 의 ⓧ 부분을 상세히 설명한 도시한 것으로서, 저장전극(15) 간의 간격은 각각 a 이며 저장전극(15) 간의 단축 피치 ( pitch ) 는 2a, 장축 피치는 4a 의 임을 도시한다.

그리고, 이웃하는 네개의 저장전극(15)중 대각선 방향에 위치하는 두개의 저장전극 중심간의 거리가 4.472a 길이를 갖는 것을 도시한다.

상기한 레이아웃도를 이용한 노광 및 현상공정시 ⓨ 부분, 즉 이웃하는 네개의 저장전극 간의 간격이 "+" 형태로 교차하는 부분에 타부분보다 많은 광원이 집중되고 그로인한 산란 및 회절현상으로 저장전극의 모서리 부분이 노광되며 후속 현상공정이 제거되어 라운딩 ( rounding ) 된다.

상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 상기 라운딩 현상으로 인하여 반도체소자의 예정된 크기의 저장전극을 형성하지 못하고 그로인하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 없어 반도체소자의 특성 및 신뢰성을 저하시키고 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극 콘택홀을 중심으로 저장전극을 대각선 방향으로 회전시켜 형성함으로써 "+" 형태가 이루어지지 않도록 하여 저장전극 모서리 부분의 라운딩 현상을 방지하는 동시에 저장전의 표면적을 증가시켜 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 나타낸 레이아웃도.

도 2 및 도 3 은 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 관계도.

<도면의 주요주분에 대한 부호의 설명〉

11,21 : 활성영역 13,23 : 저장전극 콘택홀

15,25 : 저장전극(평면크기) a : 이웃하는 저장전극과의 거리

상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,

직교되어 구비되는 다수의 저장전극 콘택홀을 기준으로 하여 직사각 형태의 이웃하는 네개의 저장전극 중 대각선 방향으로 저장전극을 회전시킴으로써 저장전극 간의 장축거리를 증가시켜 저장전극의 표면적을 증가시키는 것과,

상기 저장전극의 회전 각도는 같은 행의 저장전극을 기준으로 ±45°이내인 것과,

상기 저장전극은 스택구조로 구비되는 것과,

상기 저장전극은 반도체소자의 고집적화에 충분한 삼차원적구조로 구비되는 것을 특징으로한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 2 및 도 3 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 관계도이다.

도 2a 및 도 2b 는 저장전극 콘택홀(23)을 중심으로 대각선 방향의 저장전극 방향 까지 회전시킨 모습을 보여 주는 레이아웃도로서, 도 2b 는 이웃하는 네개의저장전극(25)만을 상세히 도시한 것이다. 이때, 상기 저장전극의 회전 각도는 같은 행의 저장전극을 기준으로 ±45°이내로 하여 실시한다.

도 2b 를 참조하면, 저장전극(25)간의 거리를 a 로 고정시켰을때 저장전극(25) 간의 단축거리 1.894a 와 장축거리 4.472a 를 도시한 것이다.

이때, 상기 저장전극(25)의 평면 크기는 0.894a × 3.472a 의 크기를 갖는다.

도 3a 및 도 3b 는 종래기술에 따른 캐패시터와 본 발명에 따른 캐패시터의 표면적 크기 차이를 도시한 것으로서, 저장전극의 높이가 2a 인 경우를 도시한다.

도 3a 를 참조하면, 종래기술에 따른 캐패시터의 크기를 도시한 것으로서, 직육각면체 형상의 저장전극의 아랫면 크기가 a × 3a 이고 높이가 2a 일때 저장전극의 표면적이 19a²인 것을 도시한다.

도 3b 를 참조하면, 본 발명의 실시예에 따라 이웃하는 네개의 저장전극 극 대각선에 형성되는 저장전극 방향으로 회전시켜 형성하는 캐패시터의 크기를 도시한 것으로서, 직육각면체 형상의 저장전극의 아랫면 크기가 0.894a × 3.472a 이고 높이가 2a 일때 저장전극의 표면적이 20.568a²인 것을 도시한다.

상기 도 3 의 3a, 3b 를 비교할때 표면적이 약 8.3 퍼센트 정도 증가함을 알수 있다.

여기서, 상기 저장전극은 스택구조 또는 삼차원적구조로 형성할 수 있다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 저장전극 콘택홀을 기준으로 이웃하는 네개의 저장전극 대각선 방향으로 저장전극을 회전시켜 디자인 함으로써 이웃하는 네개의 저장전극의 모서리가 라운딩되는 현상을 억제하고 이론상의 저장전극 면적을 증가시켜 후속공정으로 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 효과를 제공한다. 또한, 비트라인 정전용량/저장전극 정전용량의 비에서 저장전극의 정전용량 값을 증가시켜 센싱 마진 ( sencing margin ) 을 증가시킴으로써 반도체소자의 신뢰성을 증가시키는 효과를 제공한다.

Claims (4)

1. 직교되어 구비되는 다수의 저장전극 콘택홀을 기준으로 하여 직사각 형태의 이웃하는 네개의 저장전극 중 대각선 방향으로 저장전극을 회전시킴으로써 저장전극 간의 장축거리를 증가시켜 저장전극을 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
2. 제 1 항에 있어서,

   상기 저장전극의 회전 각도는 같은 행의 저장전극을 기준으로 ±45°인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
3. 제 1 항에 있어서,

   상기 저장전극은 스택구조로 구비되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
4. 제 1 항에 있어서,

   상기 저장전극은 반도체소자의 고집적화에 충분한 삼차원적구조로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.