KR20010058541A - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR20010058541A KR20010058541A KR1019990065884A KR19990065884A KR20010058541A KR 20010058541 A KR20010058541 A KR 20010058541A KR 1019990065884 A KR1019990065884 A KR 1019990065884A KR 19990065884 A KR19990065884 A KR 19990065884A KR 20010058541 A KR20010058541 A KR 20010058541A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- forming
- semiconductor device
- aluminum
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000010936 titanium Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 238000001552 radio frequency sputter deposition Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 7
- 238000005240 physical vapour deposition Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000001465 metallisation Methods 0.000 abstract description 2
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 3
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 3
- 229910010039 TiAl3 Inorganic materials 0.000 abstract 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 239000010410 layer Substances 0.000 description 13
- 229910008484 TiSi Inorganic materials 0.000 description 9
- 229910010038 TiAl Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선 형성 시 단선 및 합선을 방지할 수 있는 보다 안정된 반도체 소자 제조 방법을 제공하는 데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명은, 소정의 하부층 상에 배선용 알루미늄막을 형성하는 제1 단계; 상기 알루미늄막 상에 티타늄실리사이드막을 형성하는 제2 단계; 상기 티타늄실리사이드막 상에 실리콘산화질화막을 형성하는 제3 단계; 상기 실리콘산화질화막 및 상기 티타늄실리사이드막을 반사방지막으로 사용한 상기 알루미늄막을 패터닝하는 제4 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 제조기술에 관한 것으로, 특히 반사방지막 깨짐 방지를 위한 금속배선 형성방법에 관한 것이다.
일반적으로 반도체 소자의 금속배선 공정에서는 금속막의 표면 반사율이 매우 높기 때문에 감광막 도포 전에 배선용 금속 상부에 반사방지막(Anti-Reflective Coating, 이하 ARC라 약칭함)을 사용하고 있다.
일반적인 ARC의 재료로는 티타늄(Ti)막과 질화티타늄(TiN)막을 적층구조로 형성한 Ti/TiN막을 사용하고 있다.
도 1a 내지 도 1d는 종래 기술에 따른 금속배선 형성공정을 도시한 도면으로써, 이하 이를 참조하여 설명하기로 한다.
우선, 도 1a에 도시된 바와 같이 소정의 하부층 공정이 완료된 반도체 기판(10) 상부에 금속배선 형성을 위한 Al막(11)을 형성한다.
다음으로, 도1b에 도시된 바와 같이 Al막(11) 상부에 Ti막(13) 및 TiN막(14)으로 이루어진 적층구조의 ARC를 형성한다. 이때, 상기 Ti막(13)과 상기 알루미늄막(11)과의 계면에 서로간의 반응으로 인하여 얇은 TiAl3막(12)이 형성된다.
다음으로, 도1c에 도시된 바와 같이 TiN막(14)의 상부에 감광막 패턴(15)을 형성하고, 이를 마스크로 하여 도1d에 도시된 바와 같이 TiN막(14), Ti막(13) 및 알루미늄막(11)을 선택식각한 후 감광막 패턴(15)을 제거하여 금속배선 패턴을 형성한다.
그러나, 이때 상기 Al막(11) 식각 후 고온에서의 감광막 패턴(15) 제거 시에 상기 Al막(11)과 적층구조의 ARC인 Ti막(13)/TiN막(14)과의 열팽창계수 차이에 의하여 TiN막(14)이 깨지거나 벗겨지는 현상이 발생하게 되는 문제점이 발생하게 된다.
보다 구체적으로 설명하면, Al막(11)은 Ti막(13) 및 TiN막(14)에 비하여 열팽창계수가 3배정도 크기 때문에 감광막 패턴(15) 제거 시에 발생하는 고온에 의해 Al막(11)이 팽창을 하게되고, Al막(11)상부에 증착되어 있는 얇은 Ti막(13) 및 TiN막(14)이 인장응력을 받게 된다. 그러나, Al막(11)과 Ti막(13)은 서로의 접착력이 TiN막(14)에 비해서 우수하기 때문에, 인장응력을 받게될 경우 TiN막(14)이 벗겨지거나 깨지는 현상이 발생하게 된다.
이와 같은 문제는, 벗겨지거나 깨진 TiN막(14)이 금속배선에서 떨어져 나가 금속배선간의 단선 및 합선을 초래하는 문제점으로 대두되고 있다.
본 발명은 금속배선 형성 시 단선 및 합선을 방지할 수 있는 보다 안정된 반도체 소자 제조 방법을 제공하는 데 그 목적이 있다.
도1a 내지 도1d는 종래 기술에 따른 금속배선 형성공정을 도시한 도면.
도2a 내지 도2e는 본 발명의 일실시예에 따른 금속배선 형성공정을 도시한 도면.
*도면의 주요부분에 대한 부호의 간단한 설명
20 : 반도체 기판 21 : Al막
22 : TiAl3막 25 : TiSi2막
26 : SiON막
상기 목적을 달성하기 위한 본 발명은, 소정의 하부층 상에 배선용 알루미늄막을 형성하는 제1 단계; 상기 알루미늄막 상에 티타늄실리사이드막을 형성하는 제2 단계; 상기 티타늄실리사이드막 상에 실리콘산화질화막을 형성하는 제3 단계; 상기 실리콘산화질화막 및 상기 티타늄실리사이드막을 반사방지막으로 사용한 상기 알루미늄막을 패터닝하는 제4 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 금속배선 형성공정을 도시한 도면이다.
본 실시예에 따른 공정은 우선, 도 2a에 도시된 바와 같이 소정의 하부층 공정이 완료된 반도체 기판(20) 상부에 금속배선 형성을 위한 알루미늄막(21)을 물리 기상 증착(Physical Vapor Deposition, PVD)법을 사용하여 형성한다.
다음으로, 도 2b에 도시된 바와 같이 알루미늄막(21)의 상부에 접착층 역할을 할 수 있는 Ti막(23)을 100Å 내지 200Å정도 형성한다. 이때, 상기 Ti막(23)과 상기 알루미늄막(11)과의 계면에 서로간의 반응으로 인해 얇은 TiAl3막(22)이 형성된다. 또한, 상기 Ti막(23)의 형성을 인-시츄(IN-SITU)가 아닌 익스-시츄(EX-SITU)로 진행할 경우에는 Ti막(23) 형성 전에 알루미늄막(21) 상부에 남아있을지도 모르는 자연산화막의 제거를 위해서 RF-스퍼터 식각(RF-sputter etch) 공정을 실시한 후 Ti막(23)을 형성한다.
계속하여, 인-시츄로 Ti막(23)상부에 PVD법으로 Si막(24)을 50Å 내지 150Å정도 형성한다. 여기서, Si막(24)을 PVD법으로 형성하는 이유는 화학 기상 증착(Chemical Vapor Deposition, CVD)법은 고온공정으로 이루어지기 때문에 알루미늄막(21)의 플로우(Flow)가 발생할 수 있기 때문이고, 공정시간을 단축하기 위함이다.
다음으로, 도2c에 도시된 바와 같이 400℃ 내지 600℃정도의 온도조건에서N2를 가하면서 0.5 ~ 3시간 동안 열처리(Annealing)을 실시하면, Ti막(23)과 Si막(24)이 반응하여 TiSi2막(25)을 형성하게 된다.
다음으로, 도2d에 도시된 바와 같이 TiSi2막(25) 상부에 SiON막(26)을 350 ~ 600℃의 온도조건에서 플라즈마여기 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PE-CVD)법으로 증착한 후 SiON막(26)의 상부에 감광막 패턴(27)을 형성한다.
다음으로, 도2e에 도시된 바와 같이 감광막 패턴(27)을 식각마스크로 하여 SiON막(26), TiSi2막(25), TiAl3막(22) 및 Al막(21)을 선택식각한 후 감광막 패턴(27)을 제거하여 금속배선 형성공정을 완료한다. 여기서, 상기 선택식각은 건식식각법을 사용하되, SiON막(25) 및 TiSi2막(25)의 식각은 C2F6와 CHF3가스 또는 CF4가스를 단독 혹은 혼합으로 사용하여 식각하고, TiAl3막(22) 및 Al막(21)의 식각은 식각조건을 변경하여 Cl2가스 또는 BCl2가스를 단독 혹은 혼합으로 사용하여 식각한다.
이렇듯 본 발명은, 종래의 Ti/TiN의 적층구조로 이루어진 ARC 대신에 Ti/Si층을 형성하고, 이를 열처리하여 TiSi2층을 형성한 후 다시 SiON을 증착한 구조의 ARC를 사용하여 이루어진다. 이와 같은 구조로써, 고온공정 시 발생할 수 있는 금속배선과 ARC간의 분리 또는 ARC의 깨짐 등의 현상을 방지할 수 있다. 이는, 통상적인 금속배선 재료인 Al과 TiSi2와는 우수한 결합력을 가지고 있고, TiSi2와 SiON과도 우수한 결합력을 가지고 있기 때문이다.
또한, TiSi2형성을 위한 열처리 동안 금속배선인 Al도 어닐링됨에 따라 그레인 크기(Grain size)가 커지게 되어 금속배선의 응력유도 이탈과 전자이탈효과를 방지할 수 있게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 금속배선 형성 시 단선 및 합선을 방지할 수 있는 효과를 얻을 수 있다.
Claims (6)
- 소정의 하부층 상에 배선용 알루미늄막을 형성하는 제1 단계;상기 알루미늄막 상에 티타늄실리사이드막을 형성하는 제2 단계;상기 티타늄실리사이드막 상에 실리콘산화질화막을 형성하는 제3 단계;상기 실리콘산화질화막 및 상기 티타늄실리사이드막을 반사방지막으로 사용한 상기 알루미늄막을 패터닝하는 제4 단계를 포함하여 이루어지는 반도체 소자의 금속배선 형성 방법.
- 제1항에 있어서,상기 제2 단계는,티타늄막을 형성하는 제5 단계;상기 티타늄막 상에 실리콘막을 형성하는 제6 단계; 및열처리를 실시하는 제7 단계로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제1항 또는 제2항에 있어서,상기 제1 단계 수행 후, 상기 알루미늄막 상의 자연산화막을 제거하기 위한 RF-스퍼터링을 실시하는 제8 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제1항 또는 제2항에 있어서,상기 실리콘산화질화막은 350 ~ 600℃에서 PE-CVD법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제2항에 있어서,상기 티타늄막은 100 ~ 200Å, 상기 실리콘막은 50 ~ 150Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
- 제2항에 있어서,상기 열처리는 400 ~ 600℃의 N2분위기에서 0.5 ~ 3시간 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065884A KR20010058541A (ko) | 1999-12-30 | 1999-12-30 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065884A KR20010058541A (ko) | 1999-12-30 | 1999-12-30 | 반도체 소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010058541A true KR20010058541A (ko) | 2001-07-06 |
Family
ID=19633044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065884A KR20010058541A (ko) | 1999-12-30 | 1999-12-30 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010058541A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800819B1 (ko) * | 2006-12-27 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 반도체 금속패턴 재가공 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253256A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | 配線の形成方法 |
| JPH06275574A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | ドライエッチング方法 |
| JPH07201859A (ja) * | 1993-12-29 | 1995-08-04 | Sony Corp | 配線形成方法および半導体装置 |
| KR970052431A (ko) * | 1995-12-29 | 1997-07-29 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR970052340A (ko) * | 1995-12-23 | 1997-07-29 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR19980031847A (ko) * | 1996-10-31 | 1998-07-25 | 김영환 | 반도체 장치의 금속배선 형성방법 |
-
1999
- 1999-12-30 KR KR1019990065884A patent/KR20010058541A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253256A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | 配線の形成方法 |
| JPH06275574A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | ドライエッチング方法 |
| JPH07201859A (ja) * | 1993-12-29 | 1995-08-04 | Sony Corp | 配線形成方法および半導体装置 |
| KR970052340A (ko) * | 1995-12-23 | 1997-07-29 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR970052431A (ko) * | 1995-12-29 | 1997-07-29 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR19980031847A (ko) * | 1996-10-31 | 1998-07-25 | 김영환 | 반도체 장치의 금속배선 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800819B1 (ko) * | 2006-12-27 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 반도체 금속패턴 재가공 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| US5633210A (en) | Method for forming damage free patterned layers adjoining the edges of high step height apertures | |
| US4745089A (en) | Self-aligned barrier metal and oxidation mask method | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| KR20010058541A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| KR0149572B1 (ko) | 구리막 식각방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR0138864B1 (ko) | 직접회로에서의 금속배선 제조방법 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| KR100187675B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP3252582B2 (ja) | 半導体装置の製造方法 | |
| KR100406676B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100241507B1 (ko) | 반도체 소자의 비트-라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |