KR20010057050A - 칩 부품 - Google Patents

Abstract

본 발명은 고주파의 노이즈를 필터링하는 칩 부품에 있어서, 내부전극의 일측에 더미전극을 형성하여 내부전극과 외부전극의 결합력을 현저히 향상시킬수 있도록 한 칩 부품에 관한 것으로서 그 기술적인 구성은, 세라믹 시트에 형성되는 일정 패턴의 내부전극과 전기적으로 분리토록 더미전극을 형성하고, 상기 세라믹시트의 측면으로 돌출되는 내부전극과 더미전극을 외부전극과 결합시킴으로써 결합력을 상승시킬수 있도록 하는 것을 요지로 한다.

Description

칩 부품{CHIP PARTS}

본 발명은 칩 부품에 있어서, 세라믹 시트에 내부전극과 전기적으로 분리되는 더미전극을 형성하여 내부전극과 외부전극의 결합강도를 향상시켜 제품의 신뢰도를 향상시킬수 있도록 하는 칩 부품에 관한 것이다.

일반적으로, 최근에는 전자 및 통신기기의 비약적인 발달과 더블어 상기 전자 및 통신기기의 빈번한 사용빈도에 따른 상호간의 간섭에 의해 통신장애 등의 문제가 자주 발생하고 있으며, 이에따라 무선통신 기기 및 멀티미디어의 사용에 따라 발생되는 악화된 전자기적 환경을 개선하고자 각국의 전자기 장애규제가 강화되고 있는 추세이다.

이러한 추세에 따라 근래에는 전자파 장애 제거소자에 대한 개발이 요구되고, 그 부품수요의 급증과 함께 기능의 복잡화, 고집적화 및 고효율화 측면으로 기술이 발전되고 있으며, 이 가운데, 적층형 칩 인덕터는 고주파의 노이즈를 제거하는 필터로 개인용컴퓨터, 전화기 및 통신장치에 주로 사용되고 있다.

이와같은 기술과 관련된 종래의 칩 인덕터는 도1에 도시한 바와같이, 세라믹시트(1)에 나선형의 권선을 갖도록 동일패턴의 전극(2)이 적층 형성되고, 그 상,하부전극(2)을 외부회로와 연결시키는 외부전극(3)가 세라믹 시트(1)의 양측면에 형성되어 있다.

또한, 하부전극(2)이 인쇄되어 그 상측에 40~50㎛의 두께를 갖는 복수의 세라믹 시트(1)가 적층되고, 상기 세라믹 시트(1)의 상측에 Ag와 같은 금속으로 이루어진 전극(2)이 스크린 인쇄법등에 의하여 적층되며, 상기 상하층의 세라믹 시트(1)에 형성되는 전극(2)을 연결하는 방법은 세라믹 시트(1)에 비어 홀(Via hall)(5)을 형성한후 상,하측 전극을 연결하고, 상기 복수의 세라믹 시트(1)에 형성되는 전극(2)의 일부를 이어주는 형태로 회전형태의 나선형 전극(2)을 형성하는 구성으로 이루어 진다.

상기와 같은 칩 인덕터는, 복수의 세라믹 시트(1)가 적층될때 전극(2) 사이의 접속에 의해 전극(2)이 루프를 이루어 1회의 권선을 형성하고, 상기한 인쇄공정과 세라믹의 도포공정을 되풀이 하여 원하는 권선을 갖는 나선형상의 전극(2)을 형성하며, 상기 나선형상의 전극(2)을 형성한후 기계적인 힘으로 압착하고, 이어서 상,하부 전극(2)에 외부전극(3)을 연결하여 칩인덕터를 완성한다.

또한, 상기 칩 인덕터는 내부에 형성되는 코일의 턴수 및 자속의 단면적에 비례하여 인덕턴스 값이 결정되는 것이다.

그러나, 상기와 같은 칩 인덕터는, 나선형의 코일 형태를 이루도록 형성되면서 복수개로 적층되는 동일패턴의 전극(2)은 칩 인덕터의 용량에 맞도록 정형화 되어 세라믹 시트(1)에 적층 형성되는데 이를 외부전극(3)에 연결할때 결합강도가 저하되어 기계적인 신뢰성이 저하됨은 물론 제품에 전극(2)과 외부전극(3)이 연결이 불완전하여 제품의 신뢰성을 저하시키게 되는 단점이 있었던 것이다.

본 발명은 상기한 바와같은 종래의 여러 문제점들을 개선하기 위한 것으로서 그 목적은, 내부전극과 외부전극의 결합강도를 향상시켜 칩 부품의 기계적인 신뢰성을 향상시키고, 일정한 결합강도를 유지하는 내부전극과 외부전극에 의해 제품의 전기적인 신뢰성 및 품질을 향상시킬수 있도록 한 칩 부품을 제공하는데 있다.

도1은 종래의 칩 부품의 적층상태를 도시한 평면도

도2는 본 발명에 따른 칩 부품를 도시한 평면도

도3은 본 발명에 따른 칩 부품의 전극 적층상태를 도시한 분해도

* 도면의 주요 부분에 대한 부호의 설명 *

50...베이스 시트 53...세라믹 시트

59...내부전극 61...더미전극

67...외부전극

상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 상기 베이스 시트와,

상기 베이스 시트의 상측에 복수개 적층되는 세라믹 시트의 상측으로 비어홀을 통하여 연결되어 적어도 하나 이상의 턴수를 갖도록 형성되며, 일단이 세라믹 시트의 일측면에 돌출토록 되는 내부전극과,

상기 전극패턴과 전기적으로 분리되어 세라믹 시트의 타측면에 돌출토록 되는 더미전극및,

상기 세라믹 시트의 상측에 적층되는 상부시트와,

상기 베이스시트와 상부시트및 전극패턴과 더미전극과 접촉되어 이를 감싸도록 형성되는 외부전극을 포함하는 구성으로 이루어진 칩 부품을 마련함에 의한다.

이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.

도2는 본 발명에 따른 칩 부품를 도시한 평면도이고, 도3은 본 발명에 따른 칩 부품의 전극 적층상태를 도시한 분해도로서 본 발명은, 베이스 시트(50)의 상측에 세라믹 시트(53)가 복수개 적층되고, 이때 상기 세라믹 시트(53)의 일정 위치에 비어홀(57)이 형성된다.

또한, 상기 세라믹 시트(53)의 상측으로 도전성 물질(M)이 도포되는 비어홀(57)을 통하여 연결되어 적어도 하나 이상의 턴수를 갖도록 내부전극(59)이 형성된다.

이때, 상기 내부전극(59)은, 일단이 세라믹 시트(53)의 일측면에 돌출토록 형성되며 타측은 U형상으로 절곡되고, 상기 세라믹시트(53)의 일측에 전극의 종점 및 시점이 연결토록 되는 비어 홀(57)에 의해 상호 연결되어 세라믹시트(53)를 복수개 적층할때 나선형의 내부전극(59)이 형성된다.

그리고, 상기 내부전극(59)의 전극패턴과 전기적으로 분리되어 세라믹 시트(55)의 타측면에 더미전극(DUMMY)(61)이 형성되고, 상기 더미전극(61)은, 세라믹 시트(53)의 타측면에 돌출토록 되면서 그 폭방향이 지성체 시트(53)의 폭방향 내측에 위치토록 최대값을 갖는다.

또한, 상기 세라믹 시트(53)의 상측에 상부시트(63)를 적층한후 상기 베이스시트(50)와 상부시트(63)및 내부전극(59)과 더미전극(61)의 측면과 접촉되어 이를 감싸도록 형성되는 외부전극(67)을 형성하는 구성으로 이루어 진다.

이와같은 구성으로 이루어진 본 발명의 작용을 설명하면 다음과 같다.

도2 및 도3에 도시한 바와같이, 상기 비어홀(57)은, 레이저가공 또는 기계적인 가공(드릴링)등의 공정에 의하여 형성되고, 상기 비어 홀(57)에 도전성 물질이 도포되어 전극패턴의 시점이나 종점중 그 일단이 비어 홀(57)의 내측에 전기적으로 연결된다.

이때, 일정패턴을 형성하는 내부전극(59)은, 후막인쇄에 의해 형성하여 소정의 턴수를 갖도록 세라믹 시트(53)의 상측에 적층하여 형성되고, 더미전극(61)은, 내부전극(59)과 동일 평면상에 내부전극(59)과 전기적으로 분리토록 형성되며, 상기 세라믹 시트(53)에 형성되는 내부전극(59)과 더미전극(61)및 그 상하측에 적층되는 베이스 시트(50)와 상부시트(63)를 적층하여 적층체를 형성한다.

또한, 상기 적층체를 일정 규격으로 절단한뒤 바인더(BINDER)제거 공정을 거친후 전기로의 내측에서 소결하고, 적층체의 노출전극 주위에 불순물을 제거토록 연마공정을 수행한다.

이어서, 상기 적층체의 돌출되는 전극에 디핑(DIPPING)등의 방법으로 Ag성분의 외부전극을 형성한뒤 열처리를 수행하여 외부전극을 안정화 시킨다.

상기 적층체의 외부단자에 NI,Sn등의 도금을 형성시켜 부품실장시 납땜공정에 적합하도록 하고, 상기 더미전극(61)에 의해 내부전극(59)이 형성되는 적층체의 측면과 외부전극(67)과의 결합력을 극대화 함으로써 기계적 결합력을 향상시키게 된다.

이때, 상기 더미전극(61)은, 내부전극(59)과 전기적으로 분리토록 되면서 내부전극(59)의 일단이 돌출토록 되는 세라믹시트(53)의 타단에 돌출토록 형성되고, 상기 더미전극(61)은, 적층체의 길이방향의 폭은 최소화 할수록 좋고 폭방향 길이는 최대로 함으로써 접촉면적을 최대화 할수 있도록 한다.

계속하여, 상기 복수의 세라믹 시트(53) 일측에는 내부전극(59)의 종점 및 시점이 상호 연결토록 도전성 금속이 도포되는 비어 홀(57)이 교대로 형성되어 내부전극(59)이 교대(각각의 시점 및 종점이 상호 교차토록)로 인쇄되는 복수의 세라믹 시트(53)의 적층시 일정 턴수를 갖는 나선형상의 내장형 코일이 형성된다.

그리고, 상기 적층체의 양측면에 일정 전극패턴으로 이루어지는내부전극(59)과 연결되는 외부전극(67)을 은(Ag)의 디핑(dipping)에 의하여 형성하여 칩 인덕터를 구성하게 되는 것이다.

이상과 같이 본 발명에 따른 칩 부품에 의하면, 내부전극과 외부전극의 결합강도를 향상시켜 칩 인덕터의 기계적인 신뢰성을 향상시키고, 일정한 결합강도를 유지하는 내부전극과 외부전극에 의해 제품의 전기적인 신뢰성 및 품질을 향상시킬수 있도록 하는 등의 우수한 효과가 있는 것이다.

Claims (2)

1. 베이스 시트와,

   상기 베이스 시트에 적층되는 세라믹 시트의 상측으로 비어홀을 통하여 연결되어 적어도 하나 이상의 턴수를 갖도록 되며, 일단이 세라믹 시트의 일측면에 돌출토록 전극패턴이 형성되는 내부전극과,

   상기 내부전극과 전기적으로 분리되어 세라믹 시트의 타측면에 돌출토록 되는 더미전극및,

   상기 세라믹 시트에 적층되는 상부시트와,

   상기 내부전극과 더미전극이 접촉되어 이를 감싸도록 형성되는 외부전극을 포함하여 구성되는 것을 특징으로 하는 칩 부품
2. 제 1항에 있어서, 상기 내부전극과 분리되어 형성되는 더미전극은, 세라믹 시트의 폭방향 내측에 위치토록 형성되는 것을 특징으로 하는 칩 부품