CN110350883A - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN110350883A
CN110350883A CN201910276059.6A CN201910276059A CN110350883A CN 110350883 A CN110350883 A CN 110350883A CN 201910276059 A CN201910276059 A CN 201910276059A CN 110350883 A CN110350883 A CN 110350883A
Authority
CN
China
Prior art keywords
conductor layer
layer
coil
capacitor
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910276059.6A
Other languages
English (en)
Other versions
CN110350883B (zh
Inventor
田边新平
佐野力也
三好弘己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110350883A publication Critical patent/CN110350883A/zh
Application granted granted Critical
Publication of CN110350883B publication Critical patent/CN110350883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G17/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明的电子部件(1)降低特性的偏差，具备：具有第一侧面(13)的基体(10)、沿着与第一侧面平行的主面卷绕的线圈导体层(41a～41f)、与第一侧面平行的板状的电容器导体层(51a～51j)。线圈导体层及电容器导体层沿与第一侧面垂直的宽度方向(W)排列。电容器导体层包括在宽度方向上相互相邻的电容器导体层(51d)以及电容器导体层(51c)。线圈导体层包括与电容器导体层(51d)位于相同层的线圈导体层(41b)及与电容器导体层(51c)位于相同层的线圈导体层(41a)。线圈导体层(41b)与电容器导体层(51d)之间的最短间隔比线圈导体层(41a)与电容器导体层(51c)之间的最短间隔大。

Description

电子部件
技术领域
本公开涉及电子部件。
背景技术
近年来，随着移动电话等通信设备的载波频率的高频化，在这些设备的信号发送部以及信号接收部，使用与GHz频带的高频对应的LC谐振电路。作为LC谐振电路，有利用包括线圈和电容器的电子部件(例如，参照专利文献1)的情况。
专利文献1：日本特开2001－134732号公报
然而，在上述的电子部件中，由于包括线圈和电容器这2个元件，所以与使用线圈部件以及电容器部件的LC谐振电路相比，存在谐振频率有偏差之虞。
发明内容
本公开的目的在于降低特性的偏差。
作为本公开的一个方式的电子部件具备：具有第一侧面的基体；在上述基体内沿着与上述第一侧面平行的主面卷绕的多个线圈导体层；以及设置于上述基体内并且与上述第一侧面平行的板状的多个电容器导体层，上述多个线圈导体层以及上述多个电容器导体层沿与上述第一侧面垂直的层叠方向排列，上述多个电容器导体层包括在上述层叠方向上相互相邻的第一电容器导体层以及第二电容器导体层，上述多个线圈导体层包括与上述第一电容器导体层位于相同层的第一线圈导体层以及与上述第二电容器导体层位于相同层的第二线圈导体层，上述第一线圈导体层与上述第一电容器导体层之间的最短间隔比上述第二线圈导体层与上述第二电容器导体层之间的最短间隔大。
根据该结构，能够降低特性的偏差。
在上述的电子部件中，优选上述第一电容器导体层具有隔着一定的第一间隔沿着上述第一线圈导体层的形状，上述第二电容器导体层具有隔着一定的第二间隔沿着上述第二线圈导体层的形状，上述第一间隔比上述第二间隔大。
根据该结构，能够进一步抑制特性的偏差。
在上述的电子部件中，优选上述多个线圈导体层分别与上述多个电容器导体层中的任意一个位于相同层，与上述线圈导体层位于相同层的上述电容器导体层具有隔着一定的间隔沿着该线圈导体层的形状，上述一定的间隔沿着上述层叠方向交替地成为上述第一间隔、上述第二间隔。
根据该结构，能够进一步抑制特性的偏差。
在上述的电子部件中，优选上述多个线圈导体层具有相互以并联的方式电连接的并联部。
根据该结构，能够通过并联部，调整电子部件的特性。
在上述的电子部件中，优选上述多个线圈导体层分别与上述多个电容器导体层中的任意一个位于相同层，并且卷绕成小于1周，并且两端部之间的切口部朝向位于相同层的上述电容器导体层。
根据该结构，由于能够降低基体内的导体层的配置的偏差，所以能够减小基体内的热应力之差。
在上述的电子部件中，优选上述多个线圈导体层包括与上述多个电容器导体层中的任意一个位于相同层，并且卷绕成小于1周，并且两端部之间的切口部不朝向位于相同层的上述电容器导体层的线圈导体层。
根据该结构，能够进一步增大可获取的电容值的调整范围。
在上述的电子部件中，优选还具备从上述基体露出的第一外部电极以及第二外部电极，上述第一外部电极、上述多个线圈导体层、上述第二外部电极依次以串联的方式电连接，上述多个电容器导体层分别与上述第一外部电极和上述第二外部电极中的任意一方电连接，与上述第一外部电极连接的电容器导体层和与上述第二外部电极连接的电容器导体层沿着上述层叠方向交替排列。
根据该结构，能够在第一外部电极与第二外部电极之间构成并联LC谐振电路。
在上述的电子部件中，优选上述基体具有与上述第一侧面正交且露出上述第一外部电极以及上述第二外部电极的安装面，上述安装面、上述第一电容器导体层、上述第一线圈导体层沿着与上述安装面正交的方向依次排列。
根据该结构，能够提高电子部件的特性。
在上述的电子部件中，优选上述基体具有与上述第一侧面以及上述安装面正交的第一端面以及第二端面，在上述第一端面仅上述第一外部电极露出，在上述第二端面仅上述第二外部电极露出。
根据该结构，能够提高电子部件的安装性。
上述的电子部件优选还具备：第一引出导体层，在上述基体内，沿着与上述第一侧面平行的主面延伸，将上述多个线圈导体层中的至少一个和上述第一外部电极电连接；以及虚拟导体层，与上述第一引出导体层位于相同层，并且不与上述多个线圈导体层、上述多个电容器导体层、上述第一外部电极、上述第二外部电极以及上述第一引出导体层中的任意一个连接，从上述层叠方向观察，上述虚拟导体层与上述多个电容器导体层中的任意一个重叠。
根据该结构，由于能够降低基体内的导体层的配置的偏差，所以能够减小基体内的热应力之差。
在上述的电子部件中，优选上述多个电容器导体层包括与上述第一引出导体层位于相同层的第三电容器导体层以及在上述层叠方向上与上述第三电容器导体层相邻的第四电容器导体层，从上述层叠方向观察，上述第一引出导体层以及虚拟导体层不与上述第四电容器导体层重叠。
根据该结构，能够不给电容值带来影响地降低线圈导体层与电容器导体层之间的短路发生率。
在上述的电子部件中，优选上述多个电容器导体层具有隔着一定的第三间隔沿着上述第一外部电极以及上述第二外部电极中的至少一方的形状。
根据该结构，能够通过第三间隔调整可获取的电容值。
在上述的电子部件中，优选上述第一电容器导体层的上述第三间隔比上述第二电容器导体层的上述第三间隔大。
根据该结构，能够进一步抑制电容值的偏差。
此外，在本说明书中，“位于相同层”是指线圈导体层、电容器导体层、引出导体层、虚拟导体层等层相对于进行比较的层，位于与层叠方向垂直的层内方向即与第一侧面平行的方向。
根据本公开的一个方式，能够降低谐振频率的偏差。
附图说明
图1是电子部件的简要立体图。
图2是电子部件的简要俯视图。
图3是电子部件的简要主视图。
图4是电子部件的简要透视立体图。
图5是电子部件的分解立体图。
图6是表示变形例的绝缘体层以及导体层的立体图。
图7是表示变形例的绝缘体层以及导体层的主视图。
图8是表示变形例的绝缘体层以及导体层的主视图。
附图标记说明：10…基体，20…第一外部电极，30…第二外部电极，40…线圈，40a…线圈部，40b…第一引出导体层，40c…第二引出导体层，41a～41f…线圈导体层，50…电容器，51a～51j…电容器导体层，60、61、62、63a～63j、64、65…绝缘体层。
具体实施方式
以下，对作为本公开的一个方式的实施方式进行说明。
此外，附图存在为了容易理解而放大表示构成要素的情况。存在构成要素的尺寸比率与实际尺寸、或者其它附图中的尺寸不同的情况。另外，在剖视图中，存在为了容易理解而标注阴影，但对部分构成要素省略阴影的情况。
图1是表示电子部件1的外观的简要立体图。电子部件1具备基体10。基体10是配置电子部件1的各部件的基体，大致呈长方体状。此外，在本说明书中，“长方体状”包括角部、棱线部被倒角的长方体、角部、棱线部被磨圆的长方体。另外，“长方体状”也可以是在主面以及侧面的一部分或者全部形成有凹凸等的形状，也可以是对置的面不完全平行而有稍微倾斜的形状。
基体10具有安装面11。该安装面11意味着在将电子部件1安装于电路基板时，与电路基板对置的面。基体10具有与安装面11平行的上表面12。另外，基体10具有与安装面11正交的二对面。将该二对面中的一对面设为第一侧面13以及第二侧面14，将二对面中的另一对面设为第一端面15以及第二端面16。此外，第一端面15以及第二端面16与第一侧面13以及第二侧面14正交。
在本说明书中，将与上表面12以及安装面11垂直的方向设为“高度方向”、将与第一侧面13和第二侧面14垂直的方向设为“宽度方向”、将与第一端面15和第二端面16垂直的方向设为“长度方向”。作为具体的例示，将“长度方向L”、“高度方向T”、“宽度方向W”图示于图1。而且，将“宽度方向”的大小设为“宽度尺寸”，将“高度方向”的大小设为“高度尺寸”，将“长度方向”的大小设为“长度尺寸”。此外，以下，将电子部件1的高度方向上的安装面11侧设为下侧，将上表面12侧设为上侧。
在基体10中，优选长度方向L的大小(长度尺寸L1)比0mm大且为1.0mm以下。在本实施方式中，例如，长度尺寸L1为0.6mm。另外，在基体10中，优选宽度方向W的大小(宽度尺寸W1)比0mm大且为0.6mm以下。进一步优选宽度尺寸W1为0.36mm以下，更为优选为0.33mm以下。在本实施方式中，例如，基体10的宽度尺寸W1为0.3mm。另外，在基体10中，优选高度方向T的大小(高度尺寸T1)比0mm大且为0.8mm以下。在本实施方式中，例如，基体10的高度尺寸T1为0.4mm。另外，在本实施方式中，基体10的高度尺寸T1比宽度尺寸W1大(T1＞W1)。
图2、图3以及图4是用于对包括电子部件1的内部结构的各部的结构进行说明的图。电子部件1还具备第一外部电极20以及第二外部电极30、线圈40、电容器50。在图2、图3以及图4中，用实线表示位于基体10内的线圈40、电容器50、后述的第一外部电极20以及第二外部电极30的外部端子电极21、31，并且用双点划线表示基体10、位于基体10外的后述的第一外部电极20以及第二外部电极30的覆盖层22、32，从而容易理解基体10的内外。另外，在图2中，由于线圈40与电容器50重叠，所以涂满线圈40的线圈部40a，与电容器50相区分而容易理解。另外，在电容器50的上端(最接近上表面12的端部)的部分标注阴影，与第一外部电极20、第二外部电极30相区分而容易理解。
如图5所示，基体10包括具有与第一侧面13平行的主面的长方形的板状的多个绝缘体层60，是在与第一侧面13垂直的宽度方向W上层叠多个绝缘体层60而构成的长方体状。因此，宽度方向W是绝缘体层60的层叠方向。另外，与宽度方向W垂直的长度方向L以及高度方向T是与层叠方向垂直的层内方向之一。在各个绝缘体层上，标注有区分它们的附图标记“61、62、63a～63j、64、65”。在以下的说明中，在不区分多个绝缘体层的情况下使用附图标记“60”，在对它们进行区分的情况下使用附图标记“61、62、63a～63j、64、65”。
此外，绝缘体层60的主面存在因导体层形成、层叠、烧制、固化等制造工序，不成为与第一侧面13完全平行而具有一些倾斜的情况、在面内包括凹凸的情况。在这样的情况下，绝缘体层60的主面与第一侧面13实质平行。另外，存在由于烧制、固化等制造工序，绝缘体层60彼此的界面不明确的情况。
作为绝缘体层60的材料，例如，优选相对磁导率为“2”以下的材料，例如，能够使用硼硅酸玻璃等玻璃、氧化铝、氧化锆、聚酰亚胺树脂等非磁性材料。此外，绝缘体层60的材料更为优选相对磁导率接近“1”。但是，根据电子部件1的使用方式，绝缘体层60也可以由磁性体材料构成，也可以将铁氧体、含有磁性粉树脂等用作材料。
绝缘体层61、65的颜色与其它绝缘体层62、63a～63j、64的颜色不同。
在图1中，用阴影以及实线表示这些绝缘体层61、65，以与其它绝缘体层相区分。由此，在安装电子部件1时，能够进行电子部件1的翻转等检测。
第一外部电极20以及第二外部电极30是针对电子部件1内的线圈40以及电容器50的电信号的输入输出端子，成为在将电子部件1安装于电路基板时的与电路布线的连接部分。第一外部电极20在基体10的安装面11露出。另外，第一外部电极20也在基体10的第一端面15露出。
同样地，第二外部电极30在基体10的安装面11露出。另外，第二外部电极30也在基体10的第二端面16露出。
换句话说，在基体10的安装面11上，露出有第一外部电极20以及第二外部电极30。换言之，在基体10中，将第一外部电极20以及第二外部电极30露出的面作为安装面11。
在本实施方式中，第一外部电极20包括外部端子电极21和覆盖层22。外部端子电极21被埋入基体10。从宽度方向W观察，外部端子电极21形成为L字状。该外部端子电极21包括从基体10的第一端面15露出的端面电极23a、从基体10的安装面11露出的下表面电极23b，具有端面电极23a和下表面电极23b在第一端面15与安装面11之间的棱线上一体化的结构。覆盖层22形成为覆盖从基体10的第一端面15以及安装面11露出的外部端子电极21。因此，第一外部电极20仅从基体10的表面中的与宽度方向W平行的面露出，具体而言仅从安装面11以及第一端面15这2个面露出。
在本实施方式中，第二外部电极30包括外部端子电极31和覆盖层32。外部端子电极31被埋入基体10。从宽度方向W观察，外部端子电极31形成为L字状。该外部端子电极31包括从基体10的第二端面16露出的端面电极33a、从基体10的安装面11露出的下表面电极33b，具有端面电极33a和下表面电极33b在第二端面16与安装面11之间的棱线上一体化的结构。覆盖层32形成为覆盖从基体10的第二端面16以及安装面11露出的外部端子电极31。因此，第二外部电极30仅从基体10的表面中的与宽度方向W平行的面露出，具体而言仅从安装面11以及第二端面16这2个面露出。
在上述的结构中，由于第一外部电极20、第二外部电极30仅从基体10的表面中的与宽度方向W平行的面露出，所以在宽度方向W上通过线圈40的中心的磁通量不会被第一外部电极20、第二外部电极30遮挡。另外，在将电子部件1安装于电路基板的情况下，上述磁通量与电路基板的主面平行，难以被电路基板的电路布线遮挡。因此，能够提高电子部件1的Q值。
特别是，第一外部电极20、第二外部电极30仅从基体10的表面中的与宽度方向W平行的2个面(第一端面15和安装面11、以及第二端面16和安装面11)露出，与从3个面以上露出的情况相比，能够减小在线圈40的外侧通过的磁通量被第一外部电极20、第二外部电极30遮挡的比例，能够提高电子部件1的Q值。另一方面，第一外部电极20、第二外部电极30除了安装面11以外，也从第一端面15、第二端面16露出，从而与仅从安装面11露出的情况相比，提高在电路基板安装电子部件1时的安装性。
第一外部电极20在第一端面15上，从基体10的安装面11起形成为基体10的高度尺寸T1的大致1/2的长度。第一外部电极20在宽度方向W上，形成至基体10的大致中央。在本实施方式中，宽度方向W上的第一外部电极20的大小(宽度尺寸)比基体10的宽度尺寸W1小。即，第一外部电极20不从基体10的表面中的处于宽度方向W的两端的第一侧面13以及第二侧面14露出。此外，第一外部电极20的宽度尺寸也可以适当地变更，例如也可以遍及基体10的宽度方向W的整体地形成而从第一侧面13以及第二侧面14露出。另外，第一外部电极20也可以为从安装面11露出但不从第一端面15露出的结构，也可以相反。
第二外部电极30在第二端面16上，从基体10的安装面11起形成为基体10的高度尺寸T1的大致1/2的长度。第二外部电极30在宽度方向W上，形成至基体10的大致中央。在本实施方式中，宽度方向W上的第二外部电极30的大小(宽度尺寸)比基体10的宽度尺寸W1小。即，第二外部电极30不从基体10的表面中的处于宽度方向W的两端的第一侧面13以及第二侧面14露出。此外，第二外部电极30的宽度尺寸也可以适当地变更，例如也可以遍及基体10的宽度方向W的整体地形成而从第一侧面13以及第二侧面14露出。另外，第二外部电极30也可以为从安装面11露出但不从第二端面16露出的结构，也可以相反。
第一外部电极20以及第二外部电极30从安装面11露出的部分的长度方向L的大小、从第一端面15、第二端面16露出的部分的高度方向T的大小分别优选为0.1mm以上、0.2mm以下，在本实施方式中，例如为0.15mm。
外部端子电极21、31是通过较低的电阻并且较宽的表面积来顺利地进行针对线圈40以及电容器50的电信号的输入输出的厚度相对较大的导体部分。外部端子电极21、31分别沿宽度方向W贯通绝缘体层63a～63j，从宽度方向W观察，由L字板状的外部导体层21a～21j、外部导体层31a～31j的层叠构成。外部导体层21a～21j设置于绝缘体层63a～63j的相当于安装面11和第一端面15的部分交叉的角部。另外，外部导体层31a～31j与外部导体层21a～21j对称地设置于绝缘体层63a～63j的相当于安装面11与第二端面16的部分交叉的角部。
若详细叙述，外部导体层21a、31a位于绝缘体层63a的主面上。外部导体层21b～21j、31b～31j分别包括位于绝缘体层63b～63j的主面上的平面部、在绝缘体层63b～63j内贯通的连接部。在图2中，示出了平面部和L方向的厚度比平面部略小的连接部在宽度方向W上交替地配置的状态。外部导体层21a～21j经由连接部相互连接来形成外部端子电极21，外部导体层31a～31j经由连接部相互连接来形成外部端子电极31。但是，外部端子电极21、31并不限于该形状，也可以为平面部和连接部完全相同的形状的外部导体层21a～21j、31a～31j连接而成的结构，也可以为不具有连接部而相互不连接的外部导体层21a～21j、31a～31j经由覆盖层22、32电连接的结构。
作为外部端子电极21(外部导体层21a～21j)的材料，例如，能够使用银(Ag)、铜(Cu)、金(Au)等电阻较小的金属、以这些金属为主要成分的合金等导电性材料等。作为外部端子电极31(外部导体层31a～31j)的材料，例如，能够使用银(Ag)、铜(Cu)、金(Au)等电阻较小的金属、以这些金属为主要成分的合金等导电性材料等。
覆盖层22、32是保护外部端子电极21、31并且确保外部端子电极21、31与电路基板的电路布线的连接的相对较薄的薄膜状的部分。作为覆盖层22、32的材料，能够使用耐焊接性、焊料润湿性较高的材料。例如，能够使用镍(Ni)、铜(Cu)、锡(Sn)、金(Au)等金属、或者包括这些金属的合金等。另外，覆盖层22、32也可以由多个层构成。在本实施方式中，覆盖层22、32是覆盖外部端子电极21、31的从基体10的露出部分的Ni镀层、覆盖Ni镀层的表面的Sn镀层的双层结构。Ni镀层的膜厚优选为3.0μm以上、9.0μm以下，在本实施方式中，Ni镀层的膜厚例如为4.5μm。Sn镀层的膜厚优选为2.0μm以上、6.0以下，在本实施方式中，Sn镀层的膜厚例如为3.5μm。此外，覆盖层22、32也可以被省略。在该情况下，能够将外部端子电极21作为第一外部电极20，将外部端子电极31作为第二外部电极30。
线圈40以及电容器50是负责电子部件1的功能的元件，如图4所示，线圈40和电容器50设置于基体10内。线圈40的第一端与第一外部电极20连接，线圈40的第二端与第二外部电极30连接。电容器50连接在第一外部电极20与第二外部电极30之间，换句话说与线圈40以并联的方式电连接。线圈40和电容器50构成LC并联谐振电路。电子部件1在被安装于电路基板时，线圈40以及电容器50经由第一外部电极20以及第二外部电极30与电路基板的电路布线电连接。
如图3所示，线圈40具有集中因经由第一外部电极20以及第二外部电极输入输出的电流而产生的磁通量且产生较大的电感的线圈部40a、将线圈部40a的两端与第一外部电极20、第二外部电极30电连接的第一引出导体层40b、第二引出导体层40c。如图2、图4所示，线圈部40a包括在基体10内沿宽度方向W排列的多个线圈导体层41a～41f、以及在宽度方向W上连接线圈导体层41a～41f的导通孔导体层42a～42f。
如图3所示，从宽度方向W观察，线圈导体层41a～41f的一部分相互重叠而形成大致圆形的轨道。因此，从宽度方向W观察，线圈部40a形成为大致圆形。此外，所谓的“相互重叠”也包括因制造偏差等而稍微不重叠的情况。此外，线圈部40a的形状并不限于该形状，例如，也可以形成外形为椭圆形、矩形、或者其它多边形、这些多个图形的组合等形状的轨道。
在本实施方式的线圈部40a，将线圈部40a的内周中的最低、换句话说最接近安装面11的点设为最下点PD。另外，将线圈部40a的内周中的最高、换句话说距离安装面11最远的点设为最上点PU。此外，所谓的线圈部40a的内周是多个线圈导体层41a～41f相互重合的大致圆形的轨道的内周。例如，在图3中，与用虚线表示的线圈导体层41f重叠的线圈导体层41c、41d(参照图5)的内周是线圈部40a的内周。而且，将最下点PD与最上点PU的中间的点设为线圈部40a的中间点PC。在本实施方式中，线圈部40a的中间点PC在高度方向T上位于比基体10的中心靠上方。换句话说，线圈部40a的中间点PC比基体10的中心向上方偏移。
将基体10的高度尺寸设为T1，将线圈部40a的中间点PC距离安装面11的高度设为D1。高度D1与高度尺寸T1之比D1/T1例如优选为0.51≤D1/T1≤0.71的范围内。若比D1/T1为0.51以上，则在将电子部件1安装于电路基板时，由线圈部40a产生的磁通量难以被电路基板的电路布线遮挡。另外，若比D1/T1为0.71以下，则容易确保线圈部40a的内径，因而容易确保线圈40的L值、Q值。
在本实施方式中，第一外部电极20和第二外部电极30各自的上端在基体10的高度方向T上，位于基体10的高度尺寸的1/2的高度。因此，在本实施方式中，线圈部40a的中间点PC位于比第一外部电极20和第二外部电极30的上端靠上方(与基体10的安装面11相反侧)的位置。
作为线圈40的线圈导体层41a～41f、导通孔导体层42a～42f以及第一引出导体层40b、第二引出导体层40c的材料，例如，能够使用银(Ag)、铜(Cu)、金(Au)等电阻较小的金属、以这些金属为主要成分的合金等导电性材料等。
如图5所示，线圈导体层41a～41f是在基体10内，沿着绝缘体层63c～63h的主面卷绕成小于1周的平面状的导体层。各线圈导体层41a～41f经由在宽度方向W上贯通绝缘体层63d～63h的导通孔导体层42a～42f串联地电连接。此外，在图5中，用点划线示出了导通孔导体层42a～42f。这样，卷绕成小于1周的多个线圈导体层41a～41f经由导通孔导体层42a～42f相互串联地电连接，从而线圈部40a构成卷绕成立体螺旋状(Helical)的螺旋。
此外，线圈导体层41a～41f在第一外部电极20与第二外部电极30之间整体上串联连接即可。例如，线圈导体层41c、41d具有部分相互并联连接的并联部，但若以从与线圈导体层41b连接的线圈导体层41c的端部到与线圈导体层41e连接的线圈导体层41d的端部的路径观察，可以说线圈导体层41c、41d串联连接。因此，线圈部40a由多个线圈导体层41a～41f以串联的方式电连接而成。
第一引出导体层40b是在基体10内，在绝缘体层63c的主面上延伸成直线状的形状，将成为线圈部40a的第一端侧的线圈导体层41a和第一外部电极20中的与线圈导体层41a处于相同层的外部导体层21c电连接。在本实施方式中，第一引出导体层40b是从绝缘体层63c的主面的上方并且线圈部40a的大致圆形的轨道的上部附近朝向外部导体层21c的上端延伸成直线状的形状。第二引出导体层40c是在基体10内，在绝缘体层63h的主面上延伸成直线状的形状，将成为线圈部40a的第二端侧的线圈导体层41f和第二外部电极30中的与线圈导体层41f处于相同层的外部导体层31h电连接。在本实施方式中，第二引出导体层40c是从绝缘体层63h的主面的上方并且线圈部40a的大致圆形的轨道的上部附近朝向外部导体层31h的上端延伸成直线状的形状。
如图3所示，电容器50设置在基体10的至少安装面11与线圈40之间。在本实施方式中，电容器50设置在基体的安装面11与第一端面15以及第二端面16与线圈40之间。
电容器50包括设置于基体10的安装面11与线圈40之间的第一电容部50a、设置于基体10的第一端面15与线圈40之间的第二电容部50b、以及设置于基体10的第二端面16与线圈40之间的第三电容部50c。因此，从宽度方向W观察，电容器50不与线圈部40a重叠。因此，电容器50不遮挡由线圈部40a产生的磁通量，所以能够提高线圈40的电感值(L值)的获取效率，并能够抑制线圈40的Q值的降低。此外，在本实施方式中，在电容器50中，第一电容部50a、第二电容部50b以及第三电容部50c一体化，没有明确的区分。
如图5所示，电容器50包括设置于基体10内且沿着绝缘体层63a～63j的主面上的板状的多个电容器导体层51a～51j。
在绝缘体层63a的主面上，电容器导体层51a与外部导体层21a连接。电容器导体层51a为根据圆形切除长方形的一部分而成的大致U字状。具体而言，从宽度方向W观察，电容器导体层51a具有隔着一定的间隔沿着线圈部40a的大致圆形而成的形状。换句话说，电容器导体层51a包括相当于第一电容部50a、第二电容部50b以及第三电容部50c的部分。另外，电容器导体层51a具有隔着一定的间隔沿着位于相同层的外部导体层21a、31a的形状。
在绝缘体层63b的主面上，电容器导体层51b与外部导体层31b连接。电容器导体层51b除了与外部导体层31b的连接部分，呈与电容器导体层51a相同的大致U字状。因此，电容器导体层51b包括相当于第一电容部50a、第二电容部50b以及第三电容部50c的部分。另外，从宽度方向W观察，电容器导体层51b具有隔着一定的间隔沿着线圈部40a的大致圆形而成的形状，具有隔着一定的间隔沿着位于相同层的外部导体层21b、31b的形状。
在绝缘体层63c的主面上，电容器导体层51c与外部导体层21c连接。电容器导体层51c与位于相同层的线圈40的第一引出导体层40b不接触，呈沿着夹持外部导体层31c所形成的角部的2个边延伸的大致L字状。因此，电容器导体层51c包括相当于第一电容部50a以及第三电容部50c的部分，不包括相当于第二电容部50b的部分。另外，电容器导体层51c具有隔着一定的间隔沿着位于相同层的线圈导体层41a以及外部导体层21c、31c的形状。
在绝缘体层63d的主面上，电容器导体层51d与外部导体层31d连接。电容器导体层51d除了与外部导体层21c、31d的连接部分以外，呈与电容器导体层51c相同的大致L字状。换句话说，从宽度方向W观察，电容器导体层51d不与第一引出导体层40b重叠。另外，电容器导体层51d包括相当于第一电容部50a以及第三电容部50c的部分，不包括相当于第二电容部50b的部分。并且，电容器导体层51d具有隔着一定的间隔沿着位于相同层的线圈导体层41b以及外部导体层21d、31d的形状。
在绝缘体层63e的主面上，电容器导体层51e与外部导体层21e连接。电容器导体层51e呈与电容器导体层51a相同的大致U字状。因此，电容器导体层51e包括相当于第一电容部50a、第二电容部50b以及第三电容部50c的部分。另外，电容器导体层51e具有隔着一定的间隔沿着位于相同层的线圈导体层41c以及外部导体层21e、31e的形状。
在绝缘体层63f的主面上，电容器导体层51f与外部导体层31f连接。电容器导体层51f呈与电容器导体层51b相同的大致U字状。因此，电容器导体层51f包括相当于第一电容部50a、第二电容部50b以及第三电容部50c的部分。另外，电容器导体层51f具有隔着一定的间隔沿着位于相同层的线圈导体层41d以及外部导体层21f、31f的形状。
在绝缘体层63g的主面上，电容器导体层51g与外部导体层21g连接。电容器导体层51g呈沿着夹持外部导体层21g所形成的角部的2个边延伸的大致L字状。从宽度方向W观察，该电容器导体层51g不与后述的绝缘体层63h的第二引出导体层40c重叠。另外，电容器导体层51g包括相当于第一电容部50a以及第二电容部50b的部分，不包括相当于第三电容部50c的部分。并且，电容器导体层51g具有隔着一定的间隔沿着位于相同层的线圈导体层41e以及外部导体层21g、31g的形状。
在绝缘体层63h的主面上，电容器导体层51h与外部导体层31h连接。电容器导体层51h不与形成于绝缘体层63h的第二引出导体层40c接触，呈沿着夹持外部导体层21h所形成的角部的2个边延伸的大致L字状。因此，电容器导体层51h包括相当于第一电容部50a以及第二电容部50b的部分，不包括相当于第三电容部50c的部分。另外，电容器导体层51h具有隔着一定的间隔沿着位于相同层的线圈导体层41f以及外部导体层21h、31h的形状。
在绝缘体层63i、63j的主面上，电容器导体层51i与外部导体层21i连接，电容器导体层51j与外部导体层31j连接。电容器导体层51i、51j分别是与电容器导体层51a、51b相同的U字状。因此，电容器导体层51i、51j包括相当于第一电容部50a、第二电容部50b以及第三电容部50c的部分。另外，从宽度方向W观察，电容器导体层51i、51j具有隔着一定的间隔沿着线圈部40a的大致圆形的形状，并且具有隔着一定的间隔沿着位于相同层的外部导体层21i、31i、21j、31j的形状。
如以上那样，多个电容器导体层51a～51j与第一外部电极20和第二外部电极30中的任意一个电连接，与第一外部电极20连接的电容器导体层51a、51c、51e、51g、51i和与第二外部电极30连接的电容器导体层51b、51d、51f、51h、51j沿着宽度方向W交替地排列。由此，电容器50在第一外部电极20与第二外部电极30之间，构成并联地电连接的多个电容器。
作为各电容器导体层51a～51j的材料，例如，能够使用银(Ag)、铜(Cu)、金(Au)等电阻较小的金属、以这些金属为主要成分的合金等导电性材料等。
在这里，如图2、图3所示，在电子部件1中，在宽度方向W上，对于相互相邻的电容器导体层51c、51d，位于相同层的线圈导体层41b与电容器导体层51d之间的最短间隔比同样位于相同层的线圈导体层41a与电容器导体层51c之间的最短间隔大。
另外，在电子部件1中，不仅是上述最短间隔，电容器导体层51d的沿着线圈导体层41b的形状部分的与线圈导体层41b之间的一定的间隔(第一间隔)也比电容器导体层51c的沿着线圈导体层41a的形状部分的与线圈导体层41a之间的一定的间隔(第二间隔)大。
另外，如图2所示，在电子部件1中，不仅在电容器导体层51c与电容器导体层51d之间，满足上述最短间隔、一定的间隔的关系，对于与线圈导体层41a～41f位于相同层的电容器导体层51c～51h中的、在宽度方向W上相互相邻的任意2个电容器导体层，也满足相同的关系。特别是，与线圈导体层41a～41f位于相同层的电容器导体层51c～51h具有隔着一定的间隔沿着该线圈导体层41a～41f的形状，该一定的间隔沿着宽度方向W交替地成为上述的第一间隔、上述的第二间隔。
此外，上述的最短间隔、一定的间隔的大小的差异例如为5μm。
线圈导体层41a～41f的宽度例如优选为12μm以上、20μm以下。例如，宽度为16μm。线圈导体层41a～41f的厚度例如优选为6μm以上、10μm以下。例如，厚度是8μm。绝缘体层的厚度例如优选为5.5μm以上、11μm以下。例如，绝缘体层的厚度例如为8μm。此外，这里所示的绝缘体层的厚度例如为图2所示的由线圈导体层41a和线圈导体层41b夹着的绝缘体层的厚度。线圈40的线圈长度(在图2中，为线圈部40a的从宽度方向W的下端到上端的长度)例如优选为80μm以上、85μm以下。例如，线圈40的线圈长度例如为82μm。
电容器50的对置面的面积例如优选为0.01mm2以上、0.4mm2以下。电容器50的对置面的面积例如为0.25mm2。
最外层(绝缘体层61、65)的厚度例如优选为27.5μm以上、32.5μm以下。最外层厚度例如为30μm。侧间隙优选为20μm以上、50μm以下。侧间隙例如为35μm。此外，侧间隙是指从内部导体(线圈导体层41a～41f、电容器导体层51a～51j)的最外侧的点到绝缘体层60的外周(基体10的上表面12等)的间隔。
如图2、图3以及图5所示，线圈部40a以及第一引出导体层40b、第二引出导体层40c具有相对于与安装面11正交的轴线对称(180度旋转)的结构。因此，即使将第一外部电极20以及第二外部电极30、连接第一外部电极20以及第二外部电极30的基板布线的连接关系相反，也可得到相同的特性。
(制造方法)
接下来，参照图5对上述的电子部件1的制造方法进行说明。
首先，形成母绝缘体层。所谓的母绝缘体层是多个成为基体10的部分连接成矩阵状的状态的绝缘体层。具体而言，例如准备多片在薄膜上通过丝网印刷涂覆以硼硅酸玻璃为主要成分的绝缘浆料并制片而成的绝缘体片(生片)。
接下来，在上述绝缘体片上，在应形成图5所示的外部导体层21a～21i、31a～31j、电容器导体层51a～51j、线圈导体层41a～41f以及导通孔导体层42a～42f的部分上通过丝网印刷涂覆包括上述的线圈40所使用的导电性材料的导电浆料。若详细叙述，在形成图5所示的绝缘体层63a的绝缘片的主面上，在应形成外部导体层21a、31a以及电容器导体层51a的部分涂覆导电浆料。另外，在形成绝缘体层63b的绝缘片上，通过激光等在应形成外部导体层21b、31b的部分形成贯通孔，在该贯通孔内以及绝缘片的主面上，在应形成外部导体层21b、31b以及电容器导体层51b的部分涂覆导电浆料。另外，在形成绝缘体层63c的绝缘片上，在应形成外部导体层21c、31c的部分形成贯通孔，并在该贯通孔内以及绝缘片的主面上，在应形成外部导体层21c、31c以及线圈导体层41a以及电容器导体层51c的部分涂覆导电浆料。另外，在形成绝缘体层63d～63h的绝缘片上，在应形成外部导体层21d～21h、31d～31h以及导通孔导体层42a～42f的部分形成贯通孔，并在该贯通孔内以及绝缘片的主面上，在应形成外部导体层21d～21h、31d～31h、线圈导体层41b～41f、电容器导体层51d～51h、以及导通孔导体层42a～42f的部分涂覆导电浆料。另外，在形成绝缘体层63i、63j的绝缘片上，在应形成外部导体层21i、21j、31i、31j的部分形成贯通孔，并在该贯通孔内以及绝缘片的主面上，在应形成外部导体层21i、21j、31i、31j以及电容器导体层51i、51j的部分涂覆导电浆料。在层叠像这样涂覆有导电性浆料的绝缘体片、以及形成绝缘体层61、62、64、65的绝缘片之后，通过压焊，形成母绝缘体层。
接下来，通过切割、闸刀等切断母绝缘体层，并单片化为成为基体10的绝缘体层。进一步，通过烧制炉等对单片化的绝缘体层进行烧制，从而形成埋入有外部导体层21a～21j、31a～31j、线圈导体层41a～41f、电容器导体层51a～51j以及导通孔导体层42a～42f的基体10。此外，考虑到烧制时绝缘体层收缩，将单片化的绝缘体层的尺寸切断为比基体10大。
接下来，对上述基体10实施滚筒加工并对基体10的角进行R倒角。此时，通过滚筒镀层，在基体10的表面按照镍、铜、锡的顺序形成覆盖层22、32，若形成第一外部电极20、第二外部电极30，则电子部件1完成。
此外，上述的制造方法是例示，只要能够实现电子部件1的结构，也可以通过其他公知的制造方法来进行置换或追加。
(作用)
接下来，对上述的电子部件1的作用进行说明。
在电子部件1中，如上述那样，具备：具有第一侧面13的基体10、在基体10内沿着与第一侧面13平行的主面卷绕的多个线圈导体层41a～41f、以及设置于基体10内且与第一侧面13平行的板状的多个电容器导体层51a～51j。另外，多个线圈导体层41a～41f以及多个电容器导体层51a～51j沿与第一侧面13垂直的宽度方向W(层叠方向)排列。多个电容器导体层51a～51j包括在宽度方向W上相互相邻的电容器导体层51d(第一电容器导体层的一个例子)以及电容器导体层51c(第二电容器导体层的一个例子)。多个线圈导体层41a～41f包括与电容器导体层51d位于相同层的线圈导体层41b(第一线圈导体层的一个例子)、和与电容器导体层51c位于相同层的线圈导体层41a(第二线圈导体层的一个例子)。而且，线圈导体层41b与电容器导体层51d之间的最短间隔比线圈导体层41a与电容器导体层51c之间的最短间隔大。
根据该结构，如图2～4所示，从宽度方向W观察，电容器导体层51c的线圈导体层41a侧的端部不与电容器导体层51d重叠。因此，例如，即使在制造工序中，电容器导体层51c的线圈导体层41a侧的端部的形成位置偏离，也只是原来不与电容器导体层51d对置的部分的位置变动，给在电容器导体层51c与电容器导体层51d之间产生的电容值带来的影响较小。因此，根据该结构，能够抑制在宽度方向W上对置的电容器导体层51c、51d之间的电容值的偏差。
另外，在电子部件1中，电容器导体层51d具有隔着一定的第一间隔沿着线圈导体层41b的形状，电容器导体层51c具有隔着一定的第二间隔沿着线圈导体层41a的形状，第一间隔比第二间隔大。
根据该结构，如图2～4所示，对于电容器导体层51c的沿着线圈导体层41a的形状部分，从宽度方向W观察，也不与电容器导体层51d重叠。因此，根据与上述最短距离相同的理由，能够进一步抑制在宽度方向W上对置的电容器导体层51c、51d之间的电容值的偏差。
另外，在电子部件1中，多个线圈导体层41a～41f分别与多个电容器导体层51c～51h中的任意一个位于相同层，与线圈导体层41a～41f位于相同层的电容器导体层51c～51h具有隔着一定的间隔沿着该线圈导体层41a～41f的形状。而且，上述一定的间隔沿着宽度方向W交替地成为上述第一间隔、上述第二间隔。
根据该结构，不仅是电容器导体层51c，电容器导体层51e、51g的沿着线圈导体层41c、41e的形状部分，从宽度方向W观察，也不与电容器导体层51d、51f、51h重叠，根据与上述相同的理由，能够抑制在宽度方向W上对置的电容器导体层51d～51h之间的电容值的偏差。
综上所述，在电子部件1中，能够抑制电容值的偏差。
此外，在电子部件1中，电容值会给由线圈40和电容器50构成的LC谐振电路的谐振频率带来影响。因此，在电子部件1中，通过如上述那样抑制电容值的偏差，能够抑制谐振频率的偏差。
此外，制作规定个数n(例如n＝500)个具有上述结构的电子部件1的实施例和作为比较例而位于相同层的线圈导体层41a～41f与电容器导体层51c～51h的间隔全部一定的电子部件，并测定了各个特性。
在上述的实施例以及比较例中，线圈40设定为对于频率为500MHz的输入信号，表示2.7nH的电感值(L值)、14.0的Q值。同样地，在实施例以及比较例中，电容器50设定为对于频率为500MHz的输入信号，表示1.58pF的电容值C。此时，实施例对于作为目标值的2.4GHz的谐振频率f0，谐振频率的偏差为±54MHz。另一方面，在比较例中，对于作为目标值的2.4GHz的谐振频率f0，谐振频率的偏差为±130MHz。因此，根据上述的电子部件1的结构，能够降低特性(谐振频率)的偏差。
另外，在电子部件1中，如图5所示，线圈导体层41a～41f在导通孔导体层42c与导通孔导体层42d之间，具有线圈导体层41c与线圈导体层41d相互并联地电连接的并联部。这样的并联部能够降低线圈40的电阻值，并且能够提高线圈40的Q值，换句话说能够提高LC谐振电路的Q特性。
另外，在电子部件1中，如图3以及图5所示，电容器50的电容器导体层51a～51j具有长方形的外形，并被切口成不与线圈导体层41a～41f重叠。因此，电容器导体层51a～51j具有隔着一定的第三间隔沿着第一外部电极20以及第二外部电极30的形状。因此，在第一外部电极20、第二外部电极30与电容器导体层51a～51j之间也产生电容值，从而能够提高电容值的获取效率。因此，对于规定的电子部件1的外形尺寸，也能够将谐振频率设为更低频侧，能够扩宽电子部件1的设计范围。
另外，在电子部件1中，如图2～4所示，电容器导体层51b、51d、51f、51h、51j的上述第三间隔比电容器导体层51a、51c、51e、51g、51i的上述第三间隔大。根据该结构，在电子部件1中，能够进一步抑制电容值的偏差。
另外，在电子部件1中，如图5所示，线圈导体层41a～41f分别是卷绕成卷绕数(匝数)小于1周，并切去圆环的一部分的形状。在该线圈导体层41a～41f的两端部之间的切口部分，线圈导体层41a～41f与其他层的线圈导体层41a～41f连接。换句话说，该切口部成为切换形成线圈导体层的层的切换部。而且，线圈导体层41a～41f的切口部朝向位于相同层的电容器导体层51c～51h。在该情况下，在基体10中，各线圈导体层41a～41f的切口部未到达未配置有电容器导体层51a～51j的上表面12侧。因此，能够降低基体10内的导体层的配置的偏差，所以能够减小基体10内的热应力之差。由于上述热应力之差给电子部件1的可靠性带来影响，所以根据上述结构，在电子部件1中能够提高可靠性。
另外，对于电子部件1而言，在基体10中，将第一外部电极20和第二外部电极30所露出的安装面11朝向电路基板安装。线圈40是将沿着同与安装面11正交的第一侧面13以及第二侧面14相垂直的方向排列的多个线圈导体层41a～41f串联连接而成的螺旋状的线圈。因此，线圈40的线圈轴相对于所安装的电路基板平行。因此，由线圈40产生的磁通量难以被电路基板的电路布线遮挡。因此，线圈40的电感值(L值)的获取效率提高，并且抑制线圈40以及电子部件1的Q值的降低。
另外，在电子部件1中，第一外部电极20、线圈40(第一引出导体层40b、多个线圈导体层41a～41f、第二引出导体层40c)、第二外部电极30依次串联地电连接，电容器导体层51a～51j分别与第一外部电极20和第二外部电极30中的任意一方电连接。而且，与第一外部电极20连接的电容器导体层51a、51c、51e、51g、51i和与第二外部电极30连接的电容器导体层51b、51d、51f、51h、51j沿着宽度方向W交替地排列。根据该结构，能够在第一外部电极20与第二外部电极30之间构成并联LC谐振电路。
另外，在电子部件1中，沿着与安装面11正交的高度方向T，安装面11、电容器导体层51c～51h、线圈导体层41a～41f依次排列。根据该结构，相对于电路基板(电路布线)，线圈40相对较远，电容器50相对较近，能够一同提高线圈40的Q值、电容器50的电容值，能够提高电子部件的特性。
另外，在电子部件1中，仅第一外部电极20从第一端面15露出，仅第二外部电极30从第二端面16露出。根据该结构，第一外部电极20、第二外部电极30也从与电路基板垂直的第一端面15以及第二端面16露出，在安装时安装焊料形成圆角，所以能够提高电子部件的安装性。
另外，在电子部件1中，如图5所示，电容器导体层51a～51j包括与第一引出导体层40b位于相同层的电容器导体层51c、以及与电容器导体层51c(第三电容器导体层的一个例子)在宽度方向W上相邻的电容器导体层51d(第四电容器导体层的一个例子)。而且，从宽度方向W观察，电容器导体层51d不与电容器导体层51c重叠。由于第一引出导体层40b的线宽度较细(例如，15μm)，所以基于与第一引出导体层40b重叠的电容器导体层51d的电容值容易形成偏差。因此，通过将电容器导体层51d形成为不与第一引出导体层40b重叠，从而能够抑制电容值的偏差。如图5所示，这对于第二引出导体层40c与电容器导体层51g之间也相同。
如以上描述的那样，根据本实施方式，起到以下的效果。
(1)在电子部件1中，具备：具有第一侧面13的基体10、沿着与第一侧面13平行的主面卷绕的线圈导体层41a～41f、以及与第一侧面13平行的板状的电容器导体层51a～51j。线圈导体层41a～41f以及电容器导体层51a～51j沿与第一侧面13垂直的宽度方向W排列。电容器导体层51a～51j包括在宽度方向W上相互相邻的电容器导体层51d以及电容器导体层51c。线圈导体层41a～41f包括与电容器导体层51d位于相同层的线圈导体层41b、以及与电容器导体层51c位于相同层的线圈导体层41a。线圈导体层41b与电容器导体层51d之间的最短间隔比线圈导体层41a与电容器导体层51c之间的最短间隔大。由此，能够抑制在宽度方向W上对置的电容器导体层51c、51d之间的电容值的偏差。在电子部件1中，电容值会对由线圈40和电容器50构成的LC谐振电路的谐振频率带来影响。
(2)在电子部件1中，电容器导体层51d具有隔着一定的第一间隔沿着线圈导体层41b的形状，电容器导体层51c具有隔着一定的第二间隔沿着线圈导体层41a的形状，第一间隔比第二间隔大。从宽度方向W观察，电容器导体层51c的沿着线圈导体层41a的形状部分也不与电容器导体层51d重叠。因此，能够进一步抑制在宽度方向W上对置的电容器导体层51c、51d之间的电容值的偏差。
(3)在电子部件1中，多个线圈导体层41a～41f分别与多个电容器导体层51c～51h中的任意一个位于相同层，与线圈导体层41a～41f位于相同层的电容器导体层51c～51h具有隔着一定的间隔沿着该线圈导体层41a～41f的形状。而且，上述一定的间隔沿着宽度方向W交替地成为上述第一间隔、上述第二间隔。根据该结构，能够抑制在宽度方向W上对置的电容器导体层51d～51h之间的电容值的偏差。
(4)在电子部件1中，电容值会给由线圈40和电容器50构成的LC谐振电路的谐振频率带来影响。因此，在电子部件1中，通过如上述那样抑制电容值的偏差，从而能够抑制谐振频率的偏差。
(5)在电子部件1中，线圈导体层41a～41f具有在导通孔导体层42c与导通孔导体层42d之间，线圈导体层41c与线圈导体层41d相互并联地电连接的并联部。这样的并联部能够降低线圈40的电阻值，能够提高线圈40的Q值，换句话说能够提高LC谐振电路的Q特性。
(6)电容器50的电容器导体层51a～51j具有长方形的外形，并被切口成不与线圈导体层41a～41f重叠。因此，电容器导体层51a～51j具有隔着一定的第三间隔沿着第一外部电极20以及第二外部电极30的形状。因此，在第一外部电极20、第二外部电极30与电容器导体层51a～51j之间也产生电容值，能够提高电容值的获取效率。而且，能够将电子部件1的谐振频率设为低频侧，能够扩宽电子部件1的设计范围。
(7)线圈导体层41a～41f分别是卷绕成卷绕数(匝数)小于1周，并切去圆环的一部分的形状。该线圈导体层41a～41f的两端部之间的切口部分与位于相同层的电容器导体层51c～51h对置，在基体10中，各线圈导体层41a～41f的切口部不会到达未配置有电容器导体层51a～51j的上表面12侧。因此，能够降低基体10内的导体层的配置的偏差，所以能够减小基体10内的热应力之差。由于上述热应力之差会影响电子部件1的可靠性，所以根据上述结构，在电子部件1中能够提高可靠性。
(8)在电子部件1中，电容器导体层51b、51d、51f、51h、51j的第三间隔比电容器导体层51a、51c、51e、51g、51i的第三间隔大。根据该结构，在电子部件1中，能够进一步抑制电容值的偏差。
(9)对于电子部件1而言，在基体10中，将第一外部电极20和第二外部电极30露出的安装面11朝向电路基板进行安装。线圈40是将沿着同与安装面11正交的第一侧面13以及第二侧面14相垂直的方向排列的多个线圈导体层41a～41f串联连接而成的螺旋状的线圈。因此，线圈40的线圈轴与安装的电路基板平行。因此，由线圈40产生的磁通量很难被电路基板的地线、焊盘遮挡。因此，线圈40的电感值(L值)的获取效率提高，能够抑制线圈40以及电子部件1的Q值的降低。
(10)在电子部件1中，第一外部电极20、线圈40(第一引出导体层40b、多个线圈导体层41a～41f、第二引出导体层40c)、第二外部电极30依次串联地电连接，电容器导体层51a～51j分别与第一外部电极20和第二外部电极30中的任意一方电连接。而且，与第一外部电极20连接的电容器导体层51a、51c、51e、51g、51i和与第二外部电极30连接的电容器导体层51b、51d、51f、51h、51j沿着宽度方向W交替地排列。因此，能够在第一外部电极20与第二外部电极30之间构成并联LC谐振电路。
(11)在电子部件1中，安装面11、电容器导体层51c～51h、线圈导体层41a～41f沿着与安装面11正交的高度方向T依次排列。因此，相对于电路基板(电路布线)，线圈40相对较远，电容器50相对较近，能够一同提高线圈40的Q值、电容器50的电容值，能够提高电子部件的特性。
(12)在电子部件1中，如图5所示，电容器导体层51a～51j包括与第一引出导体层40b位于相同层的电容器导体层51c、与电容器导体层51c在宽度方向W上相邻的电容器导体层51d。而且，从宽度方向W观察，电容器导体层51d与电容器导体层51c不重叠。像这样，通过将电容器导体层51d形成为不与第一引出导体层40b重叠，从而能够抑制电容值的偏差。对于第二引出导体层40c和电容器导体层51g之间也相同地能够抑制电容值的偏差。
(13)在电子部件1中，仅第一外部电极20从第一端面15露出，且仅第二外部电极30从第二端面16露出。根据该结构，第一外部电极20、第二外部电极30也从与电路基板相垂直的第一端面15以及第二端面16露出，在安装时安装焊料形成圆角，所以能够提高电子部件的安装性。
此外，上述实施方式也可以以如下的方式来实施。
·如图6所示，也可以形成与第一引出导体层40b位于相同层，且不与多个线圈导体层41a～41f、多个电容器导体层51a～51j、第一外部电极20、第二外部电极30以及第一引出导体层40b、第二引出导体层40c中的任意一个连接的虚拟导体层101。此时，优选从宽度方向W观察，虚拟导体层101与多个电容器导体层51a～51j中的任意一个重叠。此外，虽然省略了图示，但也可以与图5所示的第二引出导体层40c相同层地形成相同的虚拟导体层。由于通过虚拟导体层101，能够降低基体10内的导体层的配置的偏差，所以能够减小基体10内的热应力之差。因此，能够不给电容值带来影响地降低线圈导体层41a～41f与电容器导体层51a～51j之间的短路发生率。
·对于上述实施方式，也可以多个线圈导体层41a～41f包括两端部之间的切换部不朝向位于相同层的电容器导体层(51c～51h中的任意一个)的线圈导体层。
例如，如图7所示，绝缘体层111的线圈导体层112的切换部(切口部)朝向与电容器导体层113相反侧。在该情况下，线圈导体层112与电容器导体层113对置的部分比实施方式(例如图5所示的线圈导体层41b)多。因此，能够增大在线圈与电容器之间产生的电容值，在电子部件1中，能够进一步增大可获取的电容值的调整范围。
·对于上述实施方式，也可以为不具有并联部的线圈。
如图8所示，在绝缘体层63e，形成有线圈导体层121。该线圈导体层121与图5所示的线圈导体层41c相比，省略了用于连接导通孔导体层42c的导通孔焊盘。在使用该线圈导体层121的情况下，例如，在图5所示的绝缘体层63f，形成从连接导通孔导体层42d的导通孔焊盘到连接导通孔导体层42e的导通孔焊盘的线圈导体层。
·在上述实施方式中，也可以适当地变更绝缘体层、线圈导体层、电容器导体层、外部导体层的层数。
例如，也可以在图5所示的绝缘体层63b、63i形成线圈导体层。另外，也可以在绝缘体层63a、63b、63i、63j形成线圈导体层。另外，也可以在绝缘体层63a、63b形成线圈导体层。另外，也可以在绝缘体层63i、63j形成线圈导体层。若这样，能够在层叠有相同的数量的绝缘体层60而成的基体上，增加线圈40的卷绕数，能够增大电感值L值。换句话说，在包括相同的大小的基体的电子部件中，能够增大L值的获取范围。
另外，也可以省略绝缘体层63a、63j的电容器导体层51a、51j。另外，也可以省略绝缘体层63a、63b、63i、63j的电容器导体层51a、51b、51i、51j。另外，也可以省略绝缘体层63a、63b的电容器导体层51a、51b。另外，也可以省略绝缘体层63i、63j的电容器导体层51i、51j。
·在上述实施方式中，将第一外部电极20的外部端子电极21和第二外部电极30的外部端子电极31埋入基体10，但也可以设置于基体10的外部。
·在上述实施方式中，对于电容器导体层51c～51h中的在宽度方向W上相互相邻的任意2个电容器导体层，对于最短间隔、一定的间隔，满足相同的关系，但这不是必须的，在宽度方向W上至少一个相互相邻的电容器导体层的组合中，最短间隔、一定的间隔不同即可。
·在上述实施方式中，为电容器导体层51b、51d、51f、51h、51j的上述第三间隔比电容器导体层51a、51c、51e、51g、51i的上述第三间隔大的结构，但并不限于此。例如，也可以在宽度方向W中，相互相邻的电容器导体层的第三间隔相等，也可以在电容器导体层51a～51j的全部中，第三间隔为一定，也可以零乱地设定为不具有特定的关系。

Claims (13)

1.一种电子部件，具备：
具有第一侧面的基体；
在所述基体内沿着与所述第一侧面平行的主面卷绕的多个线圈导体层；以及
设置于所述基体内并且与所述第一侧面平行的板状的多个电容器导体层，
所述多个线圈导体层以及所述多个电容器导体层沿着与所述第一侧面垂直的层叠方向排列，
所述多个电容器导体层包括在所述层叠方向上相互相邻的第一电容器导体层以及第二电容器导体层，
所述多个线圈导体层包括与所述第一电容器导体层位于相同层的第一线圈导体层以及与所述第二电容器导体层位于相同层的第二线圈导体层，
所述第一线圈导体层与所述第一电容器导体层之间的最短间隔比所述第二线圈导体层与所述第二电容器导体层之间的最短间隔大。
2.根据权利要求1所述的电子部件，其中，
所述第一电容器导体层具有隔着一定的第一间隔沿着所述第一线圈导体层的形状，
所述第二电容器导体层具有隔着一定的第二间隔沿着所述第二线圈导体层的形状，
所述第一间隔比所述第二间隔大。
3.根据权利要求2所述的电子部件，其中，
所述多个线圈导体层分别与所述多个电容器导体层中的任意一个位于相同层，
与所述线圈导体层位于相同层的所述电容器导体层具有隔着一定的间隔沿着该线圈导体层的形状，所述一定的间隔沿着所述层叠方向交替地成为所述第一间隔、所述第二间隔。
4.根据权利要求1～3中任一项所述的电子部件，其中，
所述多个线圈导体层具有相互以并联的方式电连接的并联部。
5.根据权利要求1～4中任一项所述的电子部件，其中，
所述多个线圈导体层分别与所述多个电容器导体层中的任意一个位于相同层，并且卷绕成小于1周，并且两端部之间的切口部朝向位于相同层的所述电容器导体层。
6.根据权利要求1～4中任一项所述的电子部件，其中，
所述多个线圈导体层包括与所述多个电容器导体层中的任意一个位于相同层，并且卷绕成小于1周，并且两端部之间的切口部不朝向位于相同层的所述电容器导体层的线圈导体层。
7.根据权利要求1～6中任一项所述的电子部件，其中，
还具备从所述基体露出的第一外部电极以及第二外部电极，
所述第一外部电极、所述多个线圈导体层、所述第二外部电极依次以串联的方式电连接，
所述多个电容器导体层分别与所述第一外部电极和所述第二外部电极中的任意一方电连接，与所述第一外部电极连接的电容器导体层和与所述第二外部电极连接的电容器导体层沿着所述层叠方向交替地排列。
8.根据权利要求7所述的电子部件，其中，
所述基体具有与所述第一侧面正交且露出所述第一外部电极以及所述第二外部电极的安装面，
所述安装面、所述第一电容器导体层、所述第一线圈导体层沿着与所述安装面正交的方向依次排列。
9.根据权利要求8所述的电子部件，其中，
所述基体具有与所述第一侧面以及所述安装面正交的第一端面以及第二端面，仅所述第一外部电极从所述第一端面露出，仅所述第二外部电极从所述第二端面露出。
10.根据权利要求7～9中任一项所述的电子部件，其中，还具备：
第一引出导体层，在所述基体内，沿着与所述第一侧面平行的主面延伸，将所述多个线圈导体层中的至少一个和所述第一外部电极电连接；以及
虚拟导体层，与所述第一引出导体层位于相同层，并且不与所述多个线圈导体层、所述多个电容器导体层、所述第一外部电极、所述第二外部电极以及所述第一引出导体层中的任意一个连接，
从所述层叠方向观察，所述虚拟导体层与所述多个电容器导体层中的任意一个重叠。
11.根据权利要求10所述的电子部件，其中，
所述多个电容器导体层包括与所述第一引出导体层位于相同层的第三电容器导体层、在所述层叠方向上与所述第三电容器导体层相邻的第四电容器导体层，
从所述层叠方向观察，所述第一引出导体层以及虚拟导体层不与所述第四电容器导体层重叠。
12.根据权利要求7～11中任一项所述的电子部件，其中，
所述多个电容器导体层具有隔着一定的第三间隔沿着所述第一外部电极以及所述第二外部电极中的至少一方的形状。
13.根据权利要求12所述的电子部件，其中，
所述第一电容器导体层的所述第三间隔比所述第二电容器导体层的所述第三间隔大。
CN201910276059.6A 2018-04-06 2019-04-08 电子部件 Active CN110350883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018073857A JP6763416B2 (ja) 2018-04-06 2018-04-06 電子部品
JP2018-073857 2018-04-06

Publications (2)

Publication Number Publication Date
CN110350883A true CN110350883A (zh) 2019-10-18
CN110350883B CN110350883B (zh) 2023-11-03

Family

ID=68099010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910276059.6A Active CN110350883B (zh) 2018-04-06 2019-04-08 电子部件

Country Status (3)

Country Link
US (1) US11587711B2 (zh)
JP (1) JP6763416B2 (zh)
CN (1) CN110350883B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029581B1 (ko) * 2018-04-12 2019-10-08 삼성전기주식회사 인덕터 및 그 제조방법
JP7222217B2 (ja) * 2018-10-30 2023-02-15 Tdk株式会社 積層コイル部品
US11783992B2 (en) * 2019-09-06 2023-10-10 Cyntec Co., Ltd. Integrally-formed inductor and a fabricatin method thereof
JP7473437B2 (ja) 2020-09-28 2024-04-23 Tdk株式会社 電子部品
JP7342892B2 (ja) * 2021-01-25 2023-09-12 株式会社村田製作所 インダクタ部品
WO2024014212A1 (ja) * 2022-07-13 2024-01-18 株式会社村田製作所 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037540A1 (en) * 2009-08-12 2011-02-17 Murata Manufacturing Co., Ltd. Laminated filter
US20160014886A1 (en) * 2014-07-11 2016-01-14 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
CN107045648A (zh) * 2016-02-09 2017-08-15 株式会社村田制作所 电子部件
CN108233678A (zh) * 2016-12-20 2018-06-29 三星电机株式会社 复合电子组件及具有复合电子组件的板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558977Y2 (zh) * 1974-12-17 1980-02-27
JPS6243909A (ja) * 1985-08-22 1987-02-25 Murata Mfg Co Ltd 共振器およびそれを用いたフイルタ
JPH046911A (ja) * 1990-04-24 1992-01-10 Tdk Corp 高周波フィルタ
JP2001134732A (ja) 1999-11-04 2001-05-18 Dainippon Printing Co Ltd ラベル
JP2001185972A (ja) * 1999-12-27 2001-07-06 Kyocera Corp 積層フィルタ
JP2002260949A (ja) * 2001-03-06 2002-09-13 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5835252B2 (ja) * 2013-03-07 2015-12-24 株式会社村田製作所 電子部品
KR102089694B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품
JP6217861B2 (ja) * 2014-07-08 2017-10-25 株式会社村田製作所 電子部品
JP2017183990A (ja) * 2016-03-30 2017-10-05 Tdk株式会社 共振器および伝送装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037540A1 (en) * 2009-08-12 2011-02-17 Murata Manufacturing Co., Ltd. Laminated filter
US20160014886A1 (en) * 2014-07-11 2016-01-14 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
CN107045648A (zh) * 2016-02-09 2017-08-15 株式会社村田制作所 电子部件
CN108233678A (zh) * 2016-12-20 2018-06-29 三星电机株式会社 复合电子组件及具有复合电子组件的板

Also Published As

Publication number Publication date
JP6763416B2 (ja) 2020-09-30
US11587711B2 (en) 2023-02-21
CN110350883B (zh) 2023-11-03
JP2019186696A (ja) 2019-10-24
US20190311832A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
CN110350883A (zh) 电子部件
CN106257603B (zh) 线圈部件
CN106531399B (zh) 层叠电子部件
CN104700982B (zh) 片式电子组件及其制造方法
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
JP4905498B2 (ja) 積層型セラミック電子部品
JP6238487B2 (ja) インダクタ及びその製造方法
KR100627700B1 (ko) 적층형 전자부품의 제조방법 및 적층형 전자부품
KR101548862B1 (ko) 칩형 코일 부품 및 그 제조 방법
KR102004787B1 (ko) 적층형 전자부품 및 그 제조방법
KR101219006B1 (ko) 칩형 코일 부품
EP1152438A1 (en) Multilayer inductor and method of manufacturing the same
US11527342B2 (en) Coil component and electronic device
US20160078997A1 (en) Inductor array chip and board having the same
EP0982742B1 (en) Module and method of manufacture
CN111584183B (zh) 电感器部件
US20150187486A1 (en) Multilayer electronic component and manufacturing method thereof
CN110459379A (zh) 层叠线圈部件
US20150187487A1 (en) Ceramic electronic component
CN109545502A (zh) 电子部件
KR20160069265A (ko) 칩 전자부품 및 그 실장기판
JP6830424B2 (ja) 巻線用コアおよびその製造方法ならびに巻線付き電子部品
JP4506425B2 (ja) インダクタ部品
CN107871586B (zh) 层叠型电子部件的制造方法
US20190013121A1 (en) Multilayer bead and board having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant