KR20010056903A - 칩 스케일 적층 칩 패키지와 그 제조 방법 - Google Patents
칩 스케일 적층 칩 패키지와 그 제조 방법 Download PDFInfo
- Publication number
- KR20010056903A KR20010056903A KR1019990058575A KR19990058575A KR20010056903A KR 20010056903 A KR20010056903 A KR 20010056903A KR 1019990058575 A KR1019990058575 A KR 1019990058575A KR 19990058575 A KR19990058575 A KR 19990058575A KR 20010056903 A KR20010056903 A KR 20010056903A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- terminal
- circuit board
- printed circuit
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 복수의 반도체 칩을 내재하도록 구성되며 반도체 칩 수준의 크기를 갖는 칩 스케일 적층 칩 패키지와 그 제조 방법에 관한 것으로서, 제 1칩의 집적회로 형성면의 상부에 제 1절연막, 금속배선, 제 2절연막, 및 금속배선이 복수의 영역에서 개구되도록 형성된 제 2절연막, 칩 가장자리로부터 소정 거리까지의 개구된 부분에서 금속배선과 접합되어 형성된 범프형 제 1칩 단자를 갖는 제 1칩과; 전극패드와 접합되도록 범프형 제 2칩 단자가 형성되고, 제 1칩 단자 내측 영역의 개구된 금속배선과 제 2칩 단자가 접합되며, 제 1칩 단자의 높이보다 작은 실장 높이를 가지며 제 1칩에 실장되어 있는 제 2칩과; 제 1칩 단자의 접합에 의해 제 1칩이 실장되는 인쇄회로기판; 및 인쇄회로기판에 부착되며 제 1칩 단자와 전기적으로 연결되는 제 3칩 단자를 포함하는 것을 특징으로 한다. 이에 따르면, 대용량이면서 소형의 고성능 패키지를 구현할 수 있다. 이에 따라 고집적 반도체 소자를 설계하는 시간과 비용을 절감할 수 있으며, 조립 원재료를 절감할 수 있어 제조 원가를 절감시킬 수 있다.
Description
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 복수의 반도체 칩을 내재하도록 구성되며 반도체 칩 수준의 크기를 갖는 적층 칩 패키지와 그 제조 방법에 관한 것이다.
오늘날 반도체 칩 패키지는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 가지며 저렴하게 제조될 수 있는 제품의 개발을 위하여 계속적인 발전을 거듭해 왔다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 BGA(Ball Grid Array) 패키지 기술이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여 주기판에 대한 실장면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점 등을 갖고 있다.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 주기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 갖고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 스케일 패키지(Chip Scale Package; CSP)이다.
칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십 개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 칩 스케일 패키지 중의 하나가 미국 테세라(Tessera)사에서 개발한 μBGA이다. μBGA 패키지에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 플랙서블 회로기판(flexible circuit board)과 같은 테이프 배선기판이다. 그리고, μBGA 패키지의 특징 중의 하나는 테이프 배선 기판에 형성된 윈도우를 통하여 반도체 칩의 전극패드에 빔 리드(beam lead)가 일괄적으로 접합된다는 점이다.
도 1은 테세라사의 μBGA 패키지를 나타낸 단면도이다.
도 1을 참조하면, 폴리이미드 테이프(polyimide tape;122)에 형성된 금속배선(125)과 빔 리드(121)가 테이프 배선 기판(120)을 구성하며, 탄성 중합체(135)가 테이프 배선 기판(120)과 반도체 칩(131) 사이에 개재된다. 빔 리드(121)는 반도체 칩(131)의 전극패드(132)와 접합되며, 폴리이미드 테이프(122)에 형성된 접속구멍을 통하여 접속구멍으로 노출된 금속배선 부분인 볼 안착부(124)에 부착된 솔더 볼과 연결된다. 전극패드(132)와 빔 리드(121)의 접합 부분은 에폭시 수지와 같은 성형 수지(150)에 의하여 보호된다. 한편, 빔 리드(121)는 반도체 칩(131)의 전극패드(132)와 접속되는 금속배선(125) 부분으로서, 전극패드(132)와의 양호한 접속을 위하여 금속배선의 표면에 금 도금막(127)이 형성된다. 그런데, 빔 리드(121)의 금속배선(125)에 금 도금을 하는 과정에서 폴리이미드 테이프(122)의 외측에 노출된 금속배선(125)뿐만 아니라 볼 안착부(124)상에도 금 도금막(127)이 형성되기 때문에 솔더 볼(153)은 실질적으로 볼 안착부(124)의 금 도금막(127) 위에 형성된다.
이와 같은 반도체 칩 패키지의 경우에 1개의 반도체 칩을 포함하는 형태로서용량의 증가에는 한계가 있다. 이의 극복을 위하여 다수의 반도체 칩을 포함하는 구조가 개발되고 있으나 대부분 반도체 칩의 크기에 비해 패키지 크기가 상당히 크고 패키지의 두께와 무게도 상대적으로 큰 문제가 있다.
따라서 본 발명의 목적은 다수의 반도체 칩을 포함하면서도 고집적, 고성능으로서 크기가 작고 경량의 칩 스케일 적층 칩 패키지와 그 제조 방법을 제공하는 데에 있다.
도 1은 테세라(Tessera)사의 μBGA 패키지를 나타낸 단면도.
도 2a 내지 도 6은 본 발명에 따른 칩 스케일 적층 칩 패키지의 제조 공정을 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11,31; 웨이퍼 12,32; 반도체 칩
13,33; 반도체 기판 14,34; 전극패드
15; 패시베이션막 16,36; 스크라이브 라인
21; 제 1절연막 22; 금속배선
23; 제 2절연막 24; 볼 패드
25; 개구부 26,37; 솔더 볼
50; 적층 칩 패키지 51; 인쇄회로기판
52; 접합 패드 53; 볼 패드
54; 솔더 볼 55; 수지 봉지재
70; 웨이퍼 절단기
이와 같은 목적을 달성하기 위한 본 발명에 따른 칩 스케일 적층 칩 패키지는, 전극패드를 개구시키며 제 1칩의 집적회로가 형성된 면을 덮도록 형성된 제 1절연막, 상기 제 1절연막 위에 형성된 금속배선, 상기 금속배선이 복수의 영역에서 개구되도록 형성된 제 2절연막, 칩 가장자리로부터 소정 거리까지의 개구된 부분에서 상기 금속배선과 접합되어 형성된 범프형 제 1칩 단자를 갖는 제 1칩과; 전극패드와 접합되도록 범프형 제 2칩 단자가 형성되어 있고, 상기 제 1칩 단자 내측 영역의 개구된 금속배선과 상기 제 2칩 단자가 접합되어 있으며, 상기 제 1칩 단자의 높이보다 작은 실장 높이를 가지며 상기 제 1칩에 실장되어 있는 제 2칩과; 상기 제 1칩 단자의 접합에 의해 제 1칩이 실장되는 인쇄회로기판; 상기 제 1칩과 상기 인쇄회로기판 사이의 공간에 채워지는 수지 봉지재; 및 상기 인쇄회로기판에 부착되며 상기 제 1칩 단자와 전기적으로 연결되는 제 3칩 단자;를 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 칩 스케일 적층 칩 패키지 제조 방법은, ⒜ 전극패드를 개구시키며 제 1칩의 집적회로가 형성된 면을 덮도록 제 1절연막이 형성되어 있고, 상기 제 1절연막 위에 금속배선이 형성되어 있으며, 상기 금속배선이 복수의 영역에서 개구되도록 제 2절연막이 형성되어 있고, 칩 가장자리로부터 소정 거리까지의 개구된 금속배선과 접합되는 범프형 제 1칩 단자가 형성되어 있는 웨이퍼 상태의 제 1칩과, 전극패드와 접합되도록 범프형 제 2칩 단자가 형성된 칩 상태의 제 2칩을 준비하는 단계, ⒝ 제 1칩 단자 내측 영역의 개구된 금속배선에 제 2칩 단자를 제 1칩 단자의 높이보다 작은 실장높이를 갖도록 하여 제 1칩과 제 2칩을 적층하는 단계, ⒞ 소정의 회로배선과 그와 전기적으로 연결된 접합패드가 상,하면에 형성된 인쇄회로기판의 어느 일면의 접합패드와 제 1칩 단자가 접합되도록 하여 제 2칩이 부착된 제 1칩을 인쇄회로기판에 실장하는 단계, 및 ⒟ 인쇄회로기판의 제 1칩이 부착된 면의 반대면에 형성된 접합패드에 제 3칩 단자를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 칩 스케일 적층 칩 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 2a 내지 도 6은 본 발명에 따른 칩 스케일 적층 칩 패키지의 제조 공정을 나타낸 단면도이다.
도 2a 내지 3b를 참조하면, 먼저 웨이퍼(11) 상태에서 제 1칩(12)의 전극패드(14)에 대한 재배선(redistribution) 작업을 하고 외부와의 전기적 접속을 위한 제 1솔더 볼(26) 형성 작업을 하고, 이와는 별도로 이종의 반도체 칩으로서 제1칩(12)의 크기보다 작은 제 2칩(32)에 대하여 제 2솔더 볼(37) 형성 작업을 하여 웨이퍼(11) 상태의 제 1칩(12)과 칩 상태의 제 2칩(32)을 준비하는 단계를 진행한다.
도 2a에 도시된 바와 같이 소정의 반도체 집적회로 형성 공정을 거친 웨이퍼(11)는 스크라이브 라인(16)에 의해 구분되는 각각의 제 1칩(12)의 반도체 기판(13) 상부에 전극패드(14)가 형성되어 있고 집적회로의 보호를 위하여 패시베이션막(passivation layer; 15)이 전극패드(14)가 개구되도록 하여 반도체 기판(13)의 상부에 덮여진 상태가 된다.
이 상태에서 재배선 작업이 이루어지게 된다. 도 2b를 참조하면, 먼저 패시베이션막(15)의 상부에 전극패드(14)가 개구되도록 하여 집적회로가 형성된 면이 덮여지도록 제 1절연막(21)을 형성하고, 제 1절연막(21)의 상부에 재배선을 위한 금속배선(22)을 형성하며, 금속배선(22)이 복수의 소정 영역에서 개구되도록 하여 금속배선(22) 상부에 제 2절연막(23)을 형성한다. 이때, 칩 가장자리로부터 소정 영역까지 금속배선(22)의 개구되는 크기가 그 내측으로 개구되는 크기보다 크게 형성한다. 개구된 부분에 의해 노출되는 금속배선(22)에 접합성의 향상을 위하여 금속 기저층(UBM; Under Barrier Metal; 24,25)을 더 형성한다. 이와 같은 재배선 작업은 일반적인 사진 공정과 식각 공정 및 박막 공정 등을 사용하여 이루어 질 수 있다. 그리고, 도 2c에 도시된 바와 같이 제 1칩(12)의 가장자리로부터 내측으로 일정한 거리에 위치한 금속 기저층(24)의 상부에 제 1솔더 볼을 형성하고 그 내측의 금속 기저층(25)은 그대로 둔다.
한편, 상기 웨이퍼(11) 상태의 각각의 제 1칩(12)에 대한 작업과는 별도로 제 2칩(32)에 대한 작업을 웨이퍼(31) 상태에서 진행한다. 이 웨이퍼(31)는 도 3a에 도시된 것과 같이 도 2c에 도시된 제 1칩(12)의 크기보다 작은 크기의 제 2칩(32)이 되도록 반도체 집적회로 형성 공정이 완료된 것으로서, 전극패드(34)가 반도체 기판(33)의 상부에 형성되어 있고 패시베이션막(35)이 전극패드(34)가 개구되도록 덮여진 상태이다. 이 상태에서 일반적인 웨이퍼 범핑(wafer bumping) 기술을 이용하여 전극패드(34)와 접합되는 제 2솔더 볼(37)을 형성한다. 이때, 제 2칩(32)은 제 2솔더 볼(37)이 칩 가장자리 부분에 형성된 것이나 칩 일면 전체에 형성되어도 무방하다. 제 2솔더 볼(37)의 형성이 완료되면 웨이퍼(31)를 절단기(70)를 사용하여 스크라이브 라인(36)을 따라서 절단함으로써 제 2솔더 볼(37)이 형성된 각각의 단위 제 2칩(32)으로 분리한다.
도 4를 참조하면, 웨이퍼 상태로서 칩 가장자리 부분에 제 1솔더 볼(26)이 형성된 제 1칩(12)과 칩 상태로서 제 2솔더 볼(37)이 형성된 제 2칩(32)의 준비가 완료되면 다음 공정으로 제 2칩(32)을 웨이퍼 상태의 각각의 제 1칩(12)에 플립 칩 본딩 한다. 이는 일반적으로 알려진 리플로우(reflow) 공정으로 이루어질 수 있다. 이때, 제 2칩(32)의 제 2솔더 볼(37)이 제 1칩(12)의 제 1솔더 볼(26) 내측에 형성된 금속 기저층(25)과 접합이 이루어지며, 접합 상태에서 제 2칩(32)이 제 1칩(12)의 외측에 접합 형성된 제 1솔더 볼(26)의 높이보다는 작아야 한다. 이에 의해 제 1칩(12)의 집적회로와 제 2칩(32)이 전기적으로 상호 연결된다.
제 2칩(32)의 부착이 완료되면 도 5에 도시된 바와 같이 절단기(70)를 사용하여 웨이퍼(11)의 스크라이브 라인(16)을 따라 절단하여 제 2칩이 플립 칩 본딩되어 있는 상태의 각각의 제 1칩(12)을 분리한다.
그리고, 도 6에 도시된 바와 같이 인쇄회로기판(51)의 상면에 형성된 접합 패드(52)에 제 1솔더 볼(26)을 접합하여 제 2칩(32)이 접합된 제 1칩(12)을 인쇄회로기판(51)에 실장한다. 그리고, 에폭시 성형 수지와 같은 수지 봉지재(55)를 이용하여 제 1칩(12)과 인쇄회로기판(51)의 공간을 채워 외부환경으로부터 물리적으로나 화학적으로 보호되도록 하고, 인쇄회로기판(51)의 하면에 형성된 접합패드(53)에 최종적인 외부 접속단자로서 제 3솔더 볼(54)을 형성하여 칩 스케일 적층 칩 패키지(50)가 제조된다.
이와 같이 제조된 적층 칩 패키지는 제 1칩의 제 1솔더 볼 내측 영역에 제 2칩이 위치하도록 플립 칩 본딩으로 실장되어 적층된 구조를 갖는다. 따라서, 본 발명의 칩 스케일 적층 칩 패키지는 적층된 상태의 반도체 칩들의 크기가 매우 작기 때문에 패키지의 전체적인 크기 감소에 유리하다.
그리고, 본 발명의 칩 스케일 적층 칩 패키지는 제 1칩이 인쇄회로기판에 플립 칩 본딩으로 실장되어 있는 구조이다. 반도체 칩들간의 전기적 연결이 플립 칩 본딩에 의해 직접 이루어지고 또한 인쇄회로기판과의 연결 또한 플립 칩 본딩에 의해 이루어지기 때문에 전기적 경로가 짧아져 동작 신뢰성이 향상되고 온도 변화에 따른 열팽창 계수 차이에 대한 접합 신뢰성이 향상될 수 있다.
한편, 위의 실시예에서 제 1칩이나 제 2칩에 형성되는 칩 단자가 솔더 볼인 것을 소개하고 있으나, 솔더 볼뿐만 아니라 솔더 범프 등 소정의 높이를 갖는 범프또는 볼 형태의 것들이 모두 사용될 수 있다. 그리고, 인쇄회로기판에 실장되어 패키징(packaging) 되는 것을 소개하고 있으나, 인쇄회로기판에 실장된 상태가 아닌 제 1칩에 제 2칩이 부착된 상태로 주기판에 직접 실장되는 형태로 사용될 수 있다. 또한, 두 개의 반도체 칩이 적층된 형태뿐만 아니라 그 이상의 반도체 칩을 적층하는 형태를 구현할 수 있다.
이상과 같은 본 발명에 의한 칩 스케일 적층 칩 패키지와 그 제조 방법에 따르면, 대용량이면서 소형의 고성능 패키지를 구현할 수 있다. 이에 따라 고집적 반도체 소자를 설계하는 시간과 비용을 절감할 수 있으며, 조립 원재료를 절감할 수 있어 제조 원가를 절감시킬 수 있다.
Claims (4)
- 전극패드를 개구시키며 제 1칩의 집적회로가 형성된 면을 덮도록 형성된 제 1절연막, 상기 제 1절연막 위에 형성된 금속배선, 상기 금속배선이 복수의 영역에서 개구되도록 형성된 제 2절연막, 칩 가장자리로부터 소정 거리까지의 개구된 부분에서 상기 금속배선과 접합되어 형성된 범프형 제 1칩 단자를 갖는 제 1칩과;전극패드와 접합되도록 범프형 제 2칩 단자가 형성되어 있고, 상기 제 1칩 단자 내측 영역의 개구된 금속배선과 상기 제 2칩 단자가 접합되어 있으며, 상기 제 1칩 단자의 높이보다 작은 실장 높이를 가지며 상기 제 1칩에 실장되어 있는 제 2칩과;상기 제 1칩 단자의 접합에 의해 제 1칩이 실장되는 인쇄회로기판;상기 제 1칩과 상기 인쇄회로기판 사이의 공간에 채워지는 수지 봉지재; 및상기 인쇄회로기판에 부착되며 상기 제 1칩 단자와 전기적으로 연결되는 제 3칩 단자;를 포함하는 것을 특징으로 하는 칩 스케일 적층 칩 패키지.
- 제 1항에 있어서, 상기 제 1칩 단자는 솔더 볼인 것을 특징으로 하는 칩 스케일 적층 칩 패키지.
- ⒜ 전극패드를 개구시키며 제 1칩의 집적회로가 형성된 면을 덮도록 제 1절연막이 형성되어 있고, 상기 제 1절연막 위에 금속배선이 형성되어 있으며, 상기 금속배선이 복수의 영역에서 개구되도록 제 2절연막이 형성되어 있고, 칩 가장자리로부터 소정 거리까지의 개구된 금속배선과 접합되는 범프형 제 1칩 단자가 형성되어 있는 웨이퍼 상태의 제 1칩과, 전극패드와 접합되도록 범프형 제 2칩 단자가 형성된 칩 상태의 제 2칩을 준비하는 단계;⒝ 제 1칩 단자 내측 영역의 개구된 금속배선에 제 2칩 단자를 제 1칩 단자의 높이보다 작은 실장높이를 갖도록 하여 제 1칩과 제 2칩을 적층하는 단계;⒞ 소정의 회로배선과 그와 전기적으로 연결된 접합패드가 상,하면에 형성된 인쇄회로기판의 어느 일면의 접합패드와 제 1칩 단자가 접합되도록 하여 제 2칩이 부착된 제 1칩을 인쇄회로기판에 실장하는 단계; 및⒟ 인쇄회로기판의 제 1칩이 부착된 면의 반대면에 형성된 접합패드에 제 3칩 단자를 형성하는 단계;를 포함하는 것을 특징으로 하는 칩 스케일 적층 칩 패키지 제조 방법.
- 제 3항에 있어서, 상기 ⒞단계와 상기 ⒟단계 사이에 인쇄회로기판과 제 1칩 사이의 공간을 수지 봉지재로 봉지하는 단계를 더 실시하는 것을 특징으로 하는 칩 스케일 적층 칩 패키지 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990058575A KR100673378B1 (ko) | 1999-12-17 | 1999-12-17 | 칩 스케일 적층 칩 패키지와 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990058575A KR100673378B1 (ko) | 1999-12-17 | 1999-12-17 | 칩 스케일 적층 칩 패키지와 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010056903A true KR20010056903A (ko) | 2001-07-04 |
KR100673378B1 KR100673378B1 (ko) | 2007-01-23 |
Family
ID=19626584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990058575A KR100673378B1 (ko) | 1999-12-17 | 1999-12-17 | 칩 스케일 적층 칩 패키지와 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100673378B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100900240B1 (ko) * | 2008-01-25 | 2009-06-02 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
KR101227792B1 (ko) * | 2005-04-11 | 2013-01-29 | 스태츠 칩팩, 엘티디. | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 |
CN113490327A (zh) * | 2021-06-24 | 2021-10-08 | 浙江清华柔性电子技术研究院 | 柔性电路结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760478A (en) * | 1996-08-20 | 1998-06-02 | International Business Machines Corporation | Clock skew minimization system and method for integrated circuits |
US5900675A (en) * | 1997-04-21 | 1999-05-04 | International Business Machines Corporation | Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates |
US5963429A (en) * | 1997-08-20 | 1999-10-05 | Sulzer Intermedics Inc. | Printed circuit substrate with cavities for encapsulating integrated circuits |
KR100364979B1 (ko) * | 1999-06-07 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조방법 |
US6239484B1 (en) * | 1999-06-09 | 2001-05-29 | International Business Machines Corporation | Underfill of chip-under-chip semiconductor modules |
-
1999
- 1999-12-17 KR KR1019990058575A patent/KR100673378B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101227792B1 (ko) * | 2005-04-11 | 2013-01-29 | 스태츠 칩팩, 엘티디. | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 |
KR101245454B1 (ko) * | 2005-04-11 | 2013-03-19 | 스태츠 칩팩, 엘티디. | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 |
KR100900240B1 (ko) * | 2008-01-25 | 2009-06-02 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
CN113490327A (zh) * | 2021-06-24 | 2021-10-08 | 浙江清华柔性电子技术研究院 | 柔性电路结构 |
Also Published As
Publication number | Publication date |
---|---|
KR100673378B1 (ko) | 2007-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6191487B1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
US7211900B2 (en) | Thin semiconductor package including stacked dies | |
US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
US9034693B2 (en) | Integrated circuit package with open substrate and method of manufacturing thereof | |
US6873032B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package and method of making same | |
US6844619B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
US8749048B2 (en) | Package structure | |
US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
US7944043B1 (en) | Semiconductor device having improved contact interface reliability and method therefor | |
US20070176269A1 (en) | Multi-chips module package and manufacturing method thereof | |
US20040188818A1 (en) | Multi-chips module package | |
US7187070B2 (en) | Stacked package module | |
CN111312676A (zh) | 一种扇出型封装件及其制作方法 | |
US6822337B2 (en) | Window-type ball grid array semiconductor package | |
US20210257324A1 (en) | Semiconductor package | |
KR100673378B1 (ko) | 칩 스케일 적층 칩 패키지와 그 제조 방법 | |
KR20080048311A (ko) | 반도체 패키지 및 그 제조방법 | |
KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
JP2000091339A (ja) | 半導体装置およびその製造方法 | |
KR100762871B1 (ko) | 칩크기 패키지 제조방법 | |
KR100612761B1 (ko) | 칩 스케일 적층 칩 패키지 | |
KR20110001182A (ko) | 반도체 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100114 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |