KR100433233B1 - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 구동방법 및 장치 Download PDF

Info

Publication number
KR100433233B1
KR100433233B1 KR10-2002-0009846A KR20020009846A KR100433233B1 KR 100433233 B1 KR100433233 B1 KR 100433233B1 KR 20020009846 A KR20020009846 A KR 20020009846A KR 100433233 B1 KR100433233 B1 KR 100433233B1
Authority
KR
South Korea
Prior art keywords
sustain
pulse
voltage
scan
driver
Prior art date
Application number
KR10-2002-0009846A
Other languages
English (en)
Other versions
KR20030070339A (ko
Inventor
최정필
이준학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0009846A priority Critical patent/KR100433233B1/ko
Publication of KR20030070339A publication Critical patent/KR20030070339A/ko
Application granted granted Critical
Publication of KR100433233B1 publication Critical patent/KR100433233B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동전압 감소 및 구동마진을 확보하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 다수의 제1 및 제2 유지전극라인과 다수의 어드레스 전극라인을 포함하는 플라즈마 디스플레이 패널 구동방법에 있어서, 다수의 제1 유지전극라인에 리셋펄스를 인가하여 리셋방전이 발생되도록 하는 단계와, 다수의 제1 및 제2 유지전극라인과 다수의 어드레스 전극라인에 인가되는 전압을 제어하여 서브필드의 어드레스 방전이 발생되도록 하는 단계와, 리셋방전시 소정의 상승기울기를 가지며 인가되는 소정 구간의 리셋펄스를 이용하여 고전압의 서스테인펄스를 가지는 다수의 제1 유지전극라인과 다수의 제2 유지전극라인 간에 서스테인 방전이 발생하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 별도의 회로 추가없이 리셋기간의 셋업시 인가되는 램프펄스를 이용하여 주사/서스테인 전극라인에 고전압의 제1 서스테인펄스를 인가함으로써 서스테인 전압 구동 마진을 넓힐 수 있음과 아울러 서스테인 구동 전압을 낮출 수 있게 된다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{Method And Apparatus Of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 플라즈마 디스플레이 패널의 구동전압 감소 및 구동마진을 확보하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통 서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통 서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통 서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통 서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
이와 같은 PDP의 구동방법은 어드레스 기간에 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다. 먼저 선택적 쓰기방식의 구동방법은 리셋기간에 전화면을 턴-오프(Turn-Off) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-온(Turn-on) 시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.
선택적 소거방식의 구동방법은 리셋기간에 전화면을 라이팅 방전시킴으로써 턴-온(Turn-on) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-오프(Turn-on) 시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다.
여기서 선택적 소거방식은 어드레싱 방전이 셀 내의 벽전하를 제거하는 방전이므로, 선택적 쓰기방식보다 주사펄스 폭을 좁게 즉, 어드레싱 타임을 줄일 수 있다. 선택적 쓰기방식의 구동파형은 램프펄스가 많을 수록 콘트라스트를 저하시키는 작용을 하므로 많이 사용할수록 화질을 약화시킨다. 따라서, PDP의 구동방법에 있어서 도 3에서와 같이 한 프레임을 선택적 쓰기 방식의 서브필드들(SF1 내지 SF6)과 선택적 소거 방식의 서브필드들(SF7 내지 SF12)으로 구성하여 선택적 쓰기 및 소거 방식을 병행하여 구동하게 된다.
도 3을 참조하면, 3전극 교류 면방전 PDP의 구동방법에 있어서, 한 프레임은 선택적 쓰기 방식의 서브필드들(SF1 내지 SF6)과 선택적 소거 방식의 서브필드들(SF7 내지 SF12)을 포함한다. 제1 서브필드(SF1)는 전화면을 끄는 리셋기간, 선택된 방전셀들을 켜는 선택적 쓰기 어드레스 기간, 어드레스 방전에 의해 선택된 방전셀에 대하여 서스테인 방전시키는 서스테인 기간 그리고 서스테인 방전을 소거시키는 소거기간으로 나뉘어진다. 제2 내지 제5 서브필드들(SF2 내지 SF5) 각각은 선택적 쓰기 어드레스 기간, 서스테인 기간 및 소거기간으로 나뉘어진다. 그리고 제6 서브필드(SF6)는 선택적 쓰기 어드레스 기간과 서스테인기간으로 나뉘어진다. 제1 내지 제6 서브필드들(SF1 내지 SF6)에 있어서 선택적 쓰기 어드레스 기간과 소거기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5)의 비율로 증가된다. 제7 내지 제12 서브필드들(SF7 내지 SF12)은 전화면이 라이팅되는 전면 라이팅 기간없이 선택된 방전셀들을 끄는 선택적 소거 어드레스 기간과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다. 제7 내지 제12 서브필드들(SF7 내지 SF12)에 있어서 선택적 소거 어드레스 기간은 물론 서스테인 기간도 동일하게 설정된다. 제7 내지 제12 서브필드들(SF7 내지 SF12)의 서스테인 기간은 제6 서브필드(SF6)와 동일한 휘도 상대비를 갖도록 25의 휘도 상대비로 설정된다.
선택적 소거 방식으로 구동되는 제7 내지 제12 서브필드들(SF7 내지 SF12) 각각은 서브필드들이 연속될 때마다 필요없는 방전셀들을 끌 수 있도록 이전 서브필드가 반드시 켜져 있어야만 한다. 예를 들어, 제7 서브필드(SF7)가 켜지기 위해서는 이전 서브필드인 선택적 쓰기 방식으로 구동되는 제6 서브필드(SF6)가 켜져야만 한다. 이렇게 제6 서브필드(SF6)가 켜진 후, 제7 내지 제12 서브필드들(SF7 내지 SF12)에서 필요 없는 방전셀들을 꺼나가게 된다. 이를 위하여, 선택적 소거 서브필드(ESF)가 사용되기 위해서는 마지막 선택적 쓰기 서브필드(WSF)인 제6 서브필드(WSF)에서 켜진 셀들이 서스테인 방전에 의해 켜진 상태가 유지되어야 한다. 따라서, 제7 서브필드(SF7)는 선택적 소거 어드레스를 위한 별도의 라이팅 방전이 필요 없게 된다. 또한, 제8 내지 제12 서브필드들(SF8 내지 SF12)도 전면 라이팅없이 이전 서브필드에서 켜져 있는 셀들을 선택적으로 끄게 된다.
도 4는 일반적인 PDP 구동방법에 따른 구동파형을 나타내는 도면이다.
도 4를 참조하면, 리셋기간의 셋업(Setup)시 주사/서스테인 전극라인들(Y)에는 램프-업파형의 리셋펄스(RP)가 공급되고, 셋다운(Set-down)시 램프다운 파형의 리셋펄스(-RP)가 순차적으로 공급된다. 이때 램프다운 파형의 리셋펄스(-RP)은 부극성의 스캔기준전압(-Vy)까지 하강한다. 또한, 공통 서스테인 전극라인들(Z)에는정극성의 주사직류전압(DCSC)이 공급된다.
어드레스기간(APD)에는 공통 서스테인 전극라인들(Z)에 정극성의 주사직류전압(DCSC)이 공급되는 동안에 주사/서스테인 전극라인들(Y)과 어드레스 전극라인들(X) 각각에 부극성(-)의 스캔펄스(SP)와 정극성(+)의 데이터 펄스(DP)가 상호 동기되게끔 공급된다. 위에서와 같은 스캔펄스(SP)와 데이터 펄스(DP)에 의해 어드레스 방전을 하게 된다.
이후 어드레스 방전에 의해 켜진 셀에 대하여 서스테인 방전이 일어나도록 서스테인기간(SPD)에 서스테인펄스(SUSPy,SSUPz)가 주사/서스테인 전극라인들(Y)과 공통 서스테인 전극라인들(Z)에 교번적으로 공급된다. 그리고 서스테인기간(SPD)의 종료시점에는 서스테인 방전이 소거되게 하는 소거펄스(도시하지 않음; EP)가 주사/서스테인 전극라인들(Y)에 공급된다.
도 5는 일반적인 PDP의 구동장치를 개략적으로 나타낸 것이다.
도 5를 참조하면, PDP의 구동장치는 m 개의 주사/서스테인 전극라인들(Y1 내지 Ym)을 구동하기 위한 Y 구동부(32)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(34)와, n 개의 어드레스전 극라인들(X1 내지 Xn)을 구동하기 위한 X 구동부(36)를 구비한다.
Y 구동부(32)는 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 선택적 쓰기 및 소거 방식에서 스캔펄스(SP)를 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 공급하게 된다. 또한, Y 구동부(32)는 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.
Z 구동부(34)는 공통 서스테인 전극라인들(Z1 내지 Zm)에 공통으로 접속되어 공통 서스테인 전극라인들(Z1 내지 Zm)에 셋다운파형(-RP), 주사직류전압(DCSC) 및 서스테인펄스(SUSPz)를 순차적으로 공급하는 역할을 한다.
X 구동부(36)는 스캔펄스(SP)에 동기되도록 어드레스 전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.
도 6는 Y 구동부(32)의 구성과 동작을 설명하기 위하여 Y 구동부(32)를 상세히 나타낸다.
도 6을 참조하면, Y 구동부(32)는 에너지 회수회로(41)와 드라이버 집적회로(Integrated Circuit ; 이하, 'IC'라 함)(42) 사이에 접속되는 제6 스위치(Q6)와, 제6 스위치(Q6)와 드라이버 IC(42) 사이에 접속되어 스캔펄스(SP)를 생성하기 위한 스캔 기준전압 공급부(46) 및 스캔 전압 공급부(44)와, 제6 스위치(Q6)와 스캔 기준전압 공급부(46) 및 스캔 전압 공급부(44) 사이에 접속되어 셋업/다운파형(RP,-RP)를 생성하기 위한 셋업 공급부(45) 및 셋다운 공급부(43)를 구비한다. 또한 셋업 전압원(Vsetup)과 에너지 회수회로(41) 사이에 접속되어 셋업 전압(Vsetup)을 일정하게 유지시키기 위한 제1 캐패시터(C1)와, 스캔전압원(Vsc)과 제3 노드(n4) 사이에 직렬 접속된 제2 캐패시터(C2)를 구비한다.
드라이버 IC(42)는 푸쉬풀 형태로 접속되며 에너지 회수회로(41), 스캔 기준전압 공급부(43) 및 스캔 전압 공급부(44)로부터 전압신호가 입력되는 제12 및 제13 스위치들(Q12,Q13)로 구성된다. 제12 및 제13 스위치들(Q12,Q13) 사이의 출력라인은 주사/서스테인 전극라인(Y1 내지 Ym) 중 어느 하나에 접속된다.
에너지 회수회로(41)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 회수되는 전압을 충전하기 위한 외부 캐패시터(CexY)와, 외부 캐패시터(CexY)에 병렬 접속된 스위치들(Q1,Q2)과, 제1 노드(n1)와 제2 노드(n2) 사이에 접속된 인덕터(L_y)와, 서스테인 전압 공급원(Vs)과 제2 노드(n2) 사이에 접속된 제3 스위치(Q3)와, 제2 노드(n2)와 그라운드단자(GND) 사이에 접속된 제4 스위치(Q4)로 구성된다.
에너지 회수회로(41)의 동작을 설명하면 다음과 같다. 외부 캐패시터(Cex_y)에는 Vs/2 전압이 충전되어 있다고 가정한다. 제1 스위치(Q1)가 턴-온되면, 외부 캐패시터(Cex_y)에 충전된 전압은 제1 스위치(Q1), 제1 다이오드(D1) 및 인덕터(L_y)를 경유하여 드라이버 IC(42)에 공급되고 드라이버 IC(42)의 도시하지 않은 내부 다이오드를 통해 주사/서스테인 전극라인(Y1 내지 Ym)에 공급된다. 이 때, 인덕터(L_y)는 셀 내의 정전용량(C)과 함께 직렬 LC 공진회로를 구성하게 되므로 주사/서스테인 전극라인(Y1 내지 Ym)에는 공진파형이 공급된다. 공진파형의 공진점에서 제3 스위치(Q3)가 턴-온되어 서스테인 전압(Vs)을 주사/서스테인 전극라인(Y1 내지 Ym)에 공급하게 된다. 그러면 주사/서스테인 전극라인(Y1 내지 Ym)의 전압레벨은 서스테인 전압(Vs)을 유지하게 되며, 소정 시간 후에 제1 스위치(Q3)는 턴-오프되고 제2 스위치(Q2)가 턴-온된다. 이 때, 주사/서스테인 전극라인(Y1 내지 Ym)의 전압은 외부 캐패시터(Cex_y)에 회수된다. 이어서, 제2 스위치(Q2)가 턴-오프되고 제4 스위치(Q4)가 턴-온되면 주사/서스테인 전극라인(Y1 내지 Ym)의 전압은 그라운드 전위를 유지한다.
이 에너지 회수회로(41)에 의해 주사/서스테인 전극라인(Y1 내지 Ym)의 전압이 충방전되는 동안, 에너지 회수회로(41)와 드라이버 IC(42) 사이의 전류패스를 형성하기 위하여 제6 스위치(Q6)는 온(on) 상태를 유지한다.
이렇게 에너지 회수회로(41)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 방전되는 전압을 외부 캐패시터(Cex_y)를 이용하여 회수한다. 그리고 에너지 회수회로(41)는 회수된 전압을 주사/서스테인 전극라인(Y1 내지 Ym)에 공급함으로써 셋업기간(Setup)과 서스테인기간(SPD)의 방전시에 과도한 소비전력을 줄이게 된다.
스캔 기준전압 공급부(46)는 제3 노드(n3)와 선택적 쓰기용 스캔전압원(-Vyw) 사이에 접속된 제10 스위치(Q10)와, 제3 노드(n3)와 선택적 소거용 스캔 전압원(-Vye) 사이에 직렬 접속된 제11A 및 제11B 스위치(Q11A,Q11B)로 구성된다. 제10 스위치(Q10)는 선택적 쓰기 서브필드(WSF)의 어드레스기간(APD)에 공급되는 제어신호(yw)에 응답하여 절환됨으로써 선택적 쓰기용 스캔전압(-Vyw)을 드라이버 IC(42)에 공급하는 역할을 한다. 제11A 및 제11B 스위치(Q11A,Q11B)는 선택적 소거 서브필드(ESF)의 어드레스기간(APD)에 공급되는 제어신호(ye)에 응답하여 절환됨으로써 선택적 소거용 스캔전압(-Vye)을 드라이버 IC(42)에 공급하는 역할을 한다.
스캔 전압 공급부(44)는 스캔전압원(Vsc)과 제4 노드(n4) 사이에 직렬 접속되는 제7 스위치(Q7)로 구성된다. 제7 스위치(Q7)는 어드레스기간(APD)에 공급되는 제어신호(SC)에 응답하여 절환됨으로써 스캔전압(Vsc)을 드라이버 IC(42)에 공급하는 역할을 한다. 이 때 스캔전압원(Vsc)과 제3 노드(n3) 사이에 연결된 제2캐패시터(C2)는 스캔전압원(Vsc)로부터의 스캔전압을 충전하여 충전된 전압을 플로팅 레벨로 유지하면서 선택적 쓰기방식과 선택적 소거방식에서 각기 다른 전압 레벨을 만들 수 있도록 한다.
셋업 공급부(45)는 셋업 전압원(Vsetup)과 제3 노드(n3) 사이에 접속된 제3 다이오드(D3), 저항(R) 및 제5 스위치(Q5)로 구성된다. 제3 다이오드(D3)는 제3 노드(n3)로부터 셋업 전압원(Vsetup)쪽으로 흐르는 역방향 전류를 차단하는 역할을 하게 된다. 제5 스위치(Q5)는 셋업파형(RP)을 공급하는 역할을 하게 된다. 이 셋업파형(RP)의 기울기는 제5 스위치(Q5)의 제어단자 즉, 게이트 단자에 연결된 RC 시정수회로의 RC 시정수값에 의해 결정된다. 따라서, 셋업파형(RP)의 기울기는 가변저항(R1)의 저항값 조절에 의해 조정된다.
셋다운 공급부(43)는 제3 노드(n3)와 선택적 쓰기용 스캔 전압원(-Vyw) 사이에 접속된 제9 스위치(Q9)를 포함한다. 제9 스위치(Q9)는 셋다운파형(-RP)을 공급하는 역할을 한다. 이 셋다운파형(-RP)의 기울기는 제9 스위치(Q9)의 제어단자 즉, 게이트 단자에 연결된 RC 시정수회로의 RC 시정수값에 의해 결정된다. 따라서, 셋다운파형(-RP)의 기울기는 가변저항(R2)의 저항값 조절에 의해 조정된다.
Y 구동부(32)는 각각 제3 노드(n3)와 제4 노드(n4)를 경유하여 스캔 기준전압 공급부(46)와 스캔전압 공급부(44)에 접속되는 제8 스위치(Q8)를 구비한다. 제8 스위치(Q8)는 제어신호(Dic_updn)에 응답하여 드라이버 IC(42)에 공급되는 스캔전압(Vsc)을 절환하는 역할을 한다.
스캔 기준전압 공급부(46)의 제11 스위치(Q11A,Q11B)와 제6 스위치(Q6)는 같은 패스에서 스위칭을 해주는 동일한 기능을 갖지만 서로의 소스단을 연결시켜 직렬로 사용되는데, 이는 부극성(-) 전압을 사용하기 때문이다. 이를 간단히 설명하면, 어드레스기간(APD)에서는 제3 노드(n3)에 부극성(-) 전압이 걸리게 된다. 이때 에너지 회수회로(41)의 제4 스위치(Q4)의 내부 다이오드에 의해 그라운드 레벨과 쇼트(Short)가 되는 문제가 발생하게 된다.
일반적으로 안정한 서스테인 방전을 위해서는 제1 서스테인펄스(SUSPy1)에 의해 방전이 확실히 발생해야 한다. 이를 위해서는 제1 서스테인펄스(SUSPy1)이 다른 서스테인펄스(SUSPy)보다 높은 전압을 가져야 한다. 그러나, 종래기술에서는 이를 위해서 전압 및 스위치 소자가 추가되어야 하는 단점이 있게 된다.
따라서, 본 발명의 목적은 스위치 소자의 추가없이 제1 서스테인 펄스전압을 높여서 구동 마진을 확보함과 아울러 서스테인 방전을 위한 구동전압을 낮출 수 있도록 한 플라즈마 디스플레이 패널의 구동전압 및 장치를 제공하는 데 있다.
또한 본 발명의 다른 목적은 스위치 소자의 추가없이 주사/서스테인전극라인에 인가되는 서스테인 펄스를 셋업시 인가되는 리셋펄스를 이용하여 높여 구동함과 아울러 상기 서스테인펄스와 대응되게 어드레스전극라인에 상승된 전압 정도의 구형펄스를 인가함으로써 서스테인 전압의 구동 마진을 확보함과 아울러 오방전을 방지하도록 플라즈마 디스플레이 패널의 구동전압 및 장치를 제공하는 데 있다.
도 1은 일반적인 3전극 교류 면방전 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면.
도 3은 종래의 플라즈마 디스플레이 패널의 한 프레임의 다른 구성을 나타내는 도면.
도 4는 PDP의 구동방법의 구동파형을 나타낸 도면.
도 5는 일반적인 PDP의 구동장치를 개략적으로 나타낸 도면.
도 6은 종래 기술에 따른 주사/서스테인 전극 구동부를 상세히 나타내는 도면.
도 7은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 주사서스테인전극라인(Y)의 구동방법을 나타내는 구동파형도.
도 8은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널에서의 Y 구동부(32)의 구성과 동작을 설명하기 위하여 Y 구동부(32)를 상세히 나타낸 도면.
도 9는 도 8에 도시된 구동부에 따른 주사/서스테인 전극라인의 제1 서스테인 펄스(SUSPy1)의 구동파형 및 스위치 제어신호를 설명하는 도면.
도 10은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 주사서스테인전극라인(Y)의 구동방법을 나타내는 구동파형도.
도 11은 8에 도시된 구동부에 따라 도 10에 도시된 바와 같이 주사/서스테인 전극라인의 제1 서스테인 펄스(SUSPy1)의 구동파형 및 스위치 제어신호를 설명하는 도면.
도 12은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 주사서스테인전극라인(Y) 및 어드레스전극라인(X)의 구동방법을 나타내는 구동파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 금속버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체 30Y : 주사/서스테인 전극
30Z : 공통 서스테인 전극 32 : Y 구동부
34 : Z 구동부 36 : X 구동부
41,51 : 에너지 회수회로 42,52 : 드라이버 집적회로
46,56 : 스캔 기준전압 공급부 44,54 : 스캔전압 공급부
45,55 : 셋업전압 공급부 43,53 : 셋다운전압 공급부
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법은 다수의 제1 및 제2 유지전극라인과 다수의 어드레스 전극라인을 포함하는 플라즈마 디스플레이 패널 구동방법에 있어서, 상기 다수의 제1 유지전극라인에 리셋펄스를 인가하여 리셋방전이 발생되도록 하는 단계와, 상기 다수의 제1 및 제2 유지전극라인과 다수의 어드레스 전극라인에 인가되는 전압을 제어하여 서브필드의 어드레스 방전이 발생되도록 하는 단계와, 상기 리셋방전시 소정의 상승기울기를 가지며 인가되는 소정 구간의 리셋펄스를 이용하여 고전압의 서스테인펄스를 가지는 다수의 제1 유지전극라인과 다수의 제2 유지전극라인 간에 서스테인 방전이 발생하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서의 리셋방전이 발생되는 단계는 제1 서브필드의 제1 유지전극에 리셋펄스가 공급되는 단계와, 상기 리셋펄스의 셋업 시 램프 형태로 전압을 증가하여 셀 내의 벽전하를 형성하여 방전시키는 단계와, 상기 리셋펄스의 셋다운 시 램프 형태로 전압이 감소하게 하여 벽전하에 의해 불요의 하전압자들이 부분적으로 소거되게 하는 단계와, 상기 리셋펄스의 셋다운 시 제2 유지전극에 정극성의 직류전압을 공급하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서의 리셋방전시 인가되는 리셋펄스의 상승기울기는 ㎲당 1 내지 4V의 상승율을 가지는 것을 특징으로 한다.
본 발명에서의 상기 고전압의 제1 서스테인 펄스는 상기 리셋방전시 소정의 상승 기울기를 가지며 인가되는 램프형 리셋펄스의 초기 소정 시간에 의해 공급되는 것을 특징으로 한다.
본 발명에서의 상기 고전압의 제1 서스테인 펄스는 상기 리셋방전시 소정의 상승 기울기를 가지며 인가되는 램프형 리셋펄스의 초기 소정 시간이 지난 후 다음 소정 시간에 의해 공급되는 것을 특징으로 한다.
본 발명에서의 다수의 제1 유지전극라인에 인가되는 고전압의 서스테인펄스는 1회 이상인 것을 특징으로 한다.
본 발명에서의 상기 다수의 제1 유지전극라인에 인가되는 1회 이상의 램프 파형의 고전압 서스테인펄스와 대응되도록 상기 어드레스전극라인에 소정의 구형 펄스를 인가하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 전화면을 초기화하기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 전극들을 구동하는 플라즈마 디스플레이 패널의 구동장치에 있어서, 패널의 제1 전극으로부터 에너지를 회수하는 에너지 회수회로를 포함하며 상기 리셋기간에 셋업/다운 펄스, 상기 어드레스기간에 상기 셀을 선택하기 위하여 선택적 쓰기에 대응하는 스캔펄스 및 선택적 소거에 대응하는 스캔펄스와, 상기 서스테인기간에 선택된 셀의 방전을 유지하기 위한 하나 이상의 고전압의 램프형 서스테인펄스를 가지는 서스테인펄스를 상기 제1 전극에 공급하기 위한 제1 전극 구동부를 구비하며; 상기 제1 전극 구동부는 푸쉬풀 형태로 접속되어 상기 제1 전극에 전압신호가 인가되도록 하는 스캔 구동부와, 상기 리셋기간에 램프파형 형태의 정극성 셋업신호와 상기 서스테인 기간에 램프파형의 서스테인펄스를 상기 제1 전극에 공급하기 위한 셋업 구동부와, 상기 정극성 셋업신호가 공급된 후 램프파형 형태의 부극성신호를 상기 제1 전극에 공급하기 위한 셋다운 구동부와; 상기 에너지 회수회로와 상기 셋업 구동부 및 스캔 구동부 사이에 접속되어 셋다운 펄스 및 서스테인 펄스를 스위칭하기 위한 제1 스위치와, 상기 제1 스위치와 상기 셋업 구동부 및 스캔 구동부 사이에 접속되어 상기 램프파형의 서스테인펄스를 인가함과 아울러 서스테인펄스를 스위칭하기 위한 제2 스위치와, 상기 스캔 구동부와 스캔 전압원 사이에 접속되어 선택적 쓰기 및 소거필드의 어드레스기간에 스캔전압을 상기 스캔 구동부에 공급하도록 하는 스캔 전압 공급부와, 상기 스캔 전압 공급부와 셋다운 구동부 사이에 접속되어 그라운드 레벨 이하의 전압레벨을 가지는 셋다운 펄스와 어드레스기간의 스캔 펄스를 공급하기 제어 동작을 하는 제3 스위치를 구비하는 것을 특징으로 한다.
본 발명에서의 제2 스위치는 상기 서스테인기간에 인가되는 고전압의 서스테인펄스가 다른 서스테인펄스와 동일하거나 더 큰 펄스폭을 갖도록 하는 것을 특징으로 한다.
본 발명의 경우 상기 어드레스기간에 상기 셀을 선택적으로 켜기 위한 선택적 쓰기 데이터 및 상기 셀을 선택적으로 끄기 위한 선택적 소거 데이터 중 어느 하나를 상기 제1 및 제2 전극과 직교하는 제3 전극에 공급함과 아울러 제1 전극에 하나 이상의 고전압의 램프형 서스테인펄스 인가시 상기 서스테인펄스와 대응되게 정상 서스테인 펄스보다 상승된 전압만큼의 구형 데이터 펄스를 제3 전극에 공급하기 위한 어드레스 구동부를 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
본 발명에 따른 PDP의 구동장치는 도 5에서와 같이 m 개의 주사/서스테인 전극라인들(Y1 내지 Ym)을 구동하기 위한 Y 구동부(32)와, m 개의 공통 서스테인 전극라인들(Z1 내지 Zm)을 구동하기 위한 Z 구동부(34)와, n 개의 어드레스 전극라인들(X1 내지 Xn)을 구동하기 위한 X 구동부(36)를 구비하며, 선택적 쓰기 및 소거 방식을 기준하여 설명한다.
Y 구동부(32)는 셋업/다운파형(RP,-RP)을 공급하여 전화면을 초기화시킴과 아울러 스캔펄스(SP)를 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 공급하게 된다. 또한, Y 구동부(32)는 서스테인 기간에 서스테인펄스(SUSPy)를 공급하여 서스테인 방전을 일으키게 된다.
Z 구동부(34)는 공통 서스테인 전극라인(Z1 내지 Zm)에 공통으로 접속되어 Z 전극라인들(Z1 내지 Zm)에 셋다운파형(-RPSZ), 주사직류전압(DCSC) 및 서스테인펄스(SUSZ)를 순차적으로 공급하는 역할을 한다.
X 구동부(104)는 스캔펄스(SP)에 동기되도록 어드레스 전극라인들(X1 내지 Xn)에 데이터 펄스(DP)를 공급한다.
도 7은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 주사서스테인전극라인(Y)의 구동방법을 나타내는 구동파형도이다. 이때 공통 서스테인전극라인(Z) 및 어드레스전극라인(X)의 구동방법은 도 4의 종래기술에 도시된 구동파형과 동일하게 적용된다.
도 7을 참조하면, 리셋기간의 셋업(Setup)시 주사/서스테인 전극라인들(Y)에는 램프-업파형의 리셋펄스(RP)가 공급되고, 셋다운(Set-down)시 램프다운 파형의 리셋펄스(-RP)가 순차적으로 공급된다. 이때 램프-업파형의 리셋펄스(RP)는 1∼4V/㎲의 기울기를 갖는다. 이는 약 2㎲의 서스테인 펄스에 2 내지 8V를 상승시킬 수 있음을 나타낸다. 램프다운 파형의 리셋펄스(-RP)는 기저전압(GND) 또는 부극성의 스캔기준전압(-Vy)까지 하강한다. 또한, 공통 서스테인 전극라인들(Z)에는 정극성의 주사직류전압(DCSC)이 공급된다.
어드레스기간(APD)에는 공통 서스테인 전극라인들(Z)에 정극성의 주사직류전압(DCSC)이 공급되는 동안에 주사/서스테인 전극라인들(Y)과 어드레스 전극라인들(X) 각각에 부극성(-)의 스캔펄스(SP)와 정극성(+)의 데이터 펄스(DP)가 상호 동기되게끔 공급된다. 위에서와 같은 스캔펄스(SP)와 데이터 펄스(DP)에 의해 어드레스 방전을 하게 된다.
이후 어드레스 방전에 의해 켜진 셀에 대하여 서스테인 방전이 일어나도록 서스테인기간(SPD)에 서스테인펄스(SUSPy,SUSPz)가 주사/서스테인 전극라인들(Y)과 공통 서스테인 전극라인들(Z)에 교번적으로 공급된다. 이 때 주사/서스테인 전극라인(Y)에 인가되는 제1 서스테인펄스(SUSPy1)는 안정한 서스테인 방전을 위해서 다른 서스테인펄스(SUSPy)보다 높은 서스테인 전압을 가진다. 이 때 공급되는 높은 서스테인 전압(Vs+Vra)은 리셋기간(RPD)의 셋업시 램프-업파형의 리셋펄스(RP)를 그대로 반복해서 이용하게 된다. 즉, 주사/서스테인 전극라인(Y)에 인가되는 초기 제1 서스테인펄스(SUSPy1)는 리셋기간의 셋업시 공급하는 램프-업 파형을 소정 시간(t0∼t1) 동안 인가시킴으로써 형성된다. 예를 들어 램프 기울기를 2V/㎲로 하고 t1을 3㎲라고 가정하면, 3㎲ 서스테인 구간에서 6V의 전압 상승 효과를 얻을 수 있다. 이로 인하여 얻게 되는 전압 상승(2~8V) 효과는 구동 마진을 증가시킬 뿐만 아니라 구동 전압을 낮출 수 있게 한다. 이는 첫번째 서스테인 방전만 확실하게 이루어진다면 이후의 서스테인 펄스(SUSPy)의 방전전압은 방전을 유지시킬 수 있을 정도만 공급해도 되기 때문이다. 물론, 전압 상승 효과는 제1 서스테인펄스(SUSPy1)의 폭 조정에 의해 얼마든지 가변시킬 수 있다. 그리고 서스테인기간(SPD)의 종료시점에는 서스테인 방전이 소거되게 하는 소거펄스(도시하지 않음; EP)가 주사/서스테인 전극라인들(Y)에 공급된다.
도 8은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널에서의 Y 구동부(32)의 구성과 동작을 설명하기 위하여 Y 구동부(32)를 상세히 나타낸 것이다.
도 8을 참조하면, Y 구동부(32)는 에너지 회수회로(51)와 드라이버 IC(52) 사이에 접속되는 제6 스위치(Q6)와, 제6 스위치(Q6)와 드라이버 IC(52) 사이에 접속되어 선택적 소거 스캔펄스(-SESP)를 생성하기 위한 선택적 소거 스캔구동부(56) 및 스캔 전압 공급부(54)와, 제6 스위치(Q6)와 선택적 소거 스캔구동부(56) 및 스캔 전압 공급부(54) 사이에 접속되어 셋업/다운파형(RP,-RP)를 생성함과 아울러 선택적 쓰기 스캔펄스(-SWSP)를 생성하기 위한 셋업 공급부(55) 및 셋다운/선택적 쓰기 스캔 구동부(53)와, 제6 스위치(Q6)와 드라이버 IC(52) 사이에 접속되어 셋업기간 및 서스테인 기간(SPD)의 주사/서스테인전극라인(Y)에 리셋펄스 및 서스테인 펄스를 공급하기 위한 제7 스위치(Q7)를 구비한다. 또한 셋업 전압원(Vsetup)과 에너지 회수회로(51) 사이에 접속되어 셋업 전압(Vs)을 일정하게 유지시키기 위한 제1 캐패시터(C1)와, 스캔전압원(Vsc)과 제3 노드(n4) 사이에 직렬 접속된 제2 캐패시터(C2)를 구비한다.
드라이버 IC(52)는 푸쉬풀 형태로 접속되며 에너지 회수회로(51), 셋다운/선택적 쓰기 스캔 구동부(53) 및 스캔 전압 공급부(54)로부터 전압신호가 입력되는 제14 및 제15 스위치들(Q14,Q15)로 구성된다.
제14 및 제15 스위치들(Q14,Q15) 사이의 출력라인은 주사/서스테인 전극라인(Y1 내지 Ym) 중 어느 하나에 접속된다.
에너지 회수회로(51)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 회수되는 전압을 충전하기 위한 외부 캐패시터(CexY)와, 외부 캐패시터(CexY)에 병렬 접속된 스위치들(Q1,Q2)과, 제1 노드(n1)와 제2 노드(n2) 사이에 접속된 인덕터(L_y)와, 서스테인 전압 공급원(Vs)과 제2 노드(n2) 사이에 접속된 제3 스위치(Q3)와, 제2 노드(n2)와 그라운드단자(GND) 사이에 접속된 제4 스위치(Q4)로 구성된다.
에너지 회수회로(51)의 동작을 설명하면 다음과 같다. 외부 캐패시터(Cex_y)에는 Vs/2 전압이 충전되어 있다고 가정한다. 제1 스위치(Q1)가 턴-온되면, 외부 캐패시터(CexY)에 충전된 전압은 제1 스위치(Q1), 제1 다이오드(D1) 및 인덕터(L_y)를 경유하여 드라이버 IC(52)에 공급되고 드라이버 IC(52)의 도시하지 않은 내부 다이오드를 통해 주사/서스테인 전극라인(Y1 내지Ym)에 공급된다. 이 때, 인덕터(L_y)는 셀 내의 정전용량(C)과 함께 직렬 LC 공진회로를 구성하게 되므로 주사/서스테인 전극라인(Y1 내지 Ym)에는 공진파형이 공급된다. 공진파형의 공진점에서 제3 스위치(Q3)가 턴-온되어 서스테인 전압(Vs)을 주사/서스테인 전극라인(Y1 내지 Ym)에 공급하게 된다. 그러면 주사/서스테인 전극라인(Y1 내지 Ym)의 전압레벨은 서스테인 전압(Vs)을 유지하게 되며, 소정 시간 후에 제1 스위치(Q3)는 턴-오프되고 제2 스위치(Q2)가 턴-온된다. 이 때, 주사/서스테인 전극라인(Y1 내지 Ym)의 전압은 외부 캐패시터(Cex_y)에 회수된다. 이어서, 제2 스위치(Q2)가 턴-오프되고 제4 스위치(Q4)가 턴-온되면 주사/서스테인 전극라인(Y1 내지 Ym)의 전압은 그라운드 전위를 유지한다.
이 에너지 회수회로(51)에 의해 주사/서스테인 전극라인(Y1 내지 Ym)의 전압이 충방전되는 동안, 에너지 회수회로(51)와 드라이버 IC(52) 사이의 전류패스를 형성하기 위하여 제6 스위치(Q6)는 온(on) 상태를 유지한다.
이렇게 에너지 회수회로(51)는 주사/서스테인 전극라인(Y1 내지 Ym)으로부터 방전되는 전압을 외부 캐패시터(CexY)를 이용하여 회수한다. 그리고 에너지 회수회로(51)는 회수된 전압을 주사/서스테인 전극라인(Y1 내지 Ym)에 공급함으로써 셋업기간과 서스테인기간의 방전시에 과도한 소비전력을 줄이게 된다.
선택적 소거 스캔구동부(56)는 제3 노드(n3)와 선택적 쓰기용 스캔전압원(-Vyw) 사이에 접속된 제11 스위치(Q11)와, 제3 노드(n3)와 선택적 소거용 스캔 전압원(-Vye) 사이에 직렬 접속된 제12 및 제13 스위치(Q12,Q13)로 구성된다. 제11 스위치(Q11)는 선택적 쓰기 서브필드(WSF)의 어드레스기간(APD)에 공급되는제어신호(yw)에 응답하여 절환됨으로써 선택적 쓰기용 스캔전압(-Vyw)을 드라이버 IC(52)에 공급하는 역할을 한다. 제12 및 제13 스위치(Q12,Q13)는 선택적 소거 서브필드(ESF)의 어드레스기간(APD)에 공급되는 제어신호(ye)에 응답하여 절환됨으로써 선택적 소거용 스캔전압(-Vye)을 드라이버 IC(42)에 공급하는 역할을 한다. 선택적 쓰기 주사펄스(SWSP)의 인가전압(-Vw)이 선택적 소거 주사펄스(SESP)의 인가전압(-Ve)보다 낮은 전압값을 갖기 때문에 제12 및 제13 스위치(Q12,Q13)도 극성을 바꾼 두 개의 전계효과 트랜지스터가 직렬 연결된 상태로 형성된다.
스캔 전압 공급부(54)는 스캔전압원(Vsc)과 제4 노드(n4) 사이에 직렬 접속되는 제8 스위치(Q8)로 구성된다. 제8 스위치(Q8)는 선택적 쓰기 서브필드(WSF)와 선택적 소거 서브필드(ESF)의 어드레스기간에 공급되는 제어신호(SC)에 응답하여 절환됨으로써 스캔전압(Vsc)을 드라이버 IC(52)에 공급하는 역할을 한다. 이 때 스캔전압원(Vsc)과 제3 노드(n3) 사이에 연결된 제2 캐패시터(C2)는 스캔전압원(Vsc)로부터의 스캔전압을 충전하여 충전된 전압을 플로팅 레벨로 유지하면서 선택적 쓰기 및 소거방식에서 각기 다른 전압 레벨을 만들 수 있도록 한다.
셋업 공급부(55)는 셋업 전압원(Vsetup)과 제3 노드(n3) 사이에 접속된 제3 다이오드(D3), 저항(R) 및 제5 스위치(Q5)로 구성된다. 제3 다이오드(D3)는 제3 노드(n3)로부터 셋업 전압원(Vsetup) 쪽으로 흐르는 역방향 전류를 차단하는 역할을 하게 된다. 제5 스위치(Q5)는 셋업파형(RP)을 공급하는 역할을 하게 된다. 이 셋업파형(RP)의 기울기는 제5 스위치(Q5)의 제어단자 즉, 게이트 단자에 연결된 RC 시정수회로의 RC 시정수값에 의해 결정된다. 따라서, 셋업파형(RP)의 기울기는 가변저항(R1)의 저항값 조절에 의해 조정된다.
셋다운 구동부(53)는 제3 노드(n3)와 선택적 쓰기용 스캔 전압원(-Vyw) 사이에 접속된 제10 스위치(Q10)를 포함한다. 제10 스위치(Q10)는 셋다운파형(-RP)을 공급하는 역할을 한다. 이 셋다운 파형(-RP)의 기울기는 제9 스위치(Q9)의 제어단자 즉, 게이트 단자에 연결된 RC 시정수회로의 RC 시정수값에 의해 결정된다. 따라서, 셋다운파형(-RP)의 기울기는 가변저항(R2)의 저항값 조절에 의해 조정된다.
Y 구동부(32)는 각각 제3 노드(n3)와 제4 노드(n4)를 경유하여 선택적 소거 스캔구동부(56)와 스캔전압 공급부(54)에 접속되는 제9 스위치(Q9)를 구비한다. 제9 스위치(Q9)는 제어신호(Dic_updn)에 응답하여 드라이버 IC(52)에 공급되는 스캔전압(Vsc)을 절환하는 역할을 한다.
도 9는 도 8에 도시된 구동부에 따른 주사/서스테인 전극라인의 제1 서스테인 펄스(SUSPy1)의 구동파형 및 스위치 제어신호를 설명하는 도면이다.
도 7 및 도 8과 결부하여 도 9를 참조하면, 한 서브필드의 서스테인기간(SPD)에 먼저 주사/서스테인전극라인(Y)에 제1 서스테인펄스(SUSPy1)가 공급된다. 이러한 제1 서스테인펄스(SUSPy1)는 제3, 제5 및 제7 스위치(Q3,Q5,Q7)가 턴온됨으로써 드라이버 IC(52)를 통하여 주사/서스테인전극라인(Y)에 공급된다. 이를 상세히 설명하면, 제3 및 제5 스위치(Q3,Q5)는 소정 시간 즉, t0∼t1 동안 턴온시키고 제7 스위치(Q7)는 서스테인기간(SPD) 동안 계속 턴온된다. 이러할 경우 서스테인전압원(Vs)과 셋업 전압원(Vsetup)에 의해 소정 시간동안 제7 스위치(Q7)을 통하여 주사/서스테인전극라인(Y)에 공급된다. 상기에서와같이 제1 서스테인펄스(SUSPy1)가 주사/서스테인전극라인(Y)에 인가된 후에는 제5 스위치(Q5)는 턴오프시키고 제6 스위치(Q6)는 턴온시킨다. 이는 제1 서스테인펄스(SUSPy1)를 제외한 나머지 서스테인펄스(SUSPy)를 셋업전압원(Vsetup)의 영향없이 에너지 회수회로(51)의 서스테인 전압원(Vs)에 의해 정상적으로 공급하기 위해서이다. 이 때 제3 및 제4 스위치(Q3,Q4)는 주사/서스테인전극라인(Y)에 서스테인펄스(SUSPy)가 인가될 때마다 턴 온 및 턴-오프된다.
도 10은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 주사서스테인전극라인(Y)의 구동방법을 나타내는 구동파형도이다. 이때 공통 서스테인전극라인(Z) 및 어드레스전극라인(X)의 구동방법은 도 4의 종래기술에 도시된 구동파형과 동일하게 적용된다.
도 10을 참조하면, 리셋기간의 셋업(Setup)시 주사/서스테인 전극라인들(Y)에는 램프-업파형의 리셋펄스(RP)가 공급되고, 셋다운(Set-down)시 램프다운 파형의 리셋펄스(-RP)가 순차적으로 공급된다. 이때 램프-업파형의 리셋펄스(RP)는 1∼4V/㎲의 기울기를 갖는다. 이는 약 2㎲의 서스테인 펄스에 2 내지 8V를 상승시킬 수 있음을 나타낸다. 램프다운 파형의 리셋펄스(-RP)는 기저전압(GND) 또는 부극성의 스캔기준전압(-Vy)까지 하강한다. 또한, 공통 서스테인 전극라인들(Z)에는 정극성의 주사직류전압(DCSC)이 공급된다.
어드레스기간(APD)에는 공통 서스테인 전극라인들(Z)에 정극성의 주사직류전압(DCSC)이 공급되는 동안에 주사/서스테인 전극라인들(Y)과 어드레스 전극라인들(X) 각각에 부극성(-)의 스캔펄스(SP)와 정극성(+)의 데이터 펄스(DP)가상호 동기되게끔 공급된다. 위에서와 같은 스캔펄스(SP)와 데이터 펄스(DP)에 의해 어드레스 방전을 하게 된다.
이후 어드레스 방전에 의해 켜진 셀에 대하여 서스테인 방전이 일어나도록 서스테인기간(SPD)에 서스테인펄스(SUSPy,SUSPz)가 주사/서스테인 전극라인들(Y)과 공통 서스테인 전극라인들(Z)에 교번적으로 공급된다. 이 때 주사/서스테인 전극라인(Y)에 인가되는 제1 서스테인펄스(SUSPy1)는 안정한 서스테인 방전을 위해서 다른 서스테인펄스(SUSPy)보다 높은 서스테인 전압을 가진다. 이 때 공급되는 높은 서스테인 전압(Vs+Vrb)은 리셋기간(RPD)의 셋업시 램프-업파형의 리셋펄스(RP)를 그대로 반복해서 이용하게 된다. 즉, 주사/서스테인 전극라인(Y)에 인가되는 초기 제1 서스테인펄스(SUSPy1)는 리셋기간의 셋업시 공급하는 램프-업 파형을 소정 시간(t1∼t2) 동안 인가시킴으로써 형성된다. 이는 도 7에 도시된 제1 실시예의 경우 리셋동작이 시작되는 시점부터 소정 시간(t0∼t1)의 구동파형을 그대로 사용하게 되는데, 이 경우 Vs에 추가되는 전압이 램프 형태로 발생하기 때문에 강한 서스테인 방전을 발생시키기에는 역할이 다소 미약할 수 있다. 따라서, 본 발명의 제2 실시예에서는 상승된 전압을 Ab 영역에서와 같이 셋업 구간에서 소정 시간(t0∼t1) 경과 후에 동작하도록 하는 방법이다.
예를 들어 램프 기울기를 2V/㎲로 할 때 t1을 3㎲라고 가정하고 t1∼t2 시간을 다시 3㎲라 가정하면, t0∼t2 시간 동안 램프-업 파형의 리셋펄스(RP)는 6㎲ 동안 동작하므로, t1에서는 6V의 전압 상승 효과와 t2에서는 12V 전압 상승 효과를 얻을 수 있다. 이러한 전압 상승 효과를 얻기 위해서 서스테인 펄스(SUSP)는t0∼t1 구간에서만 공급된다. 즉, t0∼t1 구간에서는 램프 상승 동작이 이루어 지지만 실제 패널에 공급은 되지 않지만 t1에서 스위치 동작에 의해 서스테인 펄스를 공급해주면 실제로 패널에는 Vs+6V의 구형파를 공급할 수 있게 된다. 물론, 전압 상승 효과는 제1 서스테인펄스(SUSPy1)의 폭 즉, t1∼t2 구간 조정에 의해 얼마든지 가변시킬 수 있다. 그리고 서스테인기간(SPD)의 종료시점에는 서스테인 방전이 소거되게 하는 소거펄스(도시하지 않음; EP)가 주사/서스테인 전극라인들(Y)에 공급된다.
도 11은 8에 도시된 구동부에 따라 도 10에 도시된 바와 같이 주사/서스테인 전극라인의 제1 서스테인 펄스(SUSPy1)의 구동파형 및 스위치 제어신호를 설명하는 도면이다. 아울러 도 8에 도시된 Y 구동부(32)도 동일하게 적용된다.
도 8 및 도 10과 결부하여 도 11을 참조하면, 한 서브필드의 서스테인기간(SPD)에 먼저 주사/서스테인전극라인(Y)에 제1 서스테인펄스(SUSPy1)가 공급된다. 이러한 제1 서스테인펄스(SUSPy1)는 먼저 제3 및 제5 스위치(Q3,Q5)를 t0∼t2 동안 턴온시킨다. 제5 스위치(Q5)이 턴온됨으로 인하여 제6 및 제7 스위치(Q6,Q7) 사이의 노드에는 램프-업 파형의 리셋펄스(RP)가 인가된다. 그러나 제2 스위치(Q2)가 턴오프 상태에 있음으로 인하여 주사/서스테인전극라인(Y)에는 아직 제1 서스테인펄스(SUSPy1)가 인가되지 않는다. t1 시간 경과 후 제7 스위치(Q7)를 턴-온시키게 되면 리셋기간(RPD)의 셋업시 상승 기울기에 의해 이미 상승된 Vs+Vrb의 전압을 가진 리셋펄스(RP)가 주사/서스테인전극라인(Y)에 인가된다. 예를 들어 램프펄스의 기울기가 2V/㎲라 하고 t0∼t1, t1∼t2의 시간 간격을각각 3㎲라 할 경우, 본 발명의 경우 약 12V의 전압 상승 효과를 얻을 수 있게 된다.
상기에서와 같이 제1 서스테인펄스(SUSPy1)가 주사/서스테인전극라인(Y)에 인가된 후에는 제5 스위치(Q5)는 턴오프시키고 제6 스위치(Q6)는 턴온시킨다. 이는 제1 서스테인펄스(SUSPy1)를 제외한 나머지 서스테인펄스(SUSPy)를 셋업전압원(Vsetup)의 영향없이 에너지 회수회로(51)의 서스테인 전압원(Vs)에 의해 정상적으로 공급하기 위해서이다. 이 때 제3 및 제4 스위치(Q3,Q4)는 주사/서스테인전극라인(Y)에 서스테인펄스(SUSPy)가 인가될 때마다 턴 온 및 턴-오프된다.
상기에서와 같이 주사/서스테인전극라인(Y)에 고전압의 제1 서스테인펄스(SUSPy1)가 인가됨으로써 두개의 서스테인전극라인(Y,Z) 간에는 강한 서스테인 방전이 일어나게 된다. 또한 별도의 회로 추가 없이도 서스테인 펄스 전압을 상승시킬 수 있으므로 서스테인 전압 마진을 넓힐 수 있게 된다.
도 12은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 주사서스테인전극라인(Y) 및 어드레스전극라인(X)의 구동방법을 나타내는 구동파형도이다. 이때 공통 서스테인전극라인(Z)의 구동방법은 도 4의 종래기술에 도시된 구동파형과 동일하게 적용된다.
도 12를 참조하면, 리셋기간의 셋업(Setup)시 주사/서스테인 전극라인들(Y)에는 램프-업파형의 리셋펄스(RP)가 공급되고, 셋다운(Set-down)시 램프다운 파형의 리셋펄스(-RP)가 순차적으로 공급된다. 이때 램프-업파형의 리셋펄스(RP)는 1∼4V/㎲의 기울기를 갖는다. 이는 약 2㎲의 서스테인 펄스에 2 내지 8V를 상승시킬 수 있음을 나타낸다. 램프다운 파형의 리셋펄스(-RP)는 기저전압(GND) 또는 부극성의 스캔기준전압(-Vy)까지 하강한다. 또한, 공통 서스테인 전극라인들(Z)에는 정극성의 주사직류전압(DCSC)이 공급된다.
어드레스기간(APD)에는 공통 서스테인 전극라인들(Z)에 정극성의 주사직류전압(DCSC)이 공급되는 동안에 주사/서스테인 전극라인들(Y)과 어드레스 전극라인들(X) 각각에 부극성(-)의 스캔펄스(SP)와 정극성(+)의 데이터 펄스(DP)가 상호 동기되게끔 공급된다. 위에서와 같은 스캔펄스(SP)와 데이터 펄스(DP)에 의해 어드레스 방전을 하게 된다.
이후 어드레스 방전에 의해 켜진 셀에 대하여 서스테인 방전이 일어나도록 서스테인기간(SPD)에 서스테인펄스(SUSPy,SUSPz)가 주사/서스테인 전극라인들(Y)과 공통 서스테인 전극라인들(Z)에 교번적으로 공급된다. 이 때 주사/서스테인 전극라인(Y)에 인가되는 복수개의 서스테인펄스(SUSPy)는 안정한 서스테인 방전을 위해서 높은 서스테인 전압(Vs+Vra)을 가진다. 이 때 공급되는 높은 서스테인 전압(Vs+Vra)은 리셋기간(RPD)의 셋업시 램프-업파형의 리셋펄스(RP)를 그대로 반복해서 이용하게 된다. 즉, 주사/서스테인 전극라인(Y)에 인가되는 초기 제1 서스테인펄스(SUSPy1)는 리셋기간의 셋업시 공급하는 램프-업 파형을 소정 시간(t0∼t1) 동안 인가시킴으로써 형성된다. 그러나, 서스테인펄스에 무한정 상승된 전압을 사용할 수 없다. 이는 높은 서스테인펄스에 의해 어드레스전극라인(X)과 대향 방전에 의한 오방전이 발생할 우려가 있기 때문이다. 이로써 어드레스전극라인(X)에는 주사/서스테인전극라인(Y)에 인가되는 서스테인펄스(SUSPy)과 대응되게 상승된 서스테인 펄스 전압만큼의 펄스(SUSPx)가 인가된다.
상기에서와 같이 구동할 경우 서스테인 전압 마진을 확보함과 아울러 오방전을 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 별도의 회로 추가없이 리셋기간의 셋업시 인가되는 램프펄스를 이용하여 주사/서스테인 전극라인에 고전압의 제1 서스테인펄스를 인가함으로써 서스테인 전압 구동 마진을 넓힐 수 있음과 아울러 서스테인 구동 전압을 낮출 수 있게 된다.
또한 본 발명에 따른 다른 플라즈마 디스플레이 패널의 구동방법은 별도의 회로 추가없이 리셋기간의 셋업시 인가되는 램프펄스를 이용하여 주사/서스테인전극라인에 다수의 램프형의 고전압 서스테인펄스를 인가함과 아울러 상기 서스테인펄스와 대응되도록 어드레스전극라인에 소정의 구형 펄스를 인가함으로서 서스테인 전압의 구동마진을 확보함과 아울러 서스테인전극과 어드레스전극간의 오방전을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 다수의 제1 및 제2 유지전극라인과 다수의 어드레스 전극라인을 포함하는 플라즈마 디스플레이 패널 구동방법에 있어서,
    상기 다수의 제1 유지전극라인에 리셋펄스를 인가하여 리셋방전이 발생되도록 하는 단계와,
    상기 다수의 제1 및 제2 유지전극라인과 다수의 어드레스 전극라인에 인가되는 전압을 제어하여 서브필드의 어드레스 방전이 발생되도록 하는 단계와,
    상기 리셋방전시 소정의 상승기울기를 가지며 인가되는 소정 구간의 리셋펄스를 이용하여 고전압의 서스테인펄스를 가지는 다수의 제1 유지전극라인과 다수의 제2 유지전극라인 간에 서스테인 방전이 발생하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 리셋방전이 발생되는 단계는 제1 서브필드의 제1 유지전극에 리셋펄스가 공급되는 단계와,
    상기 리셋펄스의 셋업 시 램프 형태로 전압을 증가하여 셀 내의 벽전하를 형성하여 방전시키는 단계와,
    상기 리셋펄스의 셋다운 시 램프 형태로 전압이 감소하게 하여 벽전하에 의해 불요의 하전압자들이 부분적으로 소거되게 하는 단계와,
    상기 리셋펄스의 셋다운 시 제2 유지전극에 정극성의 직류전압을 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 리셋방전시 인가되는 리셋펄스의 상승기울기는 ㎲당 1 내지 4V의 상승율을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 2 항에 있어서,
    상기 고전압의 제1 서스테인 펄스는 상기 리셋방전시 소정의 상승 기울기를 가지며 인가되는 램프형 리셋펄스의 초기 소정 시간에 의해 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 2 항에 있어서,
    상기 고전압의 제1 서스테인 펄스는 상기 리셋방전시 소정의 상승 기울기를 가지며 인가되는 램프형 리셋펄스의 초기 소정 시간이 지난 후 다음 소정 시간에 의해 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 4 항 또는 제 5 항 중 어느 한 항에 있어서,
    상기 소정 시간은 약 2내지 4㎲ 동안인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 1 항에 있어서,
    다수의 제1 유지전극라인에 인가되는 고전압의 서스테인펄스는 상기 전극라인의 제1 서스테인펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 1 항에 있어서,
    다수의 제1 유지전극라인에 인가되는 고전압의 서스테인펄스는 1회 이상인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 8 항에 있어서,
    상기 다수의 제1 유지전극라인에 인가되는 1회 이상의 램프 파형의 고전압 서스테인펄스와 대응되도록 상기 어드레스전극라인에 소정의 구형 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 전화면을 초기화하기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 전극들을 구동하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    패널의 제1 전극으로부터 에너지를 회수하는 에너지 회수회로를 포함하며 상기 리셋기간에 셋업/다운 펄스, 상기 어드레스기간에 상기 셀을 선택하기 위하여선택적 쓰기에 대응하는 스캔펄스 및 선택적 소거에 대응하는 스캔펄스와, 상기 서스테인기간에 선택된 셀의 방전을 유지하기 위한 하나 이상의 고전압의 램프형 서스테인펄스를 가지는 서스테인펄스를 상기 제1 전극에 공급하기 위한 제1 전극 구동부를 구비하며;
    상기 제1 전극 구동부는 푸쉬풀 형태로 접속되어 상기 제1 전극에 전압신호가 인가되도록 하는 스캔 구동부와,
    상기 리셋기간에 램프파형 형태의 정극성 셋업신호와 상기 서스테인 기간에 램프파형의 서스테인펄스를 상기 제1 전극에 공급하기 위한 셋업 구동부와,
    상기 정극성 셋업신호가 공급된 후 램프파형 형태의 부극성신호를 상기 제1 전극에 공급하기 위한 셋다운 구동부와;
    상기 에너지 회수회로와 상기 셋업 구동부 및 스캔 구동부 사이에 접속되어 셋다운 펄스 및 서스테인 펄스를 스위칭하기 위한 제1 스위치와,
    상기 제1 스위치와 상기 셋업 구동부 및 스캔 구동부 사이에 접속되어 상기 램프파형의 서스테인펄스를 인가함과 아울러 서스테인펄스를 스위칭하기 위한 제2 스위치와,
    상기 스캔 구동부와 스캔 전압원 사이에 접속되어 선택적 쓰기 및 소거필드의 어드레스기간에 스캔전압을 상기 스캔 구동부에 공급하도록 하는 스캔 전압 공급부와,
    상기 스캔 전압 공급부와 셋다운 구동부 사이에 접속되어 그라운드 레벨 이하의 전압레벨을 가지는 셋다운 펄스와 어드레스기간의 스캔 펄스를 공급하기 제어동작을 하는 제3 스위치를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  11. 제 10 항에 있어서,
    상기 제1 전극 구동부와 교대로 상기 패널의 제2 전극으로부터 에너지를 회수하는 에너지 회수회로를 포함하며 선택적 쓰기시와 선택적 소거시에 상기 제2 전극에 직류전압을 공급하기 위한 제2 전극 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  12. 제 10 항에 있어서,
    상기 제2 스위치는 상기 서스테인기간에 인가되는 고전압의 서스테인펄스가 다른 서스테인펄스와 동일하거나 더 큰 펄스폭을 갖도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  13. 제 10 항에 있어서,
    상기 에너지 회수회로와 셋업 전압원 사이에 접속되어 램프펄스 전압 레벨을 일정하게 유지시킴과 아울러 램프 펄스를 발생시키기 위한 제1 캐패시터와,
    상기 스캔전압원와 스캔 구동부 사이에 접속되어 스캔펄스 전압 레벨을 일정하게 유지시킴과 아울러 상기 스캔 구동부에 공급되는 전압을 조절하게 하는 제2 캐패시터를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  14. 제 10 항에 있어서,
    상기 어드레스기간에 상기 셀을 선택적으로 켜기 위한 선택적 쓰기 데이터 및 상기 셀을 선택적으로 끄기 위한 선택적 소거 데이터 중 어느 하나를 상기 제1 및 제2 전극과 직교하는 제3 전극에 공급함과 아울러 제1 전극에 하나 이상의 고전압의 램프형 서스테인펄스 인가시 상기 서스테인펄스와 대응되게 정상 서스테인 펄스보다 상승된 전압만큼의 구형 데이터 펄스를 제3 전극에 공급하기 위한 어드레스 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR10-2002-0009846A 2002-02-25 2002-02-25 플라즈마 디스플레이 패널의 구동방법 및 장치 KR100433233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0009846A KR100433233B1 (ko) 2002-02-25 2002-02-25 플라즈마 디스플레이 패널의 구동방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0009846A KR100433233B1 (ko) 2002-02-25 2002-02-25 플라즈마 디스플레이 패널의 구동방법 및 장치

Publications (2)

Publication Number Publication Date
KR20030070339A KR20030070339A (ko) 2003-08-30
KR100433233B1 true KR100433233B1 (ko) 2004-05-27

Family

ID=32222421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0009846A KR100433233B1 (ko) 2002-02-25 2002-02-25 플라즈마 디스플레이 패널의 구동방법 및 장치

Country Status (1)

Country Link
KR (1) KR100433233B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001641A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502351B1 (ko) * 2003-05-16 2005-07-20 삼성에스디아이 주식회사 어드레스-디스플레이 혼합 구동 방법을 수행하는 플라즈마디스플레이 패널의 구동 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0934397A (ja) * 1995-07-24 1997-02-07 Fujitsu Ltd プラズマ・ディスプレイ・パネル
US5963184A (en) * 1996-09-06 1999-10-05 Pioneer Electronic Corporation Method for driving a plasma display
KR20000067706A (ko) * 1999-04-30 2000-11-25 구자홍 플라즈마표시장치 구동방법
JP2001013918A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd 放電式表示パネルの駆動方法と表示装置
US6288692B1 (en) * 1997-01-21 2001-09-11 Fujitsu Limited Plasma display for high-contrast interlacing display and driving method therefor
KR20020066274A (ko) * 2001-02-09 2002-08-14 엘지전자주식회사 선택적 쓰기 및 소거를 이용한 플라즈마 디스플레이패널의 구동방법 및 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0934397A (ja) * 1995-07-24 1997-02-07 Fujitsu Ltd プラズマ・ディスプレイ・パネル
US5963184A (en) * 1996-09-06 1999-10-05 Pioneer Electronic Corporation Method for driving a plasma display
US6288692B1 (en) * 1997-01-21 2001-09-11 Fujitsu Limited Plasma display for high-contrast interlacing display and driving method therefor
KR20000067706A (ko) * 1999-04-30 2000-11-25 구자홍 플라즈마표시장치 구동방법
JP2001013918A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd 放電式表示パネルの駆動方法と表示装置
KR20020066274A (ko) * 2001-02-09 2002-08-14 엘지전자주식회사 선택적 쓰기 및 소거를 이용한 플라즈마 디스플레이패널의 구동방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001641A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR20030070339A (ko) 2003-08-30

Similar Documents

Publication Publication Date Title
KR100481221B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
US6653795B2 (en) Method and apparatus for driving plasma display panel using selective writing and selective erasure
KR100487809B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100366942B1 (ko) 플라즈마 디스플레이 패널의 저전압 어드레스 구동방법
KR100488463B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100425487B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100421670B1 (ko) 플라즈마 디스플레이 패널의 구동장치
EP1693821A2 (en) Plasma display apparatus and driving method thereof
KR100378622B1 (ko) 선택적 쓰기 및 소거를 이용한 플라즈마 디스플레이패널의 구동방법 및 장치
KR100582205B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100430089B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100438914B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100433233B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR101042992B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100493917B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100482340B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100453172B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100467073B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100488154B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100426188B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100480173B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100625498B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100566820B1 (ko) 플라즈마 표시장치의 스캔 구동회로
KR20100035859A (ko) 플라즈마 표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee