KR20010047999A

KR20010047999A - Method For Fabricating Capacitor in Memory Cell

Info

Publication number: KR20010047999A
Application number: KR1019990052457A
Authority: KR
Inventors: 김병동; 박연식; 김만수
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-11-24
Filing date: 1999-11-24
Publication date: 2001-06-15
Also published as: KR100663338B1

Abstract

PURPOSE: A method of manufacturing a capacitor of a memory cell is provided to increase the capacity of the capacitor by forming an uneven part on the surface of the lower electrode. CONSTITUTION: A lower electrode(11) is formed on the silicon substrate(9) by a silicon patterning. An oxidation layer(13) is formed by heat-oxidizing the surface of the lower electrode(11). Impurities are injected to the polysilicon through the oxidation layer(13). A pin-hole(15) is formed in the oxidation layer(13) by wet-etching the oxidation layer(13) with a low etch rate solution. An uneven concave part(17) is formed on the polysilicon surface by wet-etching with a high selectivity of polysilicon etch solution through the pin hole. The oxidation layer(13) is removed to deposite a dielectric layer on the surface of the polysilicon layer having the uneven part. An upper electrode is formed over the dielectric layer.

Description

메모리 셀의 캐패시터 제조 방법{Method For Fabricating Capacitor in Memory Cell}Method for fabricating a capacitor of a memory cell {Method For Fabricating Capacitor in Memory Cell}

본 발명은 메모기 셀의 캐패시터 제조 방법에 관한 것으로서, 보다 상세하게는 스토리지 전극층인 하부 전극 표면에 오목한 요철을 형성함으로써 유전체막이 요철 상에 퇴적되어 표면적이 넓어져서 캐패시터의 용량을 증가할 수 있는 메모리 셀의 캐패시터 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a memo cell, and more particularly, by forming a concave and convex on the surface of the lower electrode, which is a storage electrode layer, a dielectric film is deposited on the concave and convex and the surface area of the memory can increase the capacity of the capacitor. It relates to a method of manufacturing a capacitor of a cell.

최근 반도체 디램(Dynamic Random Access Memory)의 제조 경향은 고 집적, 고밀도화에 따라 메모리 셀 어레이(Memory Cell Array)를 갖는 반도체 장치의 개발과 더불어 설계치법(Desing Dimension Rule)의 축소로 셀 영역이 감소됨으로서 충분한 전하축적용량 확보가 큰 문제로 대두되었다.Recently, the trend of manufacturing a semiconductor random access memory (DRAM) is due to the development of a semiconductor device having a memory cell array as a result of high integration and density. Ensuring sufficient charge storage capacity has become a big problem.

이러한 미세한 셀영역에 용량이 큰 캐패시터를 형성하기 위해서는 캐패시터의 절연막의 박막화와 캐패시터의 실효면적을 증대시키는 구조로의 개량이 불가피하다.In order to form a capacitor having a large capacity in such a small cell region, it is inevitable to improve the structure of the thin film of the insulating film of the capacitor and increase the effective area of the capacitor.

캐패시터의 유전용량은 유전체막질의 유전 상수와 표면적에 비례하며, 유전체막의 두께에 반비례하는 관계가 있다.The dielectric capacity of the capacitor is proportional to the dielectric constant and surface area of the dielectric film and is inversely proportional to the thickness of the dielectric film.

크기를 감소시키면서 유전용량을 증가시키려는 접근이 미국 특허 번호 제 5,208,479번에서 논의되었다. 그 방법은 캐패시터 저장 노드로 반구형 결정립 다결정 실리콘(Hemispherical Grain Polycrystalline Silicon)과 같은 거친 다결정 실리콘 막을 이용하는 것을 포함한다. 야금학적으로 거친 다결정 실리콘에 의지함으로써 넓은 표면 지역들이 캐패시터를 이용할 수 있는 동일한 평면 지역으로 형성된다.An approach to increasing dielectric capacity while reducing size has been discussed in US Pat. No. 5,208,479. The method involves using a coarse polycrystalline silicon film such as hemispherical grain polycrystalline silicon as the capacitor storage node. Relying on metallurgically rough polycrystalline silicon, large surface areas are formed into the same planar area where capacitors are available.

또한, 디램 셀의 캐패시터 용량을 증가시키기 위하여 트렌치(Trench)를 이용하거나 스택(Stack) 캐패시터의 모양을 여러 가지로 변화시키는 기술이 통용되어 왔으나 스토리지 전극에 대한 유전체막의 자체 표면적을 증가시키는 기술은 현재로서 없다.In addition, a technique of using a trench or changing the shape of a stack capacitor in various ways has been commonly used to increase the capacitance of a DRAM cell. However, a technique of increasing the surface area of a dielectric film on a storage electrode has been widely used. Not as.

도 1은 종래 기술의 메모리 셀의 캐패시터 제조 방법을 도시한 도면이다.1 is a view showing a capacitor manufacturing method of a memory cell of the prior art.

일반적으로, 스토리지 캐패시터의 형성은 실리콘 기판(1) 위에 하부 전극(3)을 형성한다. 상기 하부 전극(3)을 감싸며 전하를 저장하는 유전체막(5)을 형성한다. 상기 유전체막(5) 외부에 도전성 물질로 캐패시터의 상부 전극(7)을 형성한다.In general, the formation of the storage capacitor forms the lower electrode 3 over the silicon substrate 1. A dielectric film 5 is formed to surround the lower electrode 3 and store charge. The upper electrode 7 of the capacitor is formed of a conductive material outside the dielectric film 5.

그러나 종래의 기술은 유전체막의 표면적을 증진시키는 데는 한계가 있다.However, the prior art has a limitation in increasing the surface area of the dielectric film.

따라서, 본 발명의 목적은 상술한 문제점을 해소하기 위하여 본 발명에서는 스토리지 전극층인 하부 전극 표면에 오목한 요철을 형성하여 유전체막이 요철의 상부에 퇴적되어 유전체막의 표면적이 넓어져서 캐패시터의 용량을 증가할 수 있는 메모기 셀의 캐패시터 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to form a concave and convex on the surface of the lower electrode, which is a storage electrode layer in the present invention to solve the above-described problems, the dielectric film is deposited on the upper surface of the concave and convex surface surface of the dielectric film to increase the capacity of the capacitor can be increased. The present invention provides a method of manufacturing a capacitor of a memo cell.

도 1은 종래 기술의 메모리 셀의 캐패시터 제조 방법을 도시한 도면.1 illustrates a method of manufacturing a capacitor of a memory cell of the prior art.

도 2는 본 발명의 메모리 셀의 캐패시터 제조 방법을 도시한 도면.2 illustrates a method of manufacturing a capacitor of a memory cell of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

9 : 실리콘 기판, 11 : 하부 전극,9: silicon substrate, 11: lower electrode,

13 : 산화막, 15 : 핀홀,13: oxide film, 15 pinhole,

17 : 요철, 19 : 유전체막,17: unevenness, 19: dielectric film,

21 : 상부 전극21: upper electrode

이와 같은 목적을 달성하기 위한 본 발명의 메모리 셀의 캐패시터 제조 방법은 실리콘 기판 위에 폴리실리콘을 패턴닝하여 하부 전극을 형성하는 단계와 상기 하부 전극의 표면을 열산화시켜 산화막을 형성하는 단계와 상기 산화막을 통해서 상기 폴리실리콘내에 불순물을 이온 주입하는 단계와 상기 산화막을 식각율이 낮은 식각액으로 습식 식각하여 상기 산화막에 핀홀을 형성하는 단계와 상기 산화막에 형성된 핀홀을 통하여 상기 폴리실리콘을 선택비가 높은 폴리실리콘 식각액으로 습식 식각하여 상기 폴리실리콘 표면에 요철을 형성하는 단계와 상기 산화막을 제거하고 요철이 형성된 폴리실리콘 표면에 유전체막을 도포하는 단계 및 상기 유전체막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a capacitor of a memory cell of the present invention for achieving the above object is to form a lower electrode by patterning polysilicon on a silicon substrate, and to form an oxide film by thermally oxidizing the surface of the lower electrode and the oxide film Ion implantation of impurities into the polysilicon through wet etching of the oxide layer with an etchant having a low etching rate to form a pinhole in the oxide layer, and a polysilicon having a high selectivity to the polysilicon through the pinhole formed in the oxide layer Wet etching with an etchant to form irregularities on the surface of the polysilicon, removing the oxide layer, applying a dielectric film to the polysilicon surface on which the irregularities are formed, and forming an upper electrode on the dielectric film. It is done.

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의하여 더욱 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail.

도 2는 본 발명의 메모리 셀의 캐패시터 제조 방법을 도시한 도면이다.2 is a view showing a capacitor manufacturing method of a memory cell of the present invention.

도 2(A)에서, 실리콘 기판(9) 위에 하부 전극(11)을 형성한다. 상기 하부 전극(11)은 도전성 물질로 된 것이며, 불순물이 주입된 폴리실리콘으로 형성한다.In FIG. 2A, the lower electrode 11 is formed on the silicon substrate 9. The lower electrode 11 is made of a conductive material and is formed of polysilicon into which impurities are injected.

도 2(B)에서는 상기 형성된 하부 전극(11)을 산소(O₂), 염산(HCl) 및 수소(H₂) 분위기에서 열산화하여 하부 전극(11)의 표면에 산화실리콘(SiO₂), 즉 산화막(13)을 형성한다. 후속 공정으로 산화막(13)을 통하여 폴리실리콘내로 불순물을 이온 주입한다. 상기 형성된 산화막(13)은 폴리실리콘으로된 하부 전극(11)에 전도성을 부여하기 위해 주입된 이온에 의해서 영향을 받는다. 그러므로 상기 산화막(13)은 국부적으로 취약한 부분을 가진다.In FIG. 2B, the formed lower electrode 11 is thermally oxidized in an atmosphere of oxygen (O ₂ ), hydrochloric acid (HCl) and hydrogen (H ₂ ) to form silicon oxide (SiO ₂ ) on the surface of the lower electrode 11. That is, the oxide film 13 is formed. In a subsequent process, impurities are implanted into the polysilicon through the oxide film 13. The formed oxide film 13 is affected by ions implanted to impart conductivity to the lower electrode 11 made of polysilicon. Therefore, the oxide film 13 has a locally weak part.

도 2(C)에서는 식각률이 낮은 식각액로 산화막(13)을 습식 식각하면, 상대적으로 이온에 영향을 받았던 산화막(13)내의 부분만이 우선적으로 식각되어 핀홀(15)을 형성한다.In FIG. 2C, when the oxide film 13 is wet-etched with an etchant having a low etching rate, only a portion of the oxide film 13 that is relatively affected by ions is preferentially etched to form the pinhole 15.

도 2(D)에서는 산화막(13)과 하부 전극(11)간의 선택비가 큰 폴리실리콘 식각액으로 습식 식각하면, 상기 형성된 핀홀(15)사이로 노출된 하부 전극(11) 부위만 오목하게 식각되어서 요철(17)을 형성한다.In FIG. 2D, when wet etching is performed using a polysilicon etching solution having a large selectivity between the oxide film 13 and the lower electrode 11, only the portion of the lower electrode 11 exposed between the formed pinholes 15 is concavely etched to have unevenness ( 17).

도 2(E)에서는 상기 하부 전극(11)의 표면에 잔존하는 산화막(13)을 플루오르화수소(HF)를 이용하여 제거한다. 도 2(F)에서는 요철(17)이 형성된 하부 전극(11)의 표면 위에 박막의 유전체막(19)을 형성한다. 상기 유전체막(19)은 상기 하부 전극(11)과 도 2(G)에서의 상부 전극(21)과 절연되도록 형성된다. 상기 유전체막(19) 상에 도전성 물질로된 상부 전극(21)을 형성한다. 물론 이 경우 포토 공정, 식각 공정 등 기존의 반도체 제조 공정들을 이용하여 유전체막(19)을 형성한다.In FIG. 2E, the oxide film 13 remaining on the surface of the lower electrode 11 is removed using hydrogen fluoride (HF). In FIG. 2F, a thin dielectric film 19 is formed on the surface of the lower electrode 11 on which the unevenness 17 is formed. The dielectric film 19 is formed to be insulated from the lower electrode 11 and the upper electrode 21 in FIG. 2G. An upper electrode 21 made of a conductive material is formed on the dielectric layer 19. Of course, in this case, the dielectric film 19 is formed using existing semiconductor manufacturing processes such as a photo process and an etching process.

그러므로 상기 유전체막(19)은 표면적이 보다 넓게 확보되는 요철(17) 상에 도포됨으로 인해서 유전체막(19)의 표면적이 늘어난다.Therefore, the surface of the dielectric film 19 increases because the dielectric film 19 is applied on the unevenness 17 having a larger surface area.

상기 도 2(G)에서는 상기 유전체막(19) 상에 도전성 물질로된 상부 전극(21)을 형성한다.In FIG. 2G, an upper electrode 21 made of a conductive material is formed on the dielectric layer 19.

이상 설명한 바와 같이 캐패시터의 하부 전극, 유전체막 및 상부 전극을 형성한 후 통상 실시하는 반도체 제조 공정으로 디램 셀 및 반도체 칩을 제조한다.As described above, after forming the lower electrode, the dielectric film, and the upper electrode of the capacitor, the DRAM cell and the semiconductor chip are manufactured by a conventional semiconductor manufacturing process.

도면 및 상세한 설명에서 본 발명의 바람직한 기술을 설명했는데, 이는 이하의 청구범위에 개시되어 있는 발명의 범주로 이를 제한 하고자 하는 목적이 아니다. 따라서 본 발명은 청구사항에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.In the drawings and detailed description, preferred techniques of the invention have been described, which are not intended to limit the scope of the invention as set forth in the claims below. Therefore, the present invention is not limited to the claims, and modifications and improvements are possible at the level of those skilled in the art.

상술한 본 발명에 의하면, 스토리지 전극층인 하부 전극층에 오목한 요철을 형성하여 유전체막이 요철 상에 도포되어 유전체막의 표면적이 넓어져서 캐패시터의 용량을 증가할 수 있다.According to the present invention described above, the concave and convex may be formed in the lower electrode layer, which is the storage electrode layer, and the dielectric film is coated on the concave and convex surface to increase the surface area of the dielectric film, thereby increasing the capacity of the capacitor.

Claims

실리콘 기판 위에 폴리실리콘을 패턴닝하여 하부 전극을 형성하는 단계;Patterning polysilicon over the silicon substrate to form a bottom electrode;

상기 하부 전극의 표면을 열산화시켜 산화막을 형성하는 단계;Thermally oxidizing a surface of the lower electrode to form an oxide film;

상기 산화막을 통해서 상기 폴리실리콘내에 불순물을 이온 주입하는 단계;Ion implanting impurities into the polysilicon through the oxide film;

상기 산화막을 식각율이 낮은 식각액으로 습식 식각하여 상기 산화막에 핀홀을 형성하는 단계;Wet etching the oxide layer with an etchant having a low etching rate to form a pinhole in the oxide layer;

상기 산화막에 형성된 핀홀을 통하여 상기 폴리실리콘을 선택비가 높은 폴리실리콘 식각액으로 습식 식각하여 상기 폴리실리콘 표면에 요철을 형성하는 단계;Wet etching the polysilicon with a polysilicon etching solution having a high selectivity through the pinhole formed in the oxide layer to form irregularities on the surface of the polysilicon;

상기 산화막을 제거하고 요철이 형성된 폴리실리콘 표면에 유전체막을 도포하는 단계; 및Removing the oxide film and applying a dielectric film on the surface of the polysilicon in which the unevenness is formed; And

상기 유전체막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.And forming an upper electrode on the dielectric film.