KR0151005B1 - Cylinder type capacitor manufacturing method - Google Patents
Cylinder type capacitor manufacturing methodInfo
- Publication number
- KR0151005B1 KR0151005B1 KR1019940030041A KR19940030041A KR0151005B1 KR 0151005 B1 KR0151005 B1 KR 0151005B1 KR 1019940030041 A KR1019940030041 A KR 1019940030041A KR 19940030041 A KR19940030041 A KR 19940030041A KR 0151005 B1 KR0151005 B1 KR 0151005B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- etching
- spacer
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 메모리 장치의 커패시터 제조방법에 관하여 개시되어 있다.A method of manufacturing a capacitor of a semiconductor memory device is disclosed.
반도체 기판상에 스토리지전극 형성에 사용될 제1 도전층을 형성하고, 스토리지극 형성을 위한 마스크패턴을 이용하여 상기 제1 도전층의 일부두께를 식각하여 단차를 갖는 스토리지전극의 예비패턴을 형성한 다음, 상기 예비패턴 단차부분의 측벽에 절연물로 된 스페이서를 형성한다. 이어서, 상기 스페이서를 식각마스크로 사용하여 상기 예비패턴을 식각함으로써 원통형의 스토리지전극을 형성하고, 상기 스페이서를 제거하고, 상기 스토리지전극을 산화시켜 스토리지전극 표면에 산화막을 형성한 다음, 상기 산화막을 제거한다. 따라서, 담장경함을 방지하여 커패시터의 누설전류특성 등의 전기적 특성을 향상시키고 신뢰성을 증가시킨다.After forming the first conductive layer to be used for forming the storage electrode on the semiconductor substrate, by etching a portion of the first conductive layer using a mask pattern for forming the storage electrode to form a preliminary pattern of the storage electrode having a step A spacer made of an insulator is formed on sidewalls of the preliminary pattern stepped portion. Subsequently, by using the spacer as an etching mask, the preliminary pattern is etched to form a cylindrical storage electrode, the spacer is removed, the storage electrode is oxidized to form an oxide film on the surface of the storage electrode, and then the oxide film is removed. do. Therefore, the fence hardening is prevented to improve electrical characteristics such as leakage current characteristics of the capacitor and increase reliability.
Description
제1a도 내지 제1d도는 종래 방법에 의한 반도체 메모리 장치의 커패시터 제조방법을 공정순서도.1A to 1D are process flowcharts of a capacitor manufacturing method of a semiconductor memory device according to a conventional method.
제2a도 내지 제2f도는 본 발명에 의한 원통형 커패시터 제조방법의 제1실시예를 도시한 공정순서도.2a to 2f is a process flow diagram showing a first embodiment of a method of manufacturing a cylindrical capacitor according to the present invention.
본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로, 특히 메모리셀의 고신뢰성과 큰 셀커패시턴스를 갖는 고집적 반도체 메모리 장치의 커패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly to a method of manufacturing a capacitor of a highly integrated semiconductor memory device having high reliability and large cell capacitance of a memory cell.
메모리 셀의 면적 감소에 따른 셀커패시턴스 감소는 DRAM(Dynamic Random Access Memory)의 집적도 증가에 심각한 장애 요인이 되는데, 셀커패시턴스의 감소 문제는 메모리 셀의 독출 능력을 저하시키고 소프트에러율을 증가시킬 뿐만 아니라 저전압에서의 소자동작을 어렵게 하여 작동시 전력소모를 과다하게 하여 반도체 메모리 장치의 고집적화를 위해서는 반드시 해결되어야 하는 문제이다.The reduction of cell capacitance due to the reduction of memory cell area is a serious obstacle to the increase in the density of dynamic random access memory (DRAM). The problem of reducing cell capacitance not only reduces the readability of the memory cell and increases the soft error rate but also low voltage. It is a problem that must be solved for high integration of a semiconductor memory device by making the device operation difficult in the system and excessive power consumption during operation.
통상 약 1.5㎛2의 메모리 셀 면적을 가지는 64Mb DRAM에 있어서는 일반적인 2차원적인 스택형 메모리셀을 사용한다면 오산화 탄탈륨(Ta2O5)과 같은 고유전율의 물질을 사용하더라도 충분한 커패시턴스를 얻기가 힘들기 때문에 3차원적 구조의 스택형 커패시터를 제안하여 셀커패시턴스의 향상을 도모하고 있다.In 64Mb DRAMs, which typically have a memory cell area of about 1.5 µm 2 , it is difficult to obtain sufficient capacitance even when using a general two-dimensional stack type memory cell even with a high dielectric constant material such as tantalum pentoxide (Ta 2 O 5 ). Therefore, the stack capacitor of the three-dimensional structure is proposed to improve the cell capacitance.
상기 3차원적인 스택형 커패시터 구조중에서, 특히, 원통구조(Cylindrical Capacitor)는 원통의 외면뿐만 아니라 내면까지 유효 커패시터 영역으로 이용할 수 있어 3차원적 스택형 커패시터 구조에 채택되고 있다.Among the three-dimensional stacked capacitor structure, in particular, the cylindrical structure (Cylindrical Capacitor) has been adopted in the three-dimensional stacked capacitor structure because it can be used as an effective capacitor region from the outer surface as well as the inner surface of the cylinder.
특히, 본 출원인은 산화막식각 마스크를 이용한 원통형 커패시터 제조방법을 제안한 바 있으며, 이는 대한민국 특허출원 제91-15250호(발명자:안지홍)로 출원하여, 현재 계속중이다.In particular, the present applicant has proposed a method for manufacturing a cylindrical capacitor using an oxide film etching mask, which has been filed in the Republic of Korea Patent Application No. 91-15250 (Inventor: An Ji Hong), and continues.
제1a도 내지 제1d도는 상기 특허출원 제91-15250호에 기술되어 있는 종래 방법에 의한 반도체 메모리 장치의 커패시터 제조방법을 공정 순서대로 도시한 단면도들이다.1A to 1D are cross-sectional views showing, in process order, a capacitor manufacturing method of a semiconductor memory device according to the conventional method described in Patent Application No. 91-15250.
제1a도를 참조하면, 반도체기판(10)에 소오스영역(12), 드레인영역(도시되지 않음) 및 게이트전극(14)을 구비하는 트랜지스터들을 형성하고, 상기 트랜지스터를 다른 소자로부터 절연시키기 위한 절연층(도시되지 않음) 및 평탄화층(16)을 형성한다. 이어서, 상기 평탄화층(16) 상부에 식각저지층(18), 및 절연층(20)을 형성한 다음, 상기 절연층(20), 식각저지층(16), 및 평탄화층(16)을 식각하여 스토리지전극을 상기 소오스영역(12)과 접촉시키기 위한 콘택홀을 형성한다. 콘택홀이 형성되어 있는 상기 기판 전면에, 상기 콘택홀을 채우고 상기 절연층(20)을 기준으로 일정 두께를 가지도록 제1도전물질을 증착하여 제1 도전물질층을 형성한 후, 상기 제1 도전물질을 상부에 포토레지스트를 도포하여 포토레지스패턴(24)을 형성한다. 상기 포토레지스트패턴(24)을 식각마스크로 하여 상기 제1 도전물질층(22)의 상부로부터의 일부 두께를 식각함으로써 스토리지전극 형성을 위한 1차 식각을 완료한다. 이로써 상기 제1도전층 상부에는 단차가 형성된다.Referring to FIG. 1A, transistors including a source region 12, a drain region (not shown), and a gate electrode 14 are formed in the semiconductor substrate 10, and insulation for insulating the transistor from other elements is shown. A layer (not shown) and planarization layer 16 are formed. Subsequently, an etch stop layer 18 and an insulating layer 20 are formed on the planarization layer 16, and then the insulating layer 20, the etch stop layer 16, and the planarization layer 16 are etched. As a result, a contact hole for contacting the storage electrode with the source region 12 is formed. After filling the contact hole and depositing a first conductive material to have a predetermined thickness based on the insulating layer 20 on the entire surface of the substrate where the contact hole is formed, the first conductive material layer is formed. A photoresist is applied over the conductive material to form the photoresist pattern 24. By etching the partial thickness from the upper portion of the first conductive material layer 22 using the photoresist pattern 24 as an etching mask, the primary etching for forming the storage electrode is completed. As a result, a step is formed on the first conductive layer.
이때, 고집적화에 따른 사진식각 공정의 한계로 상기 식각된 부분의 측벽은 약간의 경사(a)를 가지게 된다.At this time, the sidewall of the etched portion has a slight inclination (a) due to the limitation of the photolithography process due to the high integration.
제1b도를 참조하면, 상기 결과물 전면에 절연막, 예컨대 고온산화막을 증착하고 이방성식각을 행하여 상기 단차가 발생한 제1도전층(22)의 측벽에 스페이서(26)를 형성한다.Referring to FIG. 1B, an insulating film, for example, a high temperature oxide film is deposited on the entire surface of the resultant and anisotropic etching is performed to form spacers 26 on sidewalls of the first conductive layer 22 where the step is generated.
제1c도를 참조하면, 상기 스페이서(26)를 식각마스크로 이용하고 상기 절연층(20)의 표면을 식각종료점으로 하여 상기 제1도전층(22)을 이방성식각 함으로써 스토리지전극(28)을 완성한다. 이어서, 상기 스페이서(26) 및 스토리지전극 하부의 절연층(20)을 제거한다.Referring to FIG. 1C, the storage electrode 28 is completed by anisotropically etching the first conductive layer 22 by using the spacer 26 as an etching mask and using the surface of the insulating layer 20 as an end point for etching. do. Subsequently, the spacer 26 and the insulating layer 20 under the storage electrode are removed.
이때, 사진식각공정의 한계로 인하여 발생된 경사(제1a도의 a참조)에 의해 상기 산화막 스페이서(20)의 벽을 따라 상기 스토리지전극(28)의 상부가 뾰족하게 남게 되는데, 통상적으로 이를 담장결함(fence defect)이라 부른다. 이와 같은 담장결함은 커패시터의 전기적 특성을 열화시키고, 기계적으로 약하여 부러지기 쉽다.At this time, an upper portion of the storage electrode 28 remains sharply along the wall of the oxide spacer 20 due to the inclination generated due to the limitation of the photolithography process (see a in FIG. 1a). It is called a fence defect. Such fence defects deteriorate the electrical characteristics of the capacitor and are weak due to mechanical weakness.
제1d도를 참조하면, 스토리지전극(28)이 형성되어 있는 상기 결과물 전면에. 예컨대 O/N/O와 같은 고유전물질을 도포하여 유전체막(30)을 형성하고, 상기 유전체막이 형성되어 있는 결과물 전면에 제2도전물질, 예컨대 다결정실리콘을 증착하여 플레이트전극(35)을 형성한다.Referring to FIG. 1d, a storage electrode 28 is formed on the front surface of the resultant product. For example, a dielectric film 30 is formed by applying a high dielectric material such as O / N / O, and a plate electrode 35 is formed by depositing a second conductive material, for example, polycrystalline silicon, on the entire surface of the resultant material on which the dielectric film is formed. do.
상기 방법에 의하면, 종래 원통형 커패시터 제조시 문제되었던, 원통형 커패시터를 구성하는 원기둥의 부러짐 등을 방지할 수 있고, 공정이 간단하여 제조시 드는 비용을 감소시킬 수 있으며, 디자인룰에 의해 형성될 수 있는 최소 피쳐사이즈보다 더 큰 원통형 스토리지전극을 형성할 수 있어 셀커패시턴스 증가를 쉽게 달성할 수 있다.According to the method, it is possible to prevent the breakage of the cylinder constituting the cylindrical capacitor, which has been a problem in the conventional cylindrical capacitor manufacturing, and to simplify the process to reduce the cost of manufacturing, can be formed by a design rule Cylindrical storage electrodes larger than the minimum feature size can be formed, making it easy to achieve increased cell capacitance.
그러나, 상기한 방법에 의하면, 고집적화에 따른 사진식각 공정의 한계로 인하여 스토리지전극 형성 단계에서 발생되는 담장결함(fence defect)을 방지할 수 없다. 상술한 바와 같이, 담장결함은 커패시터의 전기적 특성을 열화시킬 뿐만 아니라, 얇게 형성되기 때문에 기계적으로도 약하여 부러지기가 쉽다.However, according to the above method, fence defects generated in the storage electrode forming step may not be prevented due to the limitation of the photolithography process due to the high integration. As described above, the fence defect not only degrades the electrical characteristics of the capacitor, but is also thin and easily broken because of its thinness.
따라서, 본 발명의 목적은 상기와 같은 담장결함의 문제점을 해결하고 원통형 커패시터를 신뢰성 있게 제조할 수 있는 커패시터 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a capacitor manufacturing method that can solve the problems of the above-mentioned fence defects and can reliably manufacture a cylindrical capacitor.
상기 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,
반도체 기판상에 스토리지전극 형성에 사용될 제1 도전층을 형성하는 공정, 스토리지전극 형성을 위한 마스크패턴을 이용하여 상기 제1도전층의 일부두께를 식각하여 단차를 갖는 스토리지전극의 예비패턴을 형성하는 공정, 상기 예비패턴 단차부분의 측벽에 절연물로 된 스페이서를 형성하는 공정, 상기 스페이서를 식각마스크로 사용하여 상기 예비패턴을 식각함으로써 원통형의 스토리지전극을 형성하는 공정, 상기 스페이서를 제거하는 공정, 상기 스토리지전극을 산화시켜 스토리지전극 표면에 산화막을 형성하는 공정, 및 상기 산화막을 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법을 제공한다.Forming a first conductive layer to be used for forming a storage electrode on a semiconductor substrate; forming a preliminary pattern of a storage electrode having a step by etching a partial thickness of the first conductive layer by using a mask pattern for forming a storage electrode; Forming a spacer of an insulating material on sidewalls of the preliminary pattern stepped portion, forming a cylindrical storage electrode by etching the preliminary pattern using the spacer as an etch mask, removing the spacer, A method of manufacturing a capacitor of a semiconductor device, the method comprising oxidizing a storage electrode to form an oxide film on the surface of the storage electrode, and removing the oxide film.
이때 상기 산화막은 100정도의 두께로 형성하는 것이 바람직하다.At this time, the oxide film is 100 It is preferable to form in the thickness of the grade.
상기 목적을 달성하기 위하여 본 발명은 또한,In order to achieve the above object, the present invention also provides
반도체 기판상에 스토리지전극 형성에 사용될 제1 도전층을 형성하는 공정, 스토리지전극 형성을 위한 마스크패턴을 이용하여 상기 제1도전층의 일부두께를 식각하여 단차를 갖는 스토리지전극의 예비패턴을 형성하는 공정, 상기 예비패턴 단차부분의 측벽에 절연물로 된 스페이서를 형성하는 공정, 상기 스페이서를 식각마스크로 사용하여 상기 예비패턴을 식각함으로써 원통형의 스토리지전극을 형성하는 공정, 상기 스페이서를 제거하는 공정, 및 상기 스토리지 전극에 등방성식각을 행하여 상기 스토리지전극의 일부두께를 식각하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법을 제공한다.Forming a first conductive layer to be used for forming a storage electrode on a semiconductor substrate; forming a preliminary pattern of a storage electrode having a step by etching a partial thickness of the first conductive layer by using a mask pattern for forming a storage electrode; Forming a spacer made of an insulator on sidewalls of the preliminary pattern step portion, forming a cylindrical storage electrode by etching the preliminary pattern using the spacer as an etch mask, removing the spacer, and And isotropically etching the storage electrode to etch a portion of the storage electrode.
이때, 상기 스토리지전극은 100∼200정도의 두께를 등방성식각하는 것이 바람직하다.In this case, the storage electrode is 100 to 200 It is preferable to isotropically etch the thickness of the degree.
상기 목적을 달성하기 위하여 본 발명은 또한,In order to achieve the above object, the present invention also provides
반도체 기판상에 스토리지전극 형성에 사용될 제1 도전층을 형성하는 공정, 스토리지전극 형성을 위한 마스크패턴을 이용하여 상기 제1도전층의 일부두께를 식각하여 단차를 갖는 스토리지전극의 예비패턴을 형성하는 공정, 상기 예비패턴 단차부분의 측벽에 절연물로 된 스페이서를 형성하는 공정, 상기 스페이서를 식각마스크로 사용하여 상기 예비패턴을 식각함으로써 원통형의 스토리지전극을 형성하는 공정, 상기 스토리지전극을 산화시켜 스토리지전극 표면에 산화막을 형성하는 공정, 상기 산화막을 제거하는 공정, 및 상기 스페이서를 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법을 제공한다.Forming a first conductive layer to be used for forming a storage electrode on a semiconductor substrate; forming a preliminary pattern of a storage electrode having a step by etching a partial thickness of the first conductive layer by using a mask pattern for forming a storage electrode; Forming a spacer of an insulating material on a sidewall of the stepped portion of the preliminary pattern, forming a cylindrical storage electrode by etching the preliminary pattern using the spacer as an etch mask, and oxidizing the storage electrode Provided are a step of forming an oxide film on a surface, a step of removing the oxide film, and a step of removing the spacer.
상기 목적을 달성하기 위하여 본 발명은 또한,In order to achieve the above object, the present invention also provides
반도체 기판상에 스토리지전극 형성에 사용될 제1 도전층을 형성하는 공정, 스토리지전극 형성을 위한 마스크패턴을 이용하여 상기 제1 도전층의 일부두께를 식각하여 단차를 갖는 스토리지전극의 예비패턴을 형성하는 공정, 상기 예비패턴 단차부분의 측벽에 절연물로 된 스페이서를 형성하는 공정, 상기 스페이서를 식각마스크로 사용하여 상기 예비패턴을 식각함으로써 원통형의 스토리지전극을 형성하는 공정, 상기 스토리지전극에 등방성식각을 행하여 상기 스토리지전극의 일부두께를 식각하는 공정, 및 상기 스페이서를 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법을 제공한다.Forming a first conductive layer to be used for forming a storage electrode on the semiconductor substrate; forming a preliminary pattern of a storage electrode having a step by etching a portion of the first conductive layer by using a mask pattern for forming the storage electrode; Forming a spacer of an insulating material on the sidewall of the stepped portion of the preliminary pattern, forming a cylindrical storage electrode by etching the preliminary pattern using the spacer as an etch mask, and isotropically etching the storage electrode A method of manufacturing a capacitor of a semiconductor device, the method comprising etching a part thickness of the storage electrode, and removing the spacer.
상기와 같이 본 발명에 의하면, 스토리지전극을 산화시켜 산화막을 형성한 다음 상기 산화막을 제거하거나, 스토리지전극에 등방성식각을 행함으로써, 담장결함을 방지하여 커패시터의 누설전류특성 등의 전기적 특성을 향상시키고 신뢰성을 증가시킨다.As described above, the storage electrode is oxidized to form an oxide film and then the oxide film is removed, or isotropic etching is performed on the storage electrode, thereby preventing fence defects to improve electrical characteristics such as leakage current characteristics of the capacitor. Increase reliability.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하고자 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2a도 내지 제2g도는 본 발명에 의한 원통형 커패시터 제조방법의 제1 실시예를 도시한 공정순서도이다. 계속해서 소개되는 도면 제2a도 내지 제2g도에 있어서, 상기 제1a도 내지 제1d도와 동일한 참조번호는 동일한 물질을 나타낸다.2A to 2G are process flowcharts showing the first embodiment of the method of manufacturing a cylindrical capacitor according to the present invention. In FIGS. 2A to 2G, the same reference numerals as those of FIGS. 1A to 1D denote the same materials.
제2a도는 스토리지전극을 소오스에 접촉시키는 콘택홀(h)을 형성하는 공정을 도시한 것이다. 반도체기판(10)에 소오스영역(12), 드레인 영역(도시되지 않음) 및 게이트전극(14)을 구비하는 트랜지스터들을 형성하고, 상기 트랜지스터의 절연 및 상기 트랜지스터 제조공정에 의해 그 표면에 단차가 발생한 상기 반도체 기판의 표면을 평탄화시킬 목적으로 평탄화층(16)을 형성한다. 이어서, 상기 평탄화층(16) 상부에, 예컨대 실리콘질화(SiN)을 도포하여 식각저지층(18)을 형성한 다음, 상기 식각저지층(18)상에, 예컨대 산화물을 도포하여 절연층(20)을 형성한다. 다음에, 상기 소오스(12) 영역 상에 형성되어 있는 상기 절연층(20), 식각저지층(16), 및 평탄화층(16)을 부분적으로 식각하여 스토리지전극을 상기 소오스영역(12)과 접촉시키기 위한 콘택홀(h)을 형성한다.2A illustrates a process of forming a contact hole h for contacting a storage electrode with a source. Transistors including a source region 12, a drain region (not shown), and a gate electrode 14 are formed in the semiconductor substrate 10, and a step is generated on the surface of the transistor by insulation and the transistor manufacturing process. The planarization layer 16 is formed to planarize the surface of the semiconductor substrate. Subsequently, an etch stop layer 18 is formed on the planarization layer 16 by, for example, silicon nitride (SiN), and then an oxide is applied on the etch stop layer 18, for example, to form the insulating layer 20. ). Next, the insulating layer 20, the etch stop layer 16, and the planarization layer 16 formed on the source 12 region are partially etched to contact the storage electrode with the source region 12. Contact holes h are formed.
이때, 상기 식각저지층(18)은 상기 절연층(20)을 제거하기 위한 습식식각에 대해 상기 절연층(20)과는 다른 식각율을 가지는 물질로 구성되어야 하며, 통상 상기 절연층(20)에 비해 그 식각율이 훨씬 낮은 물질로 구성된다.In this case, the etch stop layer 18 should be made of a material having an etching rate different from that of the insulating layer 20 with respect to the wet etching for removing the insulating layer 20, and the insulating layer 20 It is composed of a material whose etch rate is much lower than that.
제2b도는 원통형 스토리지전극을 형성하기 위한 예비패턴(22)을 형성하는 공정을 도시한 것이다. 콘택홀이 형성되어 있는 상기 결과물 전면에, 상기 콘택홀을 채우고 상기 절연층(20)을 기준으로 일정한 두께를 가지도록 제1 도전물질, 예컨대 불순물이 도우프된 다결정실리콘을 도포하여 제1도전층을 형성한다. 이어서, 포토레지스트를 상기 제1도전층 상에 도포하여 포토레지스트패턴(24)을 형성한 다음, 상기 포토레지스트패턴을 식각마스크로 이용하여 상기 제1도전층의 일부두께를 1차 식각함으로써 스토리지전극을 형성하기 위한 예비패턴(22)을 형성한다. 이로 인해 종래와 마찬가지로 상기 제1도전층 상부에는 단차가 형성된다.2B illustrates a process of forming the preliminary pattern 22 for forming the cylindrical storage electrode. On the entire surface of the resultant contact hole, the first conductive layer is filled with a first conductive material such as polycrystalline silicon doped with impurities such as to fill the contact hole and have a predetermined thickness based on the insulating layer 20. To form. Subsequently, a photoresist is applied on the first conductive layer to form a photoresist pattern 24, and then the first electrode is partially etched using the photoresist pattern as an etch mask to form a storage electrode. A preliminary pattern 22 for forming a film is formed. Therefore, a step is formed on the first conductive layer as in the prior art.
이때, 고집적화에 따른 사진식각 공정의 한계로 인하여 상기 예비패턴(22)의 측벽은 약간의 경사(a)를 가지게 된다.At this time, the sidewall of the preliminary pattern 22 has a slight inclination a due to the limitation of the photolithography process due to the high integration.
제2c도는 스토리지전극 형성을 위한 2차 식각시 식각마스크로 사용될 스페이서(26)를 형성하는 공정을 도시한 것이다. 상기 포토레지스트패턴(24)을 제거한 다음, 스토리지전극 형성을 위항 제1도전층의 1차 식각공정이 진행된 상기 결과물 전면에 절연물, 예컨대 고온산화물을 증착하고 이방성식각을 행하여 상기 단차가 발생한 예비패턴(22)의 측벽에 스페이서(26)를 형성한다.FIG. 2C illustrates a process of forming a spacer 26 to be used as an etching mask during secondary etching for forming a storage electrode. After the photoresist pattern 24 is removed, an insulating material, for example, a high temperature oxide, is deposited on the entire surface of the first conductive layer in which the first conductive layer is formed to form a storage electrode, and then anisotropic etching is performed to form a preliminary pattern. The spacer 26 is formed in the side wall of 22.
절연물로 형성된 상기 스페이서(26)는 스토리지전극 형성을 위한 2차 식각시 식각마스크로 사용되므로, 상기 제1도전층(22)과 식각율이 다른 물질, 즉 건식식각에 대해 상기 제1도전물질보다 그 식각율이 훨씬 작은 물질로 형성하는 것이 바람직하다.Since the spacer 26 formed of an insulator is used as an etching mask during secondary etching for forming a storage electrode, an etching rate different from that of the first conductive layer 22, that is, a dry etching, is greater than that of the first conductive material. It is desirable to form a material having a much smaller etching rate.
제2d도는 스토리지전극(28)을 형성하는 공정을 도시한 것이다. 절연물로 형성된 상기 스페이서(26)를 식각마스크로 이용하고 상기 절연층(20)을 식각종료점으로 하여, 상기 예비패턴(22)을 이방성식각함으로써 원통형의 스토리지전극(28)을 형성한다.2d illustrates a process of forming the storage electrode 28. The cylindrical storage electrode 28 is formed by anisotropically etching the preliminary pattern 22 using the spacer 26 formed of an insulator as an etch mask and the insulating layer 20 as an etch end point.
제2e도는 스페이서(26) 및 절연층(20)을 제거하는 공정을 도시한 것이다. 스토리지전극(28)이 형성되어 있는 상기 기판을 에쳔트에 담굼으로써 상기 스페이서(26) 및 절연층(20)을 제거한다. 이때, 상기 스페이서층을 구성하는 물질과 상기 절연층을 구성하는 물질이 동일한 경우에는 한번의 식각공정으로 상기 스페이서(26) 및 절연층(20)을 제거할 수 있다.2E illustrates a process of removing the spacer 26 and the insulating layer 20. The spacer 26 and the insulating layer 20 are removed by dipping the substrate on which the storage electrode 28 is formed in an etchant. In this case, when the material constituting the spacer layer and the material constituting the insulating layer are the same, the spacer 26 and the insulating layer 20 may be removed by one etching process.
종래와 마찬가지로, 사진식각공정의 한계로 인하여 발생된 경사(제2b도의 a참조)에 의해 상기 산화막 스페이서(20)의 벽을 따라 상기 스토리지전극(28)의 상부가 뾰족하게 남게 되는 담장결함(fence defect, b)이 발생된다.As in the related art, fence defects in which an upper portion of the storage electrode 28 remains sharply along the wall of the oxide spacer 20 due to the inclination generated due to the limitation of the photolithography process (see a in FIG. 2b). defect, b) occurs.
제2f도는 상기 담장결함을 제거하는 공정을 도시한 것이다. 상기 원통형 스토리지전극의 표면을 산화시켜, 예컨대 100이상의 두께를 갖는 산화막(도시되지 않음)을 형성한 다음, 상기 산화막을 식각함으로써 상기 담장결함을 제거한다.Figure 2f illustrates the process of removing the fence defect. Oxidizing the surface of the cylindrical storage electrode, for example 100 After forming an oxide film (not shown) having the above thickness, the fence defect is removed by etching the oxide film.
여기에서, 상기 기판에 대해 통상적인 열산화 공정을 진행하면, 외부에서 공급되는 산소(O2)와 결합하여 산화막(SiO2)을 만드는데 사용되는 실리콘(Si)은 상기 스토리지전극에서 공급되고, 이로 인해 플리실리콘으로 형성된 상기 스토리지전극 표면에서 산화가 진행된다. 이때, 상기 스토리지전극 상부에 형성되어 있는 얇은 담장(b) 상에도 산화막이 형성되고, 상기 얇은 담장을 구성하던 실리콘은 산화막을 만드는데 소모되게 된다. 이후 산화막을 제거하면, 상기 담장은 사라지고 상기 원통형 스토리지전극(29)의 상부는 제2e도에서와 같이 무디어짐으로써 상기 담장결함은 제거된다. 이때, 상기 산화막은 100정도의 두께를 갖도록 형성하는 것이 바람직하다.In this case, when a conventional thermal oxidation process is performed on the substrate, silicon (Si) used to form an oxide film (SiO 2 ) by being combined with oxygen (O 2 ) supplied from the outside is supplied from the storage electrode. As a result, oxidation proceeds on the surface of the storage electrode formed of polysilicon. At this time, an oxide film is also formed on the thin fence b formed on the storage electrode, and the silicon forming the thin fence is consumed to make the oxide film. Then, when the oxide film is removed, the fence disappears and the top of the cylindrical storage electrode 29 is blunted as shown in FIG. At this time, the oxide film is 100 It is preferable to form so that it may have thickness.
제2g도를 참조하면, 스토리지전극(29)이 형성되어 있는 상기 결과물 전면에, 예컨대 O/N/O와 같은 고유전물질을 도포하여 유전체막(30)을 형성하고, 유전체막(30)이 형성되어 있는 결과물 전면에 제2도전물질, 예컨대 불순물이 도우프된 다결정실리콘을 증착하여 플레이트전극(32)을 형성한다.Referring to FIG. 2G, the dielectric film 30 is formed by applying a high dielectric material such as, for example, O / N / O on the entire surface of the resultant product on which the storage electrode 29 is formed. A plate electrode 32 is formed by depositing a second conductive material, for example, polycrystalline silicon doped with impurities, on the entire surface of the resultant.
본 발명의 제2실시예는 상기 제1실시예에서의 담장결함을 제거하기 위해 실시하는 스토리지전극의 산화공정 대신, 스토리지전극(28)을 등방성식각하는 것을 제외하고는 상기 제1실시예와 동일하다.The second embodiment of the present invention is the same as the first embodiment except that the storage electrode 28 is isotropically etched instead of the oxidation process of the storage electrode to remove the fence defect in the first embodiment. Do.
상기 제2 실시예에 의하면, 상기 제1 실시예에서 스토리지전극(28)을 형성하고, 스페이서(26) 및 절연막(20)을 제거하는 단계(제2e도의 공정)까지 동일하게 진행한 후, 스토리지전극을 산화시키는 대신에 상기 스토리지전극(28)에 등방성식각을 행함으로써 담장결함을 방지하여 제2f도에서와 같은 양호한 스토리지전극(29)을 얻는다. 이때, 상기 스토리지전극은 100∼200정도의 두께를 식각하면 바람직하다. 이후 유전체막(30)과 플레이트전극(32)을 형성하여 커패시터를 완성한다.According to the second embodiment, after the storage electrode 28 is formed in the first embodiment, the same process is performed until the spacer 26 and the insulating film 20 are removed (process of FIG. 2e), and then the storage is performed. Instead of oxidizing the electrode, isotropic etching is performed on the storage electrode 28 to prevent fence defects to obtain a good storage electrode 29 as in FIG. 2f. In this case, the storage electrode is 100 to 200 It is preferable to etch a thickness of the degree. After that, the dielectric film 30 and the plate electrode 32 are formed to complete the capacitor.
여기에서 상기 등방성 식각은, 예컨대 100정도의 두께가 식각되도록 진행하는 것이 바람직하다.Wherein the isotropic etching is, for example, 100 It is desirable to proceed so that the thickness of the degree is etched.
본 발명의 제3 실시예는 상기 제1 실시예에서 상기 담장결함을 제거하기 위한 산화공정을, 상기 스페이서를 제거하기 전에 실시하는 것을 제외하고는 상기 제1 실시예와 동일하다.The third embodiment of the present invention is the same as the first embodiment except that the oxidation process for removing the fence defect in the first embodiment is performed before removing the spacer.
상기 제3 실시예에 의하면, 상기 제1 실시예에서 스토리지전극(28)을 형성하는 공정(제2d도의 공정)까지 상기 제1 실시예와 동일하게 진행한 후, 상기 스페이서(26) 및 절연층(20)이 제거되지 않은 상태에서 상기 스토리지전극(28)을 산화시켜 산화막을 형성하고, 상기 산화막을 제거함으로써 담장결함을 방지한다. 이후 절연층(20)을 제거한 다음, 유전체막(30)과 플레이트전극(32)을 형성하여 커패시터를 완성한다.According to the third embodiment, the same procedure as in the first embodiment is performed until the process of forming the storage electrode 28 (the process of FIG. 2d) in the first embodiment, and then the spacer 26 and the insulating layer. In the state where 20 is not removed, the storage electrode 28 is oxidized to form an oxide film, and the oxide film is removed to prevent fence defects. Thereafter, the insulating layer 20 is removed, and then the dielectric film 30 and the plate electrode 32 are formed to complete the capacitor.
본 발명의 제4 실시예는 상기 제2 실시예에서 상기 담장결함을 제거하기 위한 등방성식각 공정을, 상기 스페이서를 제거하기 전에 실시하는 것을 제외하고는 상기 제2 실시예와 동일하다.The fourth embodiment of the present invention is the same as the second embodiment except that the isotropic etching process for removing the fence defect in the second embodiment is performed before removing the spacer.
상기 제4 실시예에 의하면, 상기 제2 실시예에서 스토리지전극(28)을 형성하는 공정(제2d도의 공정)까지 상기 제2 실시예와 동일하게 진행한 후, 상기 스페이서(26) 및 절연층(20)이 제거되지 않은 상태에서 상기 스토리지전극(28) 및 상기 스페이서(26)를 등방성 식각하여 담장결함을 제거한다. 이후 절연층(20)을 제거한 다음, 유전체막(30)과 플레이트전극(32)을 형성하여 커패시터를 완성한다.According to the fourth embodiment, the process of forming the storage electrode 28 in the second embodiment (process of FIG. 2d) is performed in the same manner as in the second embodiment, and then the spacer 26 and the insulating layer In the state in which 20 is not removed, the storage electrode 28 and the spacer 26 are isotropically etched to remove the fence defect. Thereafter, the insulating layer 20 is removed, and then the dielectric film 30 and the plate electrode 32 are formed to complete the capacitor.
상기와 같이 본 발명에 의하면, 스토리지전극을 산화시켜 산화막을 형성한 다음 상기 산화막을 제거하거나, 스토리지전극에 등방성식각을 행함으로써, 담장결함을 방지하여 커패시터의 누설전류특성 등의 전기적 특성을 향상시키고 신뢰성을 증가시킨다.As described above, the storage electrode is oxidized to form an oxide film and then the oxide film is removed, or isotropic etching is performed on the storage electrode, thereby preventing fence defects to improve electrical characteristics such as leakage current characteristics of the capacitor. Increase reliability.
본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 실시가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical idea of the present invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030041A KR0151005B1 (en) | 1994-11-16 | 1994-11-16 | Cylinder type capacitor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030041A KR0151005B1 (en) | 1994-11-16 | 1994-11-16 | Cylinder type capacitor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019722A KR960019722A (en) | 1996-06-17 |
| KR0151005B1 true KR0151005B1 (en) | 1998-10-01 |
Family
ID=19398043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940030041A KR0151005B1 (en) | 1994-11-16 | 1994-11-16 | Cylinder type capacitor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151005B1 (en) |
-
1994
- 1994-11-16 KR KR1019940030041A patent/KR0151005B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019722A (en) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| US7053435B2 (en) | Electronic devices including electrodes with insulating spacers thereon | |
| KR0132859B1 (en) | Method for manufacturing capacitor of semiconductor | |
| KR930002292B1 (en) | Semiconductor device and method for manufacturing thereof | |
| US5677221A (en) | Method of manufacture DRAM capacitor with reduced layout area | |
| KR960009998B1 (en) | Semiconductor memory device fabrication process | |
| US5902126A (en) | Methods for forming integrated circuit capacitor electrodes including surrounding insulating sidewalls and spacers | |
| KR100207463B1 (en) | Capacitor fabrication method of semiconductor device | |
| JP2557592B2 (en) | Method of manufacturing semiconductor memory cell | |
| KR100268447B1 (en) | Capacitor and method of fabricating same | |
| JP4860808B2 (en) | Method for forming trench in insulating film exceeding resolution of photographic process | |
| KR0151005B1 (en) | Cylinder type capacitor manufacturing method | |
| US6080622A (en) | Method for fabricating a DRAM cell capacitor including forming a conductive storage node by depositing and etching an insulative layer, filling with conductive material, and removing the insulative layer | |
| US6608340B1 (en) | Substrate assembly having a depression suitable for an integrated circuit configuration and method for its fabrication | |
| KR960001331B1 (en) | Semiconductor memory device and the manufacturing method | |
| KR960003499B1 (en) | Semiconductor memory device and the manufacturing process thereof | |
| KR930010111B1 (en) | Making method of capacitor of semiconductor device | |
| KR0165409B1 (en) | Capacitor of semiconductor device and its manufacturing method | |
| KR0165503B1 (en) | Capacitor fabrication method & semiconductor memory device | |
| JPS6342164A (en) | Manufacture of semiconductor integrated circuit device | |
| KR0183742B1 (en) | Short nozzle for welding torch | |
| KR100325288B1 (en) | Capacitor and method for manufacturing the same | |
| KR100287165B1 (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR0165387B1 (en) | Capacitor fabrication method of semiconductor memory device | |
| KR0140476B1 (en) | Manufacture method of electrode storage in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050506 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |