KR20010043651A

KR20010043651A - 무선 수신기

Info

Publication number: KR20010043651A
Application number: KR1020007012836A
Authority: KR
Inventors: 모우슬리티모시제이
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1999-03-16
Filing date: 2000-02-18
Publication date: 2001-05-25
Also published as: JP2002539708A; CN1201495C; EP1153483B1; GB9905997D0; DE60032116D1; WO2000055977A1; EP1153483A1; US6515609B1; KR100706700B1; CN1296669A; DE60032116T2

Abstract

무선 수신기는, 입력 신호를 중간 신호로 주파수 다운(frequency down) 변환을 위한 주파수 변환 수단(20, 21, 22)과, 적어도 하나의 아날로그 디지털 변환기(ADC)(32, 33) - 동적으로 선택 가능한 복수의 양자화 레벨을 갖는 오버 샘플링 양자화기(Q1, Q2)를 포함하는 상기 ADC -를 포함하는 디지털 채널 선택 필터링 수단과, 그리고 입력 신호의 특성들에 응답하여 ADC의 분해능을 상기 입력 신호의 특성들로 조정하는 수단(30, 31, 36)을 포함한다. 이 ADC는 시그마 델타 ADC로 될 수 있다. 분해능은 두드러진 간섭과 원하는 신호를 처리하기 위하여 오버 샘플링 비율을 변경함으로써, 그리고/또는 양자화 레벨의 수를 선택함으로써 조정될 수 있다.

Description

무선 수신기{RADIO RECEIVER}

예를 들어 GSM(Global System for Mobile Communications) 같은 셀룰러 전화 표준(cellular telephone standards)에 따른 작동을 위해 이용되는 것들과 같은 현재의 이동 무선 수신기들에 있어서, 채널 선택은 일반적으로 아날로그 필터를 이용하여 실행되지만, 비용 감소 및 적응성(flexibility) 개선을 위해 디지털로의 구현이 더욱 시도되고 있다. 원칙적으로, 원하는 신호를 포함하는 스펙트럼의 상대적으로 넓은 부분이 아날로그 필터로 선택될 수 있고, 그 다음에 최종 채널 검출이 DSP 기술을 이용하여 수행될 수 있다. 그러나, ADC 변환기는 해당 대역의 전체적인 처리를 허용하기 위하여 충분히 큰 샘플링 비율로 작동해야 하고, 동적 범위는 최악의 조건을 갖는 경우를 위해 넉넉해야 한다. 이러한 경우는 원하는 신호가 약하고, 인접 채널 간섭이 강한 곳에서 발생한다. 이 접근법에 있어서 ADC의 전력 소모는 주요한 문제이며, 막을(prohibitive) 수 있다. 시그마 델타(Sigma-Delta) 변환기를 이용하여 그러한 전력 소모를 줄이는 방법이 제안되어 왔는데, 이러한 방법에 따르면, 데시메이션 필터(decimation filter)를 이용하여 인접 채널들이 부분적으로 차단(reject)될 수 있다.

본 발명은 무선 수신기(또는 무선 송수신기의 수신부), 수신기의 집적 가능한 요소들을 통합하는 집적 회로, 및 전력 소모를 감소시키기 위한 무선 수신기의 작동 방법에 관한 것이다.

도 1 은 로우(low) IF에서 동작하는 직교 수신기에 대한 일반적인 블록 개략도.

도 2는 ADC 작동 영역을 도시하는 0(zero) IF 예제의 주파수(f) 대 진폭의 다이어그램.

도 3은 교차 결합된 연속 시간의 4차(cross-coupled, continuous time fourth order) 저역 통과 시그마 델타 ADC의 블록 개략도.

도 4는 동적으로 선택 가능한 양자화 레벨을 갖는 양자화기를 선도로 도시한 도면.

무선 수신기, 특히 배터리 전력을 이용하는 수신기의 전력 소모를 추가로 감소시키는 것이 본 발명의 목적이다.

본 발명의 제 1 양상에 따라, 적어도 하나의 아날로그 디지털 변환기(ADC)와, 적어도 두드러진(prevailing) 인접 채널 인터페이스의 레벨을 결정하기 위한 수단과, 그리고 두드러진 간섭과 원하는 신호를 처리하기 위하여 요구되는 분해능보다 더 크지 않도록 하기 위하여 ADC의 분해능을 동적으로 조정하기 위한 수단을 포함하는 수신기가 제공된다.

본 발명의 제 2 양상에 따라, 입력 신호를 중간 신호로 주파수 다운 변환하기 위한 수단과, 적어도 하나의 아날로그 디지털 변환기(ADC) - 동적으로 선택 가능한 복수의 양자화 레벨을 갖는 오버 샘플링 양자화기를 포함하는 상기 ADC -를 포함하는 디지털 채널 선택 필터링 수단과, 입력 신호의 특성에 응답하여 오버 샘플링 비율을 변화시키고, 그리고/또는 선택된 양자화 레벨의 수를 상기 입력 신호의 특성에 정합시키는 수단을 포함하는 수신기가 제공된다.

본 발명의 제 2 양상은, 입력 신호를 중간 신호로 주파수 다운 변환시키기 위한 수단과; 적어도 하나의 아날로그 디지털 변환기(ADC) - 제 1 입력과 제 2 입력 그리고 하나의 출력을 갖는 신호 결합기를 포함하고, 그리고 상기 중간 주파수 신호는 상기 제 1 입력에 접속되는 상기 ADC -를 포함하는 디지털 채널 선택 필터링 수단과; 상기 출력에 접속된 아날로그 필터링 수단과; 상기 아날로그 필터링 수단의 출력에 접속된 오버 샘플링 양자화기 - 출력 신호를 제공하는 디지털 필터링 수단에 접속된 출력을 갖는 상기 오버 샘플링 양자화기 -와; 상기 오버 샘플링 양자화기 - 동적으로 선택 가능한 복수의 양자화 레벨을 갖는 상기 오버 샘플링 양자화기 -의 출력에 접속된 입력과 자신의 제 1 및 제 2 입력의 신호들 간 차이를 출력으로서 생성하는 상기 신호 결합기의 제 2 입력에 접속된 출력을 갖는 디지털 아날로그 변환기와; 상기 입력 신호의 특성에 응답하여 오버 샘플링을 변화시키고 그리고/또는 선택된 양자화 레벨의 수를 상기 입력 신호의 특성들에 정합시키는 수단을 포함하는, 수신기를 제공한다.

본 발명의 실시예에서, 상기 중간 주파수는 통상적으로 채널 대역폭의 절반에 대응하는 0(zero) IF 또는 로우(low) IF가 될 수 있다.

본 발명의 제 3 양상에 따라, 두드러진 간섭 레벨을 결정하고 상기 두드러진 간섭과 원하는 신호를 처리하기 위해 요구되는 분해능보다 더 크지 않도록 ADC의 분해능을 동적으로 조정하는 단계를 포함하는, 적어도 하나의 아날로그 디지털 변환기(ADC)를 구비하는 수신기를 작동하는 방법이 제공된다.

본 발명의 제 4 양상에 따라, 동적으로 선택 가능한 복수의 양자화 레벨을 갖는 오버 샘플링 양자화기를 포함하는 적어도 하나의 아날로그 디지털 변환기(ADC)와, 그리고 입력 신호의 특성에 응답하여 오버 샘플링 비율을 변화시키고, 그리고/또는 선택된 양자화 레벨의 수를 상기 입력 신호의 특성에 정합시키는 수단을 포함하는 집적 회로가 제공된다.

본 발명은 ADC의 평균 전력 소모가, 두드러진 간섭을 처리하고, 처리 후에 원하는 신호를 복구하기 위해 요구되는 분해능보다 더 크지 않도록, ADC의 분해능을 동적으로 조정함으로써 감소될 수 있다는 원리에 기초된다. 통상적으로, 인접 채널들은 원하는 신호와 비슷한 진폭을 갖는다. 이런 경우에, 요구되는 분해능은 작을 수 있는데, 예를 들면, 8 비트이다. 최악의 경우, 예를 들어 14 비트의 훨씬 큰 동적 범위가 요구될 수 있는데, 이는 전력 소모의 증가를 유도한다.

ADC는 시그마 델타 ADC로 될 수 있다.

미국 특허 번호 5,550,544는 입력 신호가 복수의 미리 설정된 (n-1) 기준 레벨 각각에 비교되고 n 디지털 출력 신호들 중 하나로 양자화되는 제 1 차 델타 시그마(first order Delta-Sigma) ADC를 개시한다. 따라서, 입력 신호의 진폭이 작을 때, 양자화기로 인입되는 입력 신호와 이로부터의 출력 신호 간의 차 신호의 크기, 즉 양자화 잡음은 작다.

입력 신호의 동적 범위에 대해 양자화 레벨의 수를 제어할 수 있는 본 발명에 따른 수신기에 의하면, 더 작은 진폭 신호의 경우에서 비교 횟수가 적어지므로 미국 특허 번호 5,550,544에 제시된 해결책과 비교하여 전류를 절약한다.

본 발명의 일 실시예에서, 동적 범위 같은 그러한 요구된 특성들을 평가하는 수단들이 제공된다. 이들 수단은 원하는 대역과 원하지 않은 대역에서 에너지를 직접 측정하기 위하여 ADC 구조 내에 또는 이전에 필터들을 포함할 수 있다.

본 발명은 이제 예제로서, 첨부된 도면을 참고로 설명될 것이다.

도면에서, 동일 기능을 하는 구성 요소들에 대해서는 동일한 참조 번호로 표시했다.

설명의 편의를 위해, 본 발명은 GSM(Global System for Mobile Communications) 디지털 셀룰러(cellular) 전화 표준을 참고하여 설명될 것이다.

도 1을 참고하면, 수신기(또는 수신부)는 925 MHz 내지 960 MHz의 GSM 대역에서 신호를 선택하는 대역 통과 필터(12)를 경유하여 저 잡음 RF 증폭기(14)에 접속된 안테나(10)를 포함한다. 증폭기(14)로부터의 신호는 노드(16)에서 갈라져서 평형형 혼합기(balanced mixers)(20, 21)의 제 1 입력(18, 19)에 공급된다. 수신된 신호의 중심 주파수로부터 100kHz(또는 채널의 절반)의 주파수 오프셋을 갖는 직교 관련 국부 발진기 신호(quadrature related local oscillator signals)는 신호 생성기(22)에 의해 혼합기(20, 21)의 제 2 입력(24, 25)에 공급된다. 혼합기(20, 21)의 실수 및 허수의 로우 IF 출력(real and imaginary low IF outputs)(26, 27)은 각각, 대역 통과 필터(28, 29) 및 간섭 측정 스테이지(30, 32)를 경유하여, 교차 결합된 연속 시간의 4차(cross-coupled, continuous time, fourth order) 저역 통과 시그마 델타 변환기(32, 33)에 공급된다. 자동 이득 제어의 측정값을 적용하기 원한다면, 이는 필터(28, 29)의 출력에 인가될 수 있다. 시그마 델타 변환기(32, 33)로의 입력 신호는 각각 100 kHz의 동 위상(in-phase)(I) IF 신호 및 직교(quadrature)(Q) IF 신호이다. 본 실시예에서 각 변환기(32, 33)는 저역 통과 필터(LP1, LP2)를 포함하는데, 이들의 출력은 오버 샘플링된 양자화기(Q1, Q2)에 인가된다. 각각의 양자화기(Q1, Q2)로부터의 출력은 각각 디지털 아날로그 변환기(DAC)(DAC1, DAC2)에 의해 다시 아날로그 신호로 변환되고, 신호 결합기(SC1, SC2)에서 각각 입력 신호로부터 감해진다(subtracted).

본 구성은 해당 채널 주파수에서 양자화 잡음을 현저히 감소시키는 잡음 정형 특성(noise shaping characteristic)을 제공한다.

양자화기(Q1, Q2)는 예를 들어 간섭 같은 두드러진 신호 특성의 결과로서 스테이지(30, 31)에 의해 미리 선택될 수 있는 가변 분해능(variable resolution)을 갖는다. 스테이지(30, 31)로부터의 출력은 양자화기(Q1, Q2)의 분해능을 제어하는 제어기(36)에 인가된다.

변환기(32, 33)로부터의 출력(34, 35)은 제 1 데시메이션 스테이지(38, 39)에 인가되며, 이 스테이지는 반 에일리어스(anti-alias) 대역 통과 필터링을 행함과 아울러 (본 발명의 실시예에서는 6의 인자로)샘플링 비율을 감소시킨다. 제 1 데시메이션 스테이지(38, 39)로부터의 출력은 2.17MHz 이다. 제 1 데시메이션 스테이지(38, 39)로부터의 신호는 디로테이션(derotation) 스테이지(40, 41)에서 디로테이트된다. 제 2 데시메이션 스테이지(42, 43)가 디로테이션 스테이지(40, 41)에 각각 접속되며, (본 실시예에서는 8의 인자로) 샘플링 비율을 감소시켜 GSM의 비트 비율인 270.83 kHz의 신호들을 제공한다. 제 2 데시메이션 스테이지(42, 43)로부터의 출력은 출력(46)을 생성하는 등화기/복조기(equaliser/demodulator) 스테이지(44)에 공급된다.

도 1에 도시된 수신기의 작동은, 통상적으로 채널 대역폭의 절반이나 채널 영역(channel spacing)의 절반과 동일한 로우 IF에서 동 위상(I) 성분과 직교 위상(Q) 성분으로 평형형 혼합기(20, 21)에서 변환되는 안테나(10)로부터의 인입 RF 신호로 요약될 수 있다. 이들 I 및 Q 신호는, 잡음 정형을 최소 0(zero) IF에서 로우 IF로 이동(shift)시키기 위하여 교차 결합된 한 쌍의 저역 통과 시그마 델타 변환기(32, 33)를 이용하여 디지털화된다. 그 다음에, 시그마 델타 변환기(32, 33)로부터의 비트스트림 출력은 데시메이션 및 디로테이트되어 다중 비트 디지털화 0 IF 출력(multi-bit digitised zero-IF output)을 제공하게 되는 바, 대부분의 인접 채널 필터링이 이 데시메이션 프로세스로 수행된다. 그후 다중 비트 출력은 응용을 위해 적절히 복조된다.

도 2는 잡음 정형 특성(48)이 해당 0 IF 채널(49)에 대하여 대칭적으로 배열된 예를 보인 것이다. 잡음 바닥(NF)은 수평 점선으로 나타낸다. 상대적으로 높은 진폭의 잡음 정형 특성(48)은 변환기(32, 33)가 실제로 나타나지는 않는 큰 진폭의 인접 채널 간섭기(interferers)를 처리 할 수 있도록 한다. 변환기(32, 33)가 항상 큰 동적 범위를 제공하는 것에 기초하여 작동된다면, 변환기(32, 33)의 전력 소비는 크게 될 것이다.

도시된 바와 같이, 인접 채널 간섭기(IF1, IF2)는 최대값이 아닌 진폭 범위를 가질 것이다. 따라서, 원하는 신호 또는 인접 채널 간섭기의 진폭(더 크다면)에 따라, 예를 들어 일점 쇄선으로 도시된 바와 같이 동적으로 그 잡음 정형 특성을 조정함으로써, 전력은 절약될 수 있다.

도 1에서, 측정 스테이지(30, 31)는 원하는 채널의 진폭과 인접 채널 간섭기의 진폭을 측정하고, 그 결과를 제어기(36)에 공급하도록 구성될 수 있는바, 상기 제어기(36)은 양자화 레벨 수 및/또는 오버 샘플링 비율을 변화시킴으로써 양자화기의 분해능을 변경시킨다.

도 3은 도 1 에 도시된 수신기에 이용하기 적합한, 교차 결합된 연속 시간의 4차 저역 통과 시그마 델타 변환기를 좀더 자세히 도시한다. 도시된 변환기는 1998년 10월 8일에 출원된 영국 특허 출원(출원 번호9821839.9)에 대해 우선권을 주장하는 본 출원인의 미공개된 PCT 특허 출원(출원 번호 EP99/06786)에서 기술 및 청구됐다.

도 3을 참고하면, 직교 위상 관련 아날로그 로우 IF 신호(I, Q)가 입력 단(50, 51)에 각각 인가된다. 각 입력 단(50, 51)은 4 차 시간 연속 시그마 델타 변환기(52, 54)에 접속된다. 각 변환기(52, 54)는 4개의 직렬 접속된 트랜스콘덕터- 커패시터 적분기(56, 58, 60, 62 및 57, 59, 61, 63)로 구성된 반 에일리어스 연속 시간 아날로그 루프 필터를 포함한다. 각 변조기의 제 2 내지 제 4 적분기는 자이레이터(64, 66, 68)에 의해 교차 결합된다. 각 스테이지는 IF 대역에서 각각의 주파수에 공진하도록 설정되는데, 이 주파수는 비 g_m/C에 따라 결정된다. C 값은 잡음 요구사항에 의해 설정되고, 컨덕턴스 g_m은 상기 C 값에 대한 원하는 중간 주파수를 제공하도록 설정된다. 이들 스테이지의 교차 결합은 각 캐패시터 진영에 음의 서셉턴스(negative susceptance)를 유입시키는 결과를 갖는데, 이것의 값은 요구된 주파수에서의 이동과 자이레이터의 특성 어드미턴스(admittance)에 의해 결정된다. 제 1 스테이지(56, 57)는 교차 결합되지 않아 dc 오프셋이 이들 스테이지의 출력에 유입되는 것을 방지한다. 각 4개의 스테이지(56, 58, 60, 62 및 57, 59, 61, 63)의 출력은 각 합산 스테이지(70, 72)에서 합쳐진다. 스테이지들의 출력들은, 각 양자화기(Q1, Q2)에 인가되는데, 이 양자화기는 출력(36, 37)에 요구되는 분해능을 갖는 디지털 신호를 각각 제공하기 위하여, 아날로그 신호를 n x Fs로 오버 샘플링한다. 즉, 상기 Fs는 심볼 비율(symbol rate)이다. 큰 오버 샘플링 비를 선택함으로써, 즉, 평균을 취할 수 있는 샘플의 수가 클수록 ADC의 효율적인 분해능은 더 나아질 것이다.

양자화기(Q1, Q2)의 출력은 또한 피드백되어, DAC(DAC1, DAC2)에서 아날로그 신호로 변환되고, 합산 스테이지(SC1, SC2)에서 각 입력단(50, 51)의 신호와 결합된다. 피드백 루프는 해당 주파수 대역에서, 양자화기(Q1, Q2)에 의해 생성된 양자화 잡음의 평균값을 가능한 작도록 함으로써, 그 평균 프로세스가 효과적으로 이루어지게 한다.

시그마 델타 변환기의 출력(74, 75) 상의 비트 스트림은 제 1 데시메이션 스테이지(38, 39)(도 1)에 인가되고, 이 스테이지는 샘플링 비율을 감소시키고, 원하는 신호 대역폭 외부에서 시그마 델타 변환기에 의해 생성된 매우 높은 레벨의 잡음을 감소시켜, 수신기의 대부분의 채널 선택도를 제공한다. 그 데시메이션된 신호는 이제 디로테이션되고 추가로 데시메이션되어 비트 비율을 GSM 신호에 필요한 비율로 감소시킨다.

도 4는 한 양자화기(Q1 또는 Q2)의 다이어그램이다. 원하는 신호 또는 간섭기의 크기에 따라 양자화기의 분해능이 변화될 수 있게 하기 위하여, 양자화기는 제어기(36)에 의해 선택될 수 있는 복수의 미리 설정된 레벨을 갖는다. 1 비트 분해능이 요구된다면, 양자화기는 "0"으로 표시된 단일 레벨을 갖는다. 0.25, 0.50, 0.75, 1.0 및 -0.25, -0.50, -0.75, -1.0으로 표시된 나머지 선형으로 간격이 띄워진 레벨은 개선된 분해능을 제공하도록 선택될 수 있다.

분해능을 변화시키는 한 방법으로써, 0.25와 -0.25 같이 대응 상보 레벨을 한 쌍이 되도록 하고, 분해능의 증대를 위한 필요성이 증가할 때는 많은 쌍을 동적으로 선택하며, 필요성이 감소할 때에는 이와 반대로 한다. 도 4에서, 각 쌍의 선택은 다위치 스위치(multi-position switch)(80)의 동작과 연계하여 각각의 스위치(B1 내지 E1)에 의해 제어된다. 2 비트 분해능의 경우, 스위치(B1)는 닫히게 되어, 스위치(80)가 B 위치에 있을 때 3개의 양자화 레벨(0,0.25 및 -0.25)이 존재하게 된다. 다음의 더 높은 분해능의 경우, 스위치(B1, C1)는 닫히고 스위치(80)는 위치(C)에 있게 된다. 이런 식으로 진행해서, 가장 높은 분해능의 경우, 모든 스위치(B1 내지 E1)가 닫히게 된다. 실제로, 양자화기는 복수의 게이트와 비교기로서 구현된다. 따라서, 낮은 분해능이 요구되면, 많은 게이트와 비교기를 동작시킬 필요가 없으므로 전류를 절약할 수 있다.

옵션으로 그리고/또는 추가적으로, 양자화기(Q1, Q2)의 오버 샘플링 비율은 변경될 수 있다. 양자화기(Q1, Q2)의 오버 샘플링 그리고/또는 분해능을 변경할 때, 그에 따른 변경이 도 1에 도시된 수신기 또는 도 3에 도시된 시그마 델타 변환기에 사용되는, 예를 들어 필터와 같은 다른 부품들에 가해져야만 한다.

원한다면, 도 1에 도시된 수신기는 국부 발진기 주파수를 평형형 혼합기(20, 21)의 제 1 입력(18, 19)상의 신호들의 개념적인(notional) 반송 주파수와 같도록 변경시킴으로써, 직교 관련 스테이지가 0(zero) IF에서 작동되게끔 할 수 있다.

본 발명의 도시되지 않은 실시예에서, 간섭 측정 스테이지(30, 31)(도 1)는 시그마 델타 변환기내에 배열될 수 있다.

본 명세서와 청구항에서, 단수로 사용된 요소는 그 요소의 복수의 존재를 배제하지 않는다. 또한, 단어 "포함하는(comprising)"은 나열된 것들 이외의 다른 요소나 단계의 존재를 배제하지 않는다.

당업자이면, 본 명세서를 읽고, 다른 변형들을 쉽게 인지할 수 있을 것이다. 이런 변형들은, 무선 수신기와 이것의 구성 요소들의 설계, 제조 및 사용에 있어 이미 공지된, 그리고 본 명세서에서 이미 설명된 특징들 대신에 또는 이에 추가하여 사용될 수 있는, 다른 특징들을 포함한다.

(산업 적용 분야)

특히 셀룰러 전화기 핸드셋에 사용되는 무선 수신기 및 이를 위한 집적 회로.

Claims

적어도 하나의 아날로그 디지털 변환기(ADC)와, 적어도 두드러진 인접 채널 간섭의 레벨을 결정하는 수단과, 두드러진 간섭과 원하는 신호를 처리하기 위하여 요구되는 분해능보다 더 크지 않도록 상기 ADC의 분해능을 동적으로 조정하는 수단을 포함하는 수신기.
입력 신호를 중간 신호로 주파수 다운 변환(frequency down convert)하기 위한 수단과,

적어도 하나의 상기 아날로그 디지털 변환기(ADC) - 복수의 동적으로 선택 가능한 양자화 레벨을 갖는 오버 샘플링 양자화기를 포함하는 상기 ADC -를 포함하는 디지털 채널 선택 필터링 수단과, 그리고

입력 신호의 특성에 응답하여, 오버 샘플링 비율을 변화시키고, 그리고/또는 선택된 양자화 레벨의 수를 상기 입력 신호의 특성에 정합시키는 수단을 포함하는, 수신기.
입력 신호를 중간 신호로 주파수 다운 변환시키기 위한 수단과; 적어도 하나의 아날로그 디지털 변환기(ADC) - 제 1 입력과 제 2 입력 그리고 하나의 출력을 갖는 신호 결합기를 포함하고, 상기 중간 주파수 신호는 상기 제 1 입력에 접속되는 상기 ADC -를 포함하는 디지털 채널 선택 필터링 수단과; 상기 출력에 접속된 아날로그 필터링 수단과; 상기 아날로그 필터링 수단의 출력에 접속된 오버 샘플링 양자화기 - 출력 신호를 제공하는 디지털 필터링 수단에 접속된 출력을 갖는 상기 오버 샘플링 양자화기 -와; 상기 오버 샘플링 양자화기 - 동적으로 선택 가능한 복수의 양자화 레벨을 갖는 상기 오버 샘플링 양자화기 -의 출력에 접속된 입력과 자신의 제 1 및 제 2 입력의 신호들 간 차이를 출력으로서 생성하는 상기 신호 결합기의 제 2 입력에 접속된 출력을 갖는 디지털 아날로그 변환기와; 상기 입력 신호의 특성에 응답하여 오버 샘플링을 변화시키고 그리고/또는 선택된 양자화 레벨의 수를 상기 입력 신호의 특성들에 정합시키는 수단을 포함하는, 수신기
제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 원하는 채널 신호와 적어도 상기 인접 채널 신호의 특성을 측정하기 위한 필터와,

상기 필터에 의해 수행된 측정값에 응답하여, 상기 오버 샘플링 비율 및/또는 상기 양자화 레벨의 수를 선택하는 수단이 제공되는 것을 특징으로 하는 수신기.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 ADC가 시그마 델타 ADC인 것을 특징으로 하는 수신기.
적어도 두드러진 인접 채널 간섭의 레벨을 결정하는 단계와,

상기 두드러진 간섭과 원하는 신호를 처리하기 위해 요구되는 분해능보다 더 크지 않도록 상기 ADC 분해능을 동적으로 조정하는 단계를 포함하는, 적어도 하나의 아날로그 디지털 변환기(ADC)를 구비하는 수신기의 작동 방법.
제 6 항에 있어서, 상기 ADC는 복수의 선택 가능한 양자화 레벨을 갖는 양자화기를 포함하고, 상기 분해능은 상기 두드러진 간섭의 동적 범위에 정합시키기 위하여 선택된 레벨의 수를 변화시킴으로써 조정되는 것을 특징으로 하는 수신기의 작동 방법.
제 6 항에 있어서, 상기 ADC는 오버 샘플링 양자화기를 포함하고, 샘플링 비율이 요구된 분해능에 적합하도록 변경되는 것을 특징으로 하는 수신기의 작동 방법.
동적으로 선택 가능한 복수의 양자화 레벨을 갖는 오버 샘플링 양자화기를 포함하는 적어도 하나의 아날로그 디지털 변환기(ADC)와,

입력 신호의 특성에 응답하여, 상기 오버 샘플링 비율을 변화시키고, 그리고/또는 선택된 양자화 레벨의 수를 상기 입력 신호의 특성에 정합시키는 수단을 포함하는 집적 회로.
제 9 항에 있어서, 상기 ADC가 시그마 델타 ADC인 것을 특징으로 하는 집적 회로.