JP3628463B2 - デルタシグマ型ａ／ｄ変換器 - Google Patents
デルタシグマ型ａ／ｄ変換器 Download PDFInfo
- Publication number
- JP3628463B2 JP3628463B2 JP35639896A JP35639896A JP3628463B2 JP 3628463 B2 JP3628463 B2 JP 3628463B2 JP 35639896 A JP35639896 A JP 35639896A JP 35639896 A JP35639896 A JP 35639896A JP 3628463 B2 JP3628463 B2 JP 3628463B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- converter
- capacitor
- sigma
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線受信装置において、高周波または中間周波の受信信号からベースバンド信号を局部復調し、これを量子化するＡ／Ｄ変換器に関し、特に高い分解能を有するデルタシグマ型Ａ／Ｄ変換器に関する。
【０００２】
【従来の技術】
π／４シフトＱＰＳＫなどのディジタル変調方式において、受信機では振幅と位相の情報を検波するために直交復調器が用いられる。ＲＦ（高周波）帯やＩＦ（中間周波）帯の受信信号は、直交復調器により同相成分であるＩ信号と直交成分であるＱ信号に変換される。直交復調器では、受信信号の搬送波周波数に等しいローカル信号との乗算を行い、局部復調されたＩＱ信号を得る。Ｉ信号とＱ信号はベースバンド信号であるため、容易にＡ／Ｄ変換器を用いて量子化・標本化することができ、その後でディジタル信号処理によって復号処理することが可能である。
【０００３】
一方、受信機の入力信号には希望の受信波とともに妨害波も存在し、これを抑圧するためにＲＦ帯やＩＦ帯にチャネル選択フィルタが置かれる。妨害波のレベルは非常に大きい場合があり、例えば希望波に比べて＋５０ｄＢ以上に及ぶこともある。このため、チャネル選択フィルタには広いダイナミックレンジが要求され、一般にはセラミックフィルタなどの受動フィルタで実現される。
【０００４】
このような受動フィルタ素子は比較的大きく、装置の小型化を制限することになる。そのため、受動フィルタ素子を集積回路化することが望ましい。それを実現する方法としては、ベースバンドＩＱ信号をＡ／Ｄ変換した後のディジタル信号を処理するディジタルフィルタがある。このとき、広いダイナミックレンジを有するディジタルフィルタを実現するためには、Ａ／Ｄ変換器には例えば１４ビット程度の高い分解能が要求される。ベースバンド信号程度の周波数帯であれば、これはオーバーサンプリング技術とノイズシェーピング技術とを利用した従来のデルタシグマ型Ａ／Ｄ変換器で達成することができる。
【０００５】
従来、ベースバンド信号等低周波信号を量子化するデルタシグマ型Ａ／Ｄ変換器としては、図８に示すようなものがあった（例えば、１例として、特開平８−７０２５１に開示されているようなものがある）。
【０００６】
以下、図８乃至図１１を参照して、従来のデルタシグマ型Ａ／Ｄ変換器について説明する。図８は従来のデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図９は従来のデルタシグマ型Ａ／Ｄ変換器のクロック発生器のタイミングチャート、図１０は従来のデルタシグマ型Ａ／Ｄ変換器のスイッチ制御器のタイミングチャート、図１１は従来のデルタシグマ型Ａ／Ｄ変換器の出力の周波数スペクトラムを表す図である。
【０００７】
まず、図８を参照して、従来のデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図８において、２５はアナログのＲＦ帯またはＩＦ帯の受信信号の入力端子、２６は量子化されたベースバンド信号の出力端子、３３は基準電圧の入力端子、２７〜３４はクロック発生器４２が出力する制御クロックの電圧によりオン・オフするアナログスイッチ（以下、単にスイッチともいう）、３５はキャパシタ、３６は積分キャパシタ、３７は帰還キャパシタ、３８は演算増幅器である。
【０００８】
また、３９は一定周期のクロック信号（ｃｌｋ）４０でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号として出力する１ビットＡ／Ｄ変換器、４１は１ビットＡ／Ｄ変換器３９の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ３１〜３４のオン・オフを制御するスイッチ制御器、４２は所定のタイミングの制御クロックを発生して各アナログスイッチ３１〜３４のオン・オフを制御するクロック発生器である。
【０００９】
次に、図８乃至図１１を参照して、従来のデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、入力端子２５から入力されたアナログ信号は、図９に示すようなクロック発生器４２からの制御クロックの制御によるアナログスイッチ２７〜３０によってオン・オフされ、入力キャパシタ３５、積分キャパシタ３６及び演算増幅器３８とを通して標本化され、積分される。
【００１０】
標本化され積分された信号は、１ビットＡ／Ｄ変換器３９において２値の振幅に量子化される。量子化された信号は、出力端子２６から出力されるとともに、スイッチ制御器４１に入力され、スイッチ制御器４１は入力された２値の値（Ｖｏｕｔ＝０、１）に応じて図１０に示すような制御クロックを出力して、アナログスイッチ３１〜３４をオン・オフ制御する。これにより、入力端子３３の基準電圧が帰還キャパシタ３７を介して入力端子２５からの入力信号とは逆相に加算及び積分されるような負帰還ループが構成される。
【００１１】
その結果、出力端子２６から得られる出力信号の周波数スペクトラムは、１ビットＡ／Ｄ変換器３９から出力した信号の周波数が低いほど、量子化雑音が抑圧されたノイズシェーピング特性を有する。図１１に示す出力端子２６の周波数スペクトラムの例により、低い周波数帯域で量子化雑音が低いということが分かり、これによって、１ビットＡ／Ｄ変換器３９の出力におけるノイズシェーピング特性が分かる。したがって、受信機のベースバンド信号のように低い周波数帯の信号に対しては、量子化雑音の小さい高分解能のＡ／Ｄ変換器として働く。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来のデルタシグマ型Ａ／Ｄ変換器においては、もしＲＦ帯やＩＦ帯の受信信号を直接Ａ／Ｄ変換できればチャネル選択フィルタをディジタルフィルタで実現することができるとともに、直交復調器を使用しないですむにもかかわらず、ＲＦ帯やＩＦ帯の受信信号を直接Ａ／Ｄ変換しようとすると、そのような比較的高い周波数帯では量子化雑音が大きいため、高分解能のＡ／Ｄ変換器として機能せず、別に直交復調器を必要とするという問題があった。
【００１３】
本発明は、上記従来の問題を解決するためになされたもので、ベースバンド信号を量子化するデルタシグマ型Ａ／Ｄ変換器に局部復調の機能を持たせて独立の直交復調器を不要にし、ＲＦ帯とかＩＦ帯のチャネル選択フィルタを接続して特に高い電圧レベルの妨害波を除去するようにしなくても、量子化雑音が高域へノイズシェーピングされることによって、広い電圧レベル範囲にわたり、線形に量子化されたベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によるデルタシグマ型Ａ／Ｄ変換器は、一端が受信信号入力端子へ接続された第１のスイッチと、一端が前記第１のスイッチへ接続された第１の入力キャパシタと、一端が前記第１の入力キャパシタへ接続され、他端が接地された第２のスイッチと、一端が前記第１のスイッチと前記第１の入力キャパシタへ共通接続され、他端が接地された第３のスイッチと、一端が前記第１の入力キャパシタと前記第２のスイッチへ共通接続された第４のスイッチと、一端が受信信号入力端子へ接続された第５のスイッチと、一端が前記第５のスイッチへ接続された第２の入力キャパシタと、一端が前記第２の入力キャパシタへ接続され、他端が接地された第６のスイッチと、一端が前記第５のスイッチと第２の入力キャパシタへ共通接続された第７のスイッチと、一端が前記第２の入力キャパシタと前記第６のスイッチへ共通接続された第８のスイッチと、反転入力端子が前記第４および第８のスイッチへ共通接続され、非反転入力端子が接地された演算増幅器と、一端が前記演算増幅器の反転入力端子に接続され、他端が前記演算増幅器の出力端子に接続された積分キャパシタと、アナログ入力端子が前記演算増幅器の出力端子に接続された１ビットＡ／Ｄ変換器と、一端が基準電圧源へ接続された第９のスイッチと、一端が前記第９のスイッチへ接続された帰還キャパシタと、一端が前記帰還キャパシタへ接続され、他端が接地された第１０のスイッチと、一端が前記第１０のスイッチと前記帰還キャパシタへ共通接続され、他端が接地された第１１のスイッチと、一端が前記帰還キャパシタと前記第１０のスイッチへ共通接続され、他端が前記演算増幅器の反転入力端子へ接続された第１２のスイッチと、前記１ビットＡ／Ｄ変換器の出力に応じて前記第９から第１２のスイッチをオン・オフ制御させるスイッチ制御器とを備え、第１および第２の入力キャパシタと積分キャパシタとの比が正弦波の標本化値にほぼ等しいキャパシタンスを有し、標本化周期毎に受信信号入力端子から第１または第２の入力キャパシタを介して積分キャパシタへ転送される電荷が正弦波の標本化値との乗算と等価となるように第１から第８のスイッチを選択してオン・オフさせる制御クロック発生器を備えるようにしたものである。
【００１５】
本発明によれば、一端が共通接続された第１および第５のスイッチへＲＦ帯またはＩＦ帯の受信信号を入力して標本化し、積分し、量子化して１ビットＡ／Ｄ変換器の出力端子から信号を取り出すようにしたことにより、ＲＦ帯またはＩＦ帯の受信信号が局部復調され、且つベースバンド信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られる。
【００１６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、一端が受信信号入力端子へ接続された第１のスイッチと、一端が前記第１のスイッチへ接続された第１の入力キャパシタと、一端が前記第１の入力キャパシタへ接続され、他端が接地された第２のスイッチと、一端が前記第１のスイッチと前記第１の入力キャパシタへ共通接続され、他端が接地された第３のスイッチと、一端が前記第１の入力キャパシタと前記第２のスイッチへ共通接続された第４のスイッチと、一端が受信信号入力端子へ接続された第５のスイッチと、一端が前記第５のスイッチへ接続された第２の入力キャパシタと、一端が前記第２の入力キャパシタへ接続され、他端が接地された第６のスイッチと、一端が前記第５のスイッチと第２の入力キャパシタへ共通接続された第７のスイッチと、一端が前記第２の入力キャパシタと前記第６のスイッチへ共通接続された第８のスイッチと、反転入力端子が前記第４および第８のスイッチへ共通接続され、非反転入力端子が接地された演算増幅器と、一端が前記演算増幅器の反転入力端子に接続され、他端が前記演算増幅器の出力端子に接続された積分キャパシタと、アナログ入力端子が前記演算増幅器の出力端子に接続された１ビットＡ／Ｄ変換器と、一端が基準電圧源へ接続された第９のスイッチと、一端が前記第９のスイッチへ接続された帰還キャパシタと、一端が前記帰還キャパシタへ接続され、他端が接地された第１０のスイッチと、一端が前記第１０のスイッチと前記帰還キャパシタへ共通接続され、他端が接地された第１１のスイッチと、一端が前記帰還キャパシタと前記第１０のスイッチへ共通接続され、他端が前記演算増幅器の反転入力端子へ接続された第１２のスイッチと、前記１ビットＡ／Ｄ変換器の出力に応じて前記第９から第１２のスイッチをオン・オフ制御させるスイッチ制御器とを備え、前記第１の入力キャパシタおよび第２の入力キャパシタは、それらのキャパシタンスの比が、正弦波の振幅が最大となる位相における標本化値とその位相から４５度シフトした位相における標本化値との比にほぼ等しくなるようなキャパシタンスを有し、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有する正弦波の標本化値と受信信号との乗算と等価となるように前記第１から第８のスイッチを選択してオン・オフさせる制御クロック発生器を備え、受信信号が前記正弦波と等しい周波数を有することにより局部復調ミキサとして機能するようにしたものであり、入力されたＲＦ帯またはＩＦ帯の受信信号を局部復調し、且つベースバンド信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られるという作用を有する。
【００１７】
また、本発明の請求項２に記載の発明は、同一の受信信号を入力するよう接続された第１の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器と第２の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器とを備えたデルタシグマ型Ａ／Ｄ変換器において、各制御クロック発生器は、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有しかつ９０度の位相差を有する正弦波の標本化値と受信信号との乗算と等価となるよう前記第１のデルタシグマ型Ａ／Ｄ変換器と前記第２のデルタシグマ型Ａ／Ｄ変換器との間で標本化周期の２倍の時間だけ時間差をもって前記第１から第８のスイッチを選択してオン・オフさせ、受信信号が前記正弦波と等しい周波数を有することにより直交復調器として機能するようにしたものであり、入力されたＲＦ帯またはＩＦ帯の受信信号を同相成分と直交成分とに直交復調し、且つ受信信号が直交復調されたベースバンドＩＱ信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られるという作用を有する。
【００１８】
以下、添付図面、図１乃至図７に基づき、本発明の実施の形態を詳細に説明する。また、本発明の実施の形態に対する以下の説明では、デルタシグマ型Ａ／Ｄ変換器について行うが、単にＡ／Ｄ変換器ともいう。図１は本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図２は図１に示すクロック発生器のタイミングチャートを示す図、図３は図１に示すスイッチ制御器のタイミングチャートを示す図、図４は図１に示すデルタシグマ型Ａ／Ｄ変換器の入力信号の重み付け係数を表にして示す図、図５は図１に示すデルタシグマ型Ａ／Ｄ変換器の正弦波ローカル信号の標本化を説明する説明図、図６は本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図７は図６に示すクロック発生器のタイミングチャートを示す図である。
【００１９】
（実施の形態１）
まず、図１を参照して、本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図１において、１はアナログ信号のＲＦ帯またはＩＦ帯の受信信号の入力端子、２は量子化されたベースバンド信号の出力端子、２３は基準電圧の入力端子、３〜１４はクロック発生器２４が出力する制御クロックの電圧によりオン・オフされるアナログスイッチ（以下、単にスイッチともいい、３、４、・・・、１４はそれぞれ第１、第２、・・・、第１２のスイッチともいう）、１５、１６はキャパシタ（第１、第２の入力キャパシタともいう）、１７は積分キャパシタ、１８は帰還キャパシタ、１９は演算増幅器、２１は標本化クロックｃｌｋの入力端子である。
【００２０】
また、２０は一定周期のクロック信号（ｃｌｋ）４０でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号として出力する１ビットＡ／Ｄ変換器、２２は１ビットＡ／Ｄ変換器２０の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ１１〜１４のオン・オフを制御するスイッチ制御器、２４は所定のタイミングの制御クロックを発生して各アナログスイッチ３〜１０のオン・オフを制御するクロック発生器、２３は基準電圧の入力端子である。
【００２１】
次に、図１乃至図５を参照して、以上のように構成された本実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、図２はアナログスイッチ３〜１４をオン・オフさせるためにクロック発生器２４が出力する制御クロックのタイミングを示すものであり、制御電圧がＨｉｇｈレベルでアナログスイッチはオンし、制御電圧がＬｏｗレベルでアナログスイッチはオフする。
【００２２】
時刻ｔ１においてアナログスイッチ３、４がオンすると入力キャパシタ１５は入力端子１の電圧Ｖｉｎ（ｔ１）により充電される。このとき入力キャパシタ１５に蓄えられる電荷Ｑ１（ｔ１）は次式により表わされる。
Ｑ１（ｔ１）＝Ｃ１・Ｖｉｎ（ｔ１）・・・・・・・・・・・・・・（１）
【００２３】
続いて、時刻ｔ１’において、アナログスイッチ５、６がオンすると、入力キャパシタ１５は演算増幅器１９の仮想接地点とグランドとの間に接続され、蓄えられていた電荷を放電する。演算増幅器１９の反転入力端子のインピーダンスは非常に高いため、キャパシタ１５が放電した電荷はすべて積分キャパシタ１７へ転送される。
【００２４】
一方、時刻ｔ１において、１ビットＡ／Ｄ変換器２０の出力に応じてアナログスイッチ１１と１２または１１と１４がオンすると帰還キャパシタ１８は端子２３の基準電圧Ｖｒｅｆにより１ビットＡ／Ｄ変換器２０の出力に応じて決まる正負いずれかの極性で充電される。このとき帰還キャパシタ１８に蓄えられる電荷Ｑ４（ｔ１）は次式により表わされる。
Ｑ４（ｔ１）＝Ｃ４・Ｖｒｅｆ（ｔ１）・・・・・・・・・・・・・（２）
【００２５】
続いて、時刻ｔ１’において、１ビットＡ／Ｄ変換器２０の出力に応じて図３に示すようにアナログスイッチ１３と１４または１２と１３がオンすると帰還キャパシタ１８は演算増幅器１９の仮想接地点とグランドとの間に接続され、蓄えられていた電荷を放電する。演算増幅器１９の反転入力端子のインピーダンスは非常に高いため、帰還キャパシタ１８が放電した電荷はすべて積分キャパシタ１７へ転送される。
【００２６】
このとき、時刻ｔ１’における積分キャパシタ１７の電荷Ｑ３（ｔ１’）は、時刻ｔ１における積分キャパシタ１７の電荷をＱ３（ｔ１）とすると、次式により表わされる。
Ｑ３（ｔ１’）＝Ｑ１（ｔ１）−Ｑ４（ｔ１）＋Ｑ３（ｔ１）・・・（３）
【００２７】
また、時刻ｔ１’において積分キャパシタ１７に蓄えられる電荷Ｑ３（ｔ１’）は、演算増幅器１９の出力端子の電圧をＶｏｕｔ（ｔ１’）とすれば次式によっても表わされる。
Ｑ３（ｔ１’）＝Ｃ３・Ｖｏｕｔ（ｔ１’）・・・・・・・・・・・（４）
【００２８】
したがって、時刻ｔ１’における演算増幅器１９の出力電圧は次式により表わすことができる。
【００２９】
これは、入力端子１の電圧Ｖｉｎ（ｔ１）は（Ｃ１／Ｃ３）倍され、１ビットＡ／Ｄ変換器２０の出力を負帰還させる電圧Ｖｒｅｆは（Ｃ４／Ｃ３）倍され、これらが加算された後に積分される演算が行われることを示しており、デルタシグマ型Ａ／Ｄ変換器として動作する。
【００３０】
以後、時刻ｔ２〜ｔ８’までの間、入力端子１の電圧は図４に示すように係数倍され、同様の演算が行われる。このとき、図４の係数が、例えば（Ｃ１／Ｃ３）＝１、（Ｃ２／Ｃ３）＝０．７０７１０７のように正弦波の標本化値にほぼ等しくなるようにキャパシタＣ１〜Ｃ３のキャパシタンスを設定すれば、デルタシグマ型Ａ／Ｄ変換器による量子化の前段で図５に示すような周期Ｔ０（＝８Ｔｓ）の正弦波のローカル信号との乗算を行う局部復調の演算を行うことと等価であり（所謂、局部復調機能といわれ、クロック発生器２４と、キャパシタＣ１（１５）を通る回路と、キャパシタＣ２（１６）を通る回路とにより構成される）、出力端子２には量子化雑音がノイズシェーピングされるように量子化されたベースバンド信号を得ることができる。なお、ここでは一例として振幅１の正弦波の場合を示したが、振幅の値は特に限定されるものではない。正弦波は局部復調ミキサにおけるローカル信号に相当する。ローカル信号の振幅は、回路を作動させる範囲内で適当な値に選択すればよいことは、当業者にはよく知られている。本発明において、例えば（Ｃ１／Ｃ３）＝２、（Ｃ２／Ｃ３）＝１．４１４２１４と設定すれば、正弦波の振幅を２と選んだことになる。すなわち、Ｃ１とＣ２との比が１：０．７０７１０７であることで正弦波の形が表現され、さらにそれらとＣ３との比によって正弦波の振幅が設定される。一般に、スイッチトキャパシタ回路とよばれるこのような回路には、キャパシタンスの絶対値は限定されず、キャパシタンス同士の比および標本化周波数によって回路の特性が決定される性質があり、このことも当業者にはよく知られている。
【００３１】
したがって、このとき１ビットＡ／Ｄ変換器２０における標本化周波数ｆｓ（＝１／Ｔｓ）は入力端子１の受信信号の搬送波周波数ｆ０（＝１／Ｔ０）の８倍となるように選ばれる。すなわち、受信信号の搬送波周波数ｆ０は、受信信号と乗算する図５に示したような正弦波の周波数と、一致する。このように受信信号の周波数と標本化周波数との関係を１：８に選ぶことで、受信信号に周波数の等しい正弦波を乗算する局部復調ミキサとしての機能が、量子化の前段で得られることになる。
【００３２】
以上のように本発明の実施の形態によれば、デルタシグマ型Ａ／Ｄ変換器の入力部において、正弦波の標本化値とほぼ等しいキャパシタンスを有する入力キャパシタと、正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けることにより、アナログのＲＦ帯またはＩＦ帯の受信信号が局部復調された量子化ベースバンド信号が得られるデルタシグマ型Ａ／Ｄ変換器を実現することができる。
【００３３】
（実施の形態２）
以下、図６及び図７を参照して、本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図６において、４３はアナログ信号のＲＦ帯またはＩＦ帯の受信信号の入力端子、４４は量子化されたベースバンドＩ信号の出力端子、４５は量子化されたベースバンドＱ信号の出力端子、８８、８９は基準電圧の入力端子である。
【００３４】
また、４６〜６９はクロック発生器７０、７１が出力する制御クロックの電圧によりオン・オフされるアナログスイッチ（以下、単にスイッチともいう）、８６、８７はそれぞれ１ビットＡ／Ｄ変換器８２、８３の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ５４〜５７、６６〜６９のオン・オフを制御するスイッチ制御器、７０、７１は所定のタイミングの制御クロックを発生して各アナログスイッチ４６〜５３、５８〜６５のオン・オフを制御するクロック発生器、７２、７３、７６、７７はキャパシタ、７４、７８は積分キャパシタ、７５、７９は帰還キャパシタ、８０、８１は演算増幅器、８４、８５は標本化クロックｃｌｋの入力端子、８２、８３は１ビットＡ／Ｄ変換器で、一定の周期のクロック信号でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号で出力するものである。
【００３５】
次に、図６乃至図７を参照して、以上のように構成された本実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、図７はアナログスイッチ４６〜５３をオン・オフさせるためにクロック発生器７０が出力する制御クロックのタイミングを示し、アナログスイッチ５８〜６５をオン・オフさせるためにクロック発生器７１が出力する制御クロックのタイミングを示すものであり、制御電圧がＨｉｇｈレベルでアナログスイッチはオンし、制御電圧がＬｏｗレベルでアナログスイッチはオフする。本実施の形態における個々のデルタシグマ型Ａ／Ｄ変換器の動作は、上記第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作と同様であるから、これ以上、詳細な動作の説明は省略する。
【００３６】
但し、本実施の形態によるデルタシグマ型Ａ／Ｄ変換器におけるベースバンドＩ信号とＱ信号を得るための直交復調としては、ローカル信号の位相差が９０度であるような２個の局部復調機能（それぞれ、クロック発生器７０、７１と、キャパシタＣ１（７２、７６）を通る回路と、キャパシタＣ２（７３、７７）を通る回路とにより構成される）を用いて、上記のように、受信信号を局部復調すればよく、得られるベースバンド信号（出力信号）のうち一方がＩ信号、他方がＱ信号となる。位相が９０度ずれたローカル信号との乗算は、図７に示すように、クロック発生器７０、７１が２Ｔｓ（＝Ｔ０／４）だけずれた制御クロックでアナログスイッチ４６〜６９をオン及びオフさせることにより実現することができる。
【００３７】
以上のように本発明の実施の形態によれば、デルタシグマ型Ａ／Ｄ変換器の入力部において、正弦波の標本化値とにほぼ等しいキャパシタンスを有する入力キャパシタと、たがいに９０度の位相差を有する正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けたことにより、すなわち、標本化周期毎に受信信号入力端子から第１または第２の入力キャパシタを介して積分キャパシタへ転送される電荷が９０度の位相差を有する正弦波の標本化値との乗算と等価となるように標本化周期の２倍の時間だけ時間差をおいて第１から第８のスイッチを選択してオン・オフさせるようにした制御クロック発生器を備えたことにより、アナログのＲＦ帯またはＩＦ帯の受信信号が直交復調された量子化ベースバンドＩＱ信号が得られるデルタシグマ型Ａ／Ｄ変換器を実現することができる。
【００３８】
【発明の効果】
本発明によるデルタシグマ型Ａ／Ｄ変換器は、以上説明したように構成し、特に一端が共通接続された第１および第５のスイッチへＲＦ帯またはＩＦ帯の受信信号を入力して標本化し、積分し、量子化して１ビットＡ／Ｄ変換器の出力端子から信号を取り出し、入力部において、正弦波の標本化値とほぼ等しいキャパシタンスを有する入力キャパシタと、正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けるようにしたことにより、消費電流を増加せずにＲＦ帯またはＩＦ帯の受信信号が局部復調され、かつ量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力するデルタシグマ型Ａ／Ｄ変換器が得られ、受信機から直交復調器を削除することができ、チャネル選択フィルタをディジタルフィルタで実現することができるため、装置を小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図２】図１に示すクロック発生器のタイミングチャートを示す図
【図３】図１に示すスイッチ制御器のタイミングチャートを示す図
【図４】図１に示すデルタシグマ型Ａ／Ｄ変換器の入力信号の重み付け係数を表にして示す図
【図５】図１に示すデルタシグマ型Ａ／Ｄ変換器の正弦波ローカル信号の標本化を説明する説明図
【図６】本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図７】図６に示すクロック発生器のタイミングチャートを示す図
【図８】従来のデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図９】従来のデルタシグマ型Ａ／Ｄ変換器のクロック発生器のタイミングチャート
【図１０】従来のデルタシグマ型Ａ／Ｄ変換器のスイッチ制御器のタイミングチャート
【図１１】従来のデルタシグマ型Ａ／Ｄ変換器の出力の周波数スペクトラムを表す図
【符号の説明】
１ 受信信号の入力端子
２ 量子化ベースバンド信号の出力端子
３〜１４ アナログスイッチ
１５、１６ キャパシタ
１７ 積分キャパシタ
１８ 帰還キャパシタ
１９ 演算増幅器
２０ １ビットＡ／Ｄ変換器
２１ 標本化クロックの入力端子
２２ スイッチ制御器
２３ 基準電圧の入力端子
２４ クロック発生器
４３ 受信信号の入力端子
４４、４５ 量子化ベースバンド信号の出力端子
４６〜５３、５８〜６５ アナログスイッチ
７２〜７９ キャパシタ
８０、８１ 演算増幅器
８２、８３ １ビットＡ／Ｄ変換器
８４、８５ 標本化クロックの入力端子
８６、８７ スイッチ制御器
８８、８９ 基準電圧の入力端子
７０、７１ クロック発生器
２５ 受信信号の入力端子
２６ 量子化ベースバンド信号の出力端子
２７〜３４ アナログスイッチ
３５〜３７ キャパシタ
３８ 演算増幅器
３９ １ビットＡ／Ｄ変換器
４０ 標本化クロックの入力端子
４１ スイッチ制御器
３３ 基準電圧の入力端子
４２ クロック発生器
【発明の属する技術分野】
本発明は、無線受信装置において、高周波または中間周波の受信信号からベースバンド信号を局部復調し、これを量子化するＡ／Ｄ変換器に関し、特に高い分解能を有するデルタシグマ型Ａ／Ｄ変換器に関する。
【０００２】
【従来の技術】
π／４シフトＱＰＳＫなどのディジタル変調方式において、受信機では振幅と位相の情報を検波するために直交復調器が用いられる。ＲＦ（高周波）帯やＩＦ（中間周波）帯の受信信号は、直交復調器により同相成分であるＩ信号と直交成分であるＱ信号に変換される。直交復調器では、受信信号の搬送波周波数に等しいローカル信号との乗算を行い、局部復調されたＩＱ信号を得る。Ｉ信号とＱ信号はベースバンド信号であるため、容易にＡ／Ｄ変換器を用いて量子化・標本化することができ、その後でディジタル信号処理によって復号処理することが可能である。
【０００３】
一方、受信機の入力信号には希望の受信波とともに妨害波も存在し、これを抑圧するためにＲＦ帯やＩＦ帯にチャネル選択フィルタが置かれる。妨害波のレベルは非常に大きい場合があり、例えば希望波に比べて＋５０ｄＢ以上に及ぶこともある。このため、チャネル選択フィルタには広いダイナミックレンジが要求され、一般にはセラミックフィルタなどの受動フィルタで実現される。
【０００４】
このような受動フィルタ素子は比較的大きく、装置の小型化を制限することになる。そのため、受動フィルタ素子を集積回路化することが望ましい。それを実現する方法としては、ベースバンドＩＱ信号をＡ／Ｄ変換した後のディジタル信号を処理するディジタルフィルタがある。このとき、広いダイナミックレンジを有するディジタルフィルタを実現するためには、Ａ／Ｄ変換器には例えば１４ビット程度の高い分解能が要求される。ベースバンド信号程度の周波数帯であれば、これはオーバーサンプリング技術とノイズシェーピング技術とを利用した従来のデルタシグマ型Ａ／Ｄ変換器で達成することができる。
【０００５】
従来、ベースバンド信号等低周波信号を量子化するデルタシグマ型Ａ／Ｄ変換器としては、図８に示すようなものがあった（例えば、１例として、特開平８−７０２５１に開示されているようなものがある）。
【０００６】
以下、図８乃至図１１を参照して、従来のデルタシグマ型Ａ／Ｄ変換器について説明する。図８は従来のデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図９は従来のデルタシグマ型Ａ／Ｄ変換器のクロック発生器のタイミングチャート、図１０は従来のデルタシグマ型Ａ／Ｄ変換器のスイッチ制御器のタイミングチャート、図１１は従来のデルタシグマ型Ａ／Ｄ変換器の出力の周波数スペクトラムを表す図である。
【０００７】
まず、図８を参照して、従来のデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図８において、２５はアナログのＲＦ帯またはＩＦ帯の受信信号の入力端子、２６は量子化されたベースバンド信号の出力端子、３３は基準電圧の入力端子、２７〜３４はクロック発生器４２が出力する制御クロックの電圧によりオン・オフするアナログスイッチ（以下、単にスイッチともいう）、３５はキャパシタ、３６は積分キャパシタ、３７は帰還キャパシタ、３８は演算増幅器である。
【０００８】
また、３９は一定周期のクロック信号（ｃｌｋ）４０でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号として出力する１ビットＡ／Ｄ変換器、４１は１ビットＡ／Ｄ変換器３９の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ３１〜３４のオン・オフを制御するスイッチ制御器、４２は所定のタイミングの制御クロックを発生して各アナログスイッチ３１〜３４のオン・オフを制御するクロック発生器である。
【０００９】
次に、図８乃至図１１を参照して、従来のデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、入力端子２５から入力されたアナログ信号は、図９に示すようなクロック発生器４２からの制御クロックの制御によるアナログスイッチ２７〜３０によってオン・オフされ、入力キャパシタ３５、積分キャパシタ３６及び演算増幅器３８とを通して標本化され、積分される。
【００１０】
標本化され積分された信号は、１ビットＡ／Ｄ変換器３９において２値の振幅に量子化される。量子化された信号は、出力端子２６から出力されるとともに、スイッチ制御器４１に入力され、スイッチ制御器４１は入力された２値の値（Ｖｏｕｔ＝０、１）に応じて図１０に示すような制御クロックを出力して、アナログスイッチ３１〜３４をオン・オフ制御する。これにより、入力端子３３の基準電圧が帰還キャパシタ３７を介して入力端子２５からの入力信号とは逆相に加算及び積分されるような負帰還ループが構成される。
【００１１】
その結果、出力端子２６から得られる出力信号の周波数スペクトラムは、１ビットＡ／Ｄ変換器３９から出力した信号の周波数が低いほど、量子化雑音が抑圧されたノイズシェーピング特性を有する。図１１に示す出力端子２６の周波数スペクトラムの例により、低い周波数帯域で量子化雑音が低いということが分かり、これによって、１ビットＡ／Ｄ変換器３９の出力におけるノイズシェーピング特性が分かる。したがって、受信機のベースバンド信号のように低い周波数帯の信号に対しては、量子化雑音の小さい高分解能のＡ／Ｄ変換器として働く。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来のデルタシグマ型Ａ／Ｄ変換器においては、もしＲＦ帯やＩＦ帯の受信信号を直接Ａ／Ｄ変換できればチャネル選択フィルタをディジタルフィルタで実現することができるとともに、直交復調器を使用しないですむにもかかわらず、ＲＦ帯やＩＦ帯の受信信号を直接Ａ／Ｄ変換しようとすると、そのような比較的高い周波数帯では量子化雑音が大きいため、高分解能のＡ／Ｄ変換器として機能せず、別に直交復調器を必要とするという問題があった。
【００１３】
本発明は、上記従来の問題を解決するためになされたもので、ベースバンド信号を量子化するデルタシグマ型Ａ／Ｄ変換器に局部復調の機能を持たせて独立の直交復調器を不要にし、ＲＦ帯とかＩＦ帯のチャネル選択フィルタを接続して特に高い電圧レベルの妨害波を除去するようにしなくても、量子化雑音が高域へノイズシェーピングされることによって、広い電圧レベル範囲にわたり、線形に量子化されたベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によるデルタシグマ型Ａ／Ｄ変換器は、一端が受信信号入力端子へ接続された第１のスイッチと、一端が前記第１のスイッチへ接続された第１の入力キャパシタと、一端が前記第１の入力キャパシタへ接続され、他端が接地された第２のスイッチと、一端が前記第１のスイッチと前記第１の入力キャパシタへ共通接続され、他端が接地された第３のスイッチと、一端が前記第１の入力キャパシタと前記第２のスイッチへ共通接続された第４のスイッチと、一端が受信信号入力端子へ接続された第５のスイッチと、一端が前記第５のスイッチへ接続された第２の入力キャパシタと、一端が前記第２の入力キャパシタへ接続され、他端が接地された第６のスイッチと、一端が前記第５のスイッチと第２の入力キャパシタへ共通接続された第７のスイッチと、一端が前記第２の入力キャパシタと前記第６のスイッチへ共通接続された第８のスイッチと、反転入力端子が前記第４および第８のスイッチへ共通接続され、非反転入力端子が接地された演算増幅器と、一端が前記演算増幅器の反転入力端子に接続され、他端が前記演算増幅器の出力端子に接続された積分キャパシタと、アナログ入力端子が前記演算増幅器の出力端子に接続された１ビットＡ／Ｄ変換器と、一端が基準電圧源へ接続された第９のスイッチと、一端が前記第９のスイッチへ接続された帰還キャパシタと、一端が前記帰還キャパシタへ接続され、他端が接地された第１０のスイッチと、一端が前記第１０のスイッチと前記帰還キャパシタへ共通接続され、他端が接地された第１１のスイッチと、一端が前記帰還キャパシタと前記第１０のスイッチへ共通接続され、他端が前記演算増幅器の反転入力端子へ接続された第１２のスイッチと、前記１ビットＡ／Ｄ変換器の出力に応じて前記第９から第１２のスイッチをオン・オフ制御させるスイッチ制御器とを備え、第１および第２の入力キャパシタと積分キャパシタとの比が正弦波の標本化値にほぼ等しいキャパシタンスを有し、標本化周期毎に受信信号入力端子から第１または第２の入力キャパシタを介して積分キャパシタへ転送される電荷が正弦波の標本化値との乗算と等価となるように第１から第８のスイッチを選択してオン・オフさせる制御クロック発生器を備えるようにしたものである。
【００１５】
本発明によれば、一端が共通接続された第１および第５のスイッチへＲＦ帯またはＩＦ帯の受信信号を入力して標本化し、積分し、量子化して１ビットＡ／Ｄ変換器の出力端子から信号を取り出すようにしたことにより、ＲＦ帯またはＩＦ帯の受信信号が局部復調され、且つベースバンド信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られる。
【００１６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、一端が受信信号入力端子へ接続された第１のスイッチと、一端が前記第１のスイッチへ接続された第１の入力キャパシタと、一端が前記第１の入力キャパシタへ接続され、他端が接地された第２のスイッチと、一端が前記第１のスイッチと前記第１の入力キャパシタへ共通接続され、他端が接地された第３のスイッチと、一端が前記第１の入力キャパシタと前記第２のスイッチへ共通接続された第４のスイッチと、一端が受信信号入力端子へ接続された第５のスイッチと、一端が前記第５のスイッチへ接続された第２の入力キャパシタと、一端が前記第２の入力キャパシタへ接続され、他端が接地された第６のスイッチと、一端が前記第５のスイッチと第２の入力キャパシタへ共通接続された第７のスイッチと、一端が前記第２の入力キャパシタと前記第６のスイッチへ共通接続された第８のスイッチと、反転入力端子が前記第４および第８のスイッチへ共通接続され、非反転入力端子が接地された演算増幅器と、一端が前記演算増幅器の反転入力端子に接続され、他端が前記演算増幅器の出力端子に接続された積分キャパシタと、アナログ入力端子が前記演算増幅器の出力端子に接続された１ビットＡ／Ｄ変換器と、一端が基準電圧源へ接続された第９のスイッチと、一端が前記第９のスイッチへ接続された帰還キャパシタと、一端が前記帰還キャパシタへ接続され、他端が接地された第１０のスイッチと、一端が前記第１０のスイッチと前記帰還キャパシタへ共通接続され、他端が接地された第１１のスイッチと、一端が前記帰還キャパシタと前記第１０のスイッチへ共通接続され、他端が前記演算増幅器の反転入力端子へ接続された第１２のスイッチと、前記１ビットＡ／Ｄ変換器の出力に応じて前記第９から第１２のスイッチをオン・オフ制御させるスイッチ制御器とを備え、前記第１の入力キャパシタおよび第２の入力キャパシタは、それらのキャパシタンスの比が、正弦波の振幅が最大となる位相における標本化値とその位相から４５度シフトした位相における標本化値との比にほぼ等しくなるようなキャパシタンスを有し、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有する正弦波の標本化値と受信信号との乗算と等価となるように前記第１から第８のスイッチを選択してオン・オフさせる制御クロック発生器を備え、受信信号が前記正弦波と等しい周波数を有することにより局部復調ミキサとして機能するようにしたものであり、入力されたＲＦ帯またはＩＦ帯の受信信号を局部復調し、且つベースバンド信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られるという作用を有する。
【００１７】
また、本発明の請求項２に記載の発明は、同一の受信信号を入力するよう接続された第１の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器と第２の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器とを備えたデルタシグマ型Ａ／Ｄ変換器において、各制御クロック発生器は、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有しかつ９０度の位相差を有する正弦波の標本化値と受信信号との乗算と等価となるよう前記第１のデルタシグマ型Ａ／Ｄ変換器と前記第２のデルタシグマ型Ａ／Ｄ変換器との間で標本化周期の２倍の時間だけ時間差をもって前記第１から第８のスイッチを選択してオン・オフさせ、受信信号が前記正弦波と等しい周波数を有することにより直交復調器として機能するようにしたものであり、入力されたＲＦ帯またはＩＦ帯の受信信号を同相成分と直交成分とに直交復調し、且つ受信信号が直交復調されたベースバンドＩＱ信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られるという作用を有する。
【００１８】
以下、添付図面、図１乃至図７に基づき、本発明の実施の形態を詳細に説明する。また、本発明の実施の形態に対する以下の説明では、デルタシグマ型Ａ／Ｄ変換器について行うが、単にＡ／Ｄ変換器ともいう。図１は本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図２は図１に示すクロック発生器のタイミングチャートを示す図、図３は図１に示すスイッチ制御器のタイミングチャートを示す図、図４は図１に示すデルタシグマ型Ａ／Ｄ変換器の入力信号の重み付け係数を表にして示す図、図５は図１に示すデルタシグマ型Ａ／Ｄ変換器の正弦波ローカル信号の標本化を説明する説明図、図６は本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図７は図６に示すクロック発生器のタイミングチャートを示す図である。
【００１９】
（実施の形態１）
まず、図１を参照して、本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図１において、１はアナログ信号のＲＦ帯またはＩＦ帯の受信信号の入力端子、２は量子化されたベースバンド信号の出力端子、２３は基準電圧の入力端子、３〜１４はクロック発生器２４が出力する制御クロックの電圧によりオン・オフされるアナログスイッチ（以下、単にスイッチともいい、３、４、・・・、１４はそれぞれ第１、第２、・・・、第１２のスイッチともいう）、１５、１６はキャパシタ（第１、第２の入力キャパシタともいう）、１７は積分キャパシタ、１８は帰還キャパシタ、１９は演算増幅器、２１は標本化クロックｃｌｋの入力端子である。
【００２０】
また、２０は一定周期のクロック信号（ｃｌｋ）４０でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号として出力する１ビットＡ／Ｄ変換器、２２は１ビットＡ／Ｄ変換器２０の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ１１〜１４のオン・オフを制御するスイッチ制御器、２４は所定のタイミングの制御クロックを発生して各アナログスイッチ３〜１０のオン・オフを制御するクロック発生器、２３は基準電圧の入力端子である。
【００２１】
次に、図１乃至図５を参照して、以上のように構成された本実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、図２はアナログスイッチ３〜１４をオン・オフさせるためにクロック発生器２４が出力する制御クロックのタイミングを示すものであり、制御電圧がＨｉｇｈレベルでアナログスイッチはオンし、制御電圧がＬｏｗレベルでアナログスイッチはオフする。
【００２２】
時刻ｔ１においてアナログスイッチ３、４がオンすると入力キャパシタ１５は入力端子１の電圧Ｖｉｎ（ｔ１）により充電される。このとき入力キャパシタ１５に蓄えられる電荷Ｑ１（ｔ１）は次式により表わされる。
Ｑ１（ｔ１）＝Ｃ１・Ｖｉｎ（ｔ１）・・・・・・・・・・・・・・（１）
【００２３】
続いて、時刻ｔ１’において、アナログスイッチ５、６がオンすると、入力キャパシタ１５は演算増幅器１９の仮想接地点とグランドとの間に接続され、蓄えられていた電荷を放電する。演算増幅器１９の反転入力端子のインピーダンスは非常に高いため、キャパシタ１５が放電した電荷はすべて積分キャパシタ１７へ転送される。
【００２４】
一方、時刻ｔ１において、１ビットＡ／Ｄ変換器２０の出力に応じてアナログスイッチ１１と１２または１１と１４がオンすると帰還キャパシタ１８は端子２３の基準電圧Ｖｒｅｆにより１ビットＡ／Ｄ変換器２０の出力に応じて決まる正負いずれかの極性で充電される。このとき帰還キャパシタ１８に蓄えられる電荷Ｑ４（ｔ１）は次式により表わされる。
Ｑ４（ｔ１）＝Ｃ４・Ｖｒｅｆ（ｔ１）・・・・・・・・・・・・・（２）
【００２５】
続いて、時刻ｔ１’において、１ビットＡ／Ｄ変換器２０の出力に応じて図３に示すようにアナログスイッチ１３と１４または１２と１３がオンすると帰還キャパシタ１８は演算増幅器１９の仮想接地点とグランドとの間に接続され、蓄えられていた電荷を放電する。演算増幅器１９の反転入力端子のインピーダンスは非常に高いため、帰還キャパシタ１８が放電した電荷はすべて積分キャパシタ１７へ転送される。
【００２６】
このとき、時刻ｔ１’における積分キャパシタ１７の電荷Ｑ３（ｔ１’）は、時刻ｔ１における積分キャパシタ１７の電荷をＱ３（ｔ１）とすると、次式により表わされる。
Ｑ３（ｔ１’）＝Ｑ１（ｔ１）−Ｑ４（ｔ１）＋Ｑ３（ｔ１）・・・（３）
【００２７】
また、時刻ｔ１’において積分キャパシタ１７に蓄えられる電荷Ｑ３（ｔ１’）は、演算増幅器１９の出力端子の電圧をＶｏｕｔ（ｔ１’）とすれば次式によっても表わされる。
Ｑ３（ｔ１’）＝Ｃ３・Ｖｏｕｔ（ｔ１’）・・・・・・・・・・・（４）
【００２８】
したがって、時刻ｔ１’における演算増幅器１９の出力電圧は次式により表わすことができる。
これは、入力端子１の電圧Ｖｉｎ（ｔ１）は（Ｃ１／Ｃ３）倍され、１ビットＡ／Ｄ変換器２０の出力を負帰還させる電圧Ｖｒｅｆは（Ｃ４／Ｃ３）倍され、これらが加算された後に積分される演算が行われることを示しており、デルタシグマ型Ａ／Ｄ変換器として動作する。
【００３０】
以後、時刻ｔ２〜ｔ８’までの間、入力端子１の電圧は図４に示すように係数倍され、同様の演算が行われる。このとき、図４の係数が、例えば（Ｃ１／Ｃ３）＝１、（Ｃ２／Ｃ３）＝０．７０７１０７のように正弦波の標本化値にほぼ等しくなるようにキャパシタＣ１〜Ｃ３のキャパシタンスを設定すれば、デルタシグマ型Ａ／Ｄ変換器による量子化の前段で図５に示すような周期Ｔ０（＝８Ｔｓ）の正弦波のローカル信号との乗算を行う局部復調の演算を行うことと等価であり（所謂、局部復調機能といわれ、クロック発生器２４と、キャパシタＣ１（１５）を通る回路と、キャパシタＣ２（１６）を通る回路とにより構成される）、出力端子２には量子化雑音がノイズシェーピングされるように量子化されたベースバンド信号を得ることができる。なお、ここでは一例として振幅１の正弦波の場合を示したが、振幅の値は特に限定されるものではない。正弦波は局部復調ミキサにおけるローカル信号に相当する。ローカル信号の振幅は、回路を作動させる範囲内で適当な値に選択すればよいことは、当業者にはよく知られている。本発明において、例えば（Ｃ１／Ｃ３）＝２、（Ｃ２／Ｃ３）＝１．４１４２１４と設定すれば、正弦波の振幅を２と選んだことになる。すなわち、Ｃ１とＣ２との比が１：０．７０７１０７であることで正弦波の形が表現され、さらにそれらとＣ３との比によって正弦波の振幅が設定される。一般に、スイッチトキャパシタ回路とよばれるこのような回路には、キャパシタンスの絶対値は限定されず、キャパシタンス同士の比および標本化周波数によって回路の特性が決定される性質があり、このことも当業者にはよく知られている。
【００３１】
したがって、このとき１ビットＡ／Ｄ変換器２０における標本化周波数ｆｓ（＝１／Ｔｓ）は入力端子１の受信信号の搬送波周波数ｆ０（＝１／Ｔ０）の８倍となるように選ばれる。すなわち、受信信号の搬送波周波数ｆ０は、受信信号と乗算する図５に示したような正弦波の周波数と、一致する。このように受信信号の周波数と標本化周波数との関係を１：８に選ぶことで、受信信号に周波数の等しい正弦波を乗算する局部復調ミキサとしての機能が、量子化の前段で得られることになる。
【００３２】
以上のように本発明の実施の形態によれば、デルタシグマ型Ａ／Ｄ変換器の入力部において、正弦波の標本化値とほぼ等しいキャパシタンスを有する入力キャパシタと、正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けることにより、アナログのＲＦ帯またはＩＦ帯の受信信号が局部復調された量子化ベースバンド信号が得られるデルタシグマ型Ａ／Ｄ変換器を実現することができる。
【００３３】
（実施の形態２）
以下、図６及び図７を参照して、本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図６において、４３はアナログ信号のＲＦ帯またはＩＦ帯の受信信号の入力端子、４４は量子化されたベースバンドＩ信号の出力端子、４５は量子化されたベースバンドＱ信号の出力端子、８８、８９は基準電圧の入力端子である。
【００３４】
また、４６〜６９はクロック発生器７０、７１が出力する制御クロックの電圧によりオン・オフされるアナログスイッチ（以下、単にスイッチともいう）、８６、８７はそれぞれ１ビットＡ／Ｄ変換器８２、８３の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ５４〜５７、６６〜６９のオン・オフを制御するスイッチ制御器、７０、７１は所定のタイミングの制御クロックを発生して各アナログスイッチ４６〜５３、５８〜６５のオン・オフを制御するクロック発生器、７２、７３、７６、７７はキャパシタ、７４、７８は積分キャパシタ、７５、７９は帰還キャパシタ、８０、８１は演算増幅器、８４、８５は標本化クロックｃｌｋの入力端子、８２、８３は１ビットＡ／Ｄ変換器で、一定の周期のクロック信号でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号で出力するものである。
【００３５】
次に、図６乃至図７を参照して、以上のように構成された本実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、図７はアナログスイッチ４６〜５３をオン・オフさせるためにクロック発生器７０が出力する制御クロックのタイミングを示し、アナログスイッチ５８〜６５をオン・オフさせるためにクロック発生器７１が出力する制御クロックのタイミングを示すものであり、制御電圧がＨｉｇｈレベルでアナログスイッチはオンし、制御電圧がＬｏｗレベルでアナログスイッチはオフする。本実施の形態における個々のデルタシグマ型Ａ／Ｄ変換器の動作は、上記第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作と同様であるから、これ以上、詳細な動作の説明は省略する。
【００３６】
但し、本実施の形態によるデルタシグマ型Ａ／Ｄ変換器におけるベースバンドＩ信号とＱ信号を得るための直交復調としては、ローカル信号の位相差が９０度であるような２個の局部復調機能（それぞれ、クロック発生器７０、７１と、キャパシタＣ１（７２、７６）を通る回路と、キャパシタＣ２（７３、７７）を通る回路とにより構成される）を用いて、上記のように、受信信号を局部復調すればよく、得られるベースバンド信号（出力信号）のうち一方がＩ信号、他方がＱ信号となる。位相が９０度ずれたローカル信号との乗算は、図７に示すように、クロック発生器７０、７１が２Ｔｓ（＝Ｔ０／４）だけずれた制御クロックでアナログスイッチ４６〜６９をオン及びオフさせることにより実現することができる。
【００３７】
以上のように本発明の実施の形態によれば、デルタシグマ型Ａ／Ｄ変換器の入力部において、正弦波の標本化値とにほぼ等しいキャパシタンスを有する入力キャパシタと、たがいに９０度の位相差を有する正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けたことにより、すなわち、標本化周期毎に受信信号入力端子から第１または第２の入力キャパシタを介して積分キャパシタへ転送される電荷が９０度の位相差を有する正弦波の標本化値との乗算と等価となるように標本化周期の２倍の時間だけ時間差をおいて第１から第８のスイッチを選択してオン・オフさせるようにした制御クロック発生器を備えたことにより、アナログのＲＦ帯またはＩＦ帯の受信信号が直交復調された量子化ベースバンドＩＱ信号が得られるデルタシグマ型Ａ／Ｄ変換器を実現することができる。
【００３８】
【発明の効果】
本発明によるデルタシグマ型Ａ／Ｄ変換器は、以上説明したように構成し、特に一端が共通接続された第１および第５のスイッチへＲＦ帯またはＩＦ帯の受信信号を入力して標本化し、積分し、量子化して１ビットＡ／Ｄ変換器の出力端子から信号を取り出し、入力部において、正弦波の標本化値とほぼ等しいキャパシタンスを有する入力キャパシタと、正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けるようにしたことにより、消費電流を増加せずにＲＦ帯またはＩＦ帯の受信信号が局部復調され、かつ量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力するデルタシグマ型Ａ／Ｄ変換器が得られ、受信機から直交復調器を削除することができ、チャネル選択フィルタをディジタルフィルタで実現することができるため、装置を小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図２】図１に示すクロック発生器のタイミングチャートを示す図
【図３】図１に示すスイッチ制御器のタイミングチャートを示す図
【図４】図１に示すデルタシグマ型Ａ／Ｄ変換器の入力信号の重み付け係数を表にして示す図
【図５】図１に示すデルタシグマ型Ａ／Ｄ変換器の正弦波ローカル信号の標本化を説明する説明図
【図６】本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図７】図６に示すクロック発生器のタイミングチャートを示す図
【図８】従来のデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図９】従来のデルタシグマ型Ａ／Ｄ変換器のクロック発生器のタイミングチャート
【図１０】従来のデルタシグマ型Ａ／Ｄ変換器のスイッチ制御器のタイミングチャート
【図１１】従来のデルタシグマ型Ａ／Ｄ変換器の出力の周波数スペクトラムを表す図
【符号の説明】
１ 受信信号の入力端子
２ 量子化ベースバンド信号の出力端子
３〜１４ アナログスイッチ
１５、１６ キャパシタ
１７ 積分キャパシタ
１８ 帰還キャパシタ
１９ 演算増幅器
２０ １ビットＡ／Ｄ変換器
２１ 標本化クロックの入力端子
２２ スイッチ制御器
２３ 基準電圧の入力端子
２４ クロック発生器
４３ 受信信号の入力端子
４４、４５ 量子化ベースバンド信号の出力端子
４６〜５３、５８〜６５ アナログスイッチ
７２〜７９ キャパシタ
８０、８１ 演算増幅器
８２、８３ １ビットＡ／Ｄ変換器
８４、８５ 標本化クロックの入力端子
８６、８７ スイッチ制御器
８８、８９ 基準電圧の入力端子
７０、７１ クロック発生器
２５ 受信信号の入力端子
２６ 量子化ベースバンド信号の出力端子
２７〜３４ アナログスイッチ
３５〜３７ キャパシタ
３８ 演算増幅器
３９ １ビットＡ／Ｄ変換器
４０ 標本化クロックの入力端子
４１ スイッチ制御器
３３ 基準電圧の入力端子
４２ クロック発生器
Claims (2)
- 一端が受信信号入力端子へ接続された第１のスイッチと、一端が前記第１のスイッチへ接続された第１の入力キャパシタと、一端が前記第１の入力キャパシタへ接続され、他端が接地された第２のスイッチと、一端が前記第１のスイッチと前記第１の入力キャパシタへ共通接続され、他端が接地された第３のスイッチと、一端が前記第１の入力キャパシタと前記第２のスイッチへ共通接続された第４のスイッチと、一端が受信信号入力端子へ接続された第５のスイッチと、一端が前記第５のスイッチへ接続された第２の入力キャパシタと、一端が前記第２の入力キャパシタへ接続され、他端が接地された第６のスイッチと、一端が前記第５のスイッチと第２の入力キャパシタへ共通接続された第７のスイッチと、一端が前記第２の入力キャパシタと前記第６のスイッチへ共通接続された第８のスイッチと、反転入力端子が前記第４および第８のスイッチへ共通接続され、非反転入力端子が接地された演算増幅器と、一端が前記演算増幅器の反転入力端子に接続され、他端が前記演算増幅器の出力端子に接続された積分キャパシタと、アナログ入力端子が前記演算増幅器の出力端子に接続された１ビットＡ／Ｄ変換器と、一端が基準電圧源へ接続された第９のスイッチと、一端が前記第９のスイッチへ接続された帰還キャパシタと、一端が前記帰還キャパシタへ接続され、他端が接地された第１０のスイッチと、一端が前記第１０のスイッチと前記帰還キャパシタへ共通接続され、他端が接地された第１１のスイッチと、一端が前記帰還キャパシタと前記第１０のスイッチへ共通接続され、他端が前記演算増幅器の反転入力端子へ接続された第１２のスイッチと、前記１ビットＡ／Ｄ変換器の出力に応じて前記第９から第１２のスイッチをオン・オフ制御させるスイッチ制御器とを備え、前記第１の入力キャパシタおよび第２の入力キャパシタは、それらのキャパシタンスの比が、正弦波の振幅が最大となる位相における標本化値とその位相から４５度シフトした位相における標本化値との比にほぼ等しくなるようなキャパシタンスを有し、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有する正弦波の標本化値と受信信号との乗算と等価となるように前記第１から第８のスイッチを選択してオン・オフさせる制御クロック発生器を備え、受信信号が前記正弦波と等しい周波数を有することにより局部復調ミキサとして機能することを特徴とするデルタシグマ型Ａ／Ｄ変換器。
- 同一の受信信号を入力するよう接続された第１の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器と第２の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器とを備えたデルタシグマ型Ａ／Ｄ変換器において、各制御クロック発生器は、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有しかつ９０度の位相差を有する正弦波の標本化値と受信信号との乗算と等価となるよう前記第１のデルタシグマ型Ａ／Ｄ変換器と前記第２のデルタシグマ型Ａ／Ｄ変換器との間で標本化周期の２倍の時間だけ時間差をもって前記第１から第８のスイッチを選択してオン・オフさせ、受信信号が前記正弦波と等しい周波数を有することにより直交復調器として機能することを特徴とするデルタシグマ型Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35639896A JP3628463B2 (ja) | 1996-12-26 | 1996-12-26 | デルタシグマ型ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35639896A JP3628463B2 (ja) | 1996-12-26 | 1996-12-26 | デルタシグマ型ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190468A JPH10190468A (ja) | 1998-07-21 |
| JP3628463B2 true JP3628463B2 (ja) | 2005-03-09 |
Family
ID=18448825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35639896A Expired - Fee Related JP3628463B2 (ja) | 1996-12-26 | 1996-12-26 | デルタシグマ型ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628463B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100828271B1 (ko) | 2005-08-05 | 2008-05-07 | 산요덴키가부시키가이샤 | 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ａｄ컨버터 |
| JP2008016093A (ja) | 2006-07-04 | 2008-01-24 | Canon Inc | 光ディスク装置のｐｌｌ回路 |
| JP4692461B2 (ja) * | 2006-10-11 | 2011-06-01 | ソニー株式会社 | 受信機、受信方法、フィルタ回路、制御方法 |
| US8704581B2 (en) | 2007-04-23 | 2014-04-22 | Qualcomm Incorporated | Switched capacitor integration and summing circuits |
| JP2009044391A (ja) * | 2007-08-08 | 2009-02-26 | Digian Technology Inc | Ａｄ変換器 |
| JP2009116918A (ja) * | 2007-11-01 | 2009-05-28 | Canon Inc | 信号処理装置 |
| US8125258B2 (en) | 2008-02-04 | 2012-02-28 | Nec Corporation | Phase synchronization device and phase synchronization method |
| US8779957B2 (en) | 2012-08-02 | 2014-07-15 | Qualcomm Incorporated | Low distortion feed-forward delta-sigma modulator |
| JP5711719B2 (ja) * | 2012-10-30 | 2015-05-07 | 旭化成エレクトロニクス株式会社 | サンプリング回路および積分回路 |
| JP5944351B2 (ja) * | 2013-07-05 | 2016-07-05 | 株式会社東芝 | デルタシグマ変調器 |
| JP6571493B2 (ja) * | 2015-01-07 | 2019-09-04 | 旭化成エレクトロニクス株式会社 | インクリメンタル型デルタシグマａｄ変調器及びａｄ変換器 |
| JP6753330B2 (ja) * | 2017-02-15 | 2020-09-09 | 株式会社デンソー | Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器 |
-
1996
- 1996-12-26 JP JP35639896A patent/JP3628463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190468A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2277756C (en) | Flexible and programmable delta-sigma analog signal converter | |
| US6121910A (en) | Frequency translating sigma-delta modulator | |
| EP2119005B1 (en) | Apparatus comprising frequency selective circuit and method | |
| JP4213348B2 (ja) | 無線周波数のサンプリングを伴うデジタル受信 | |
| JP3245113B2 (ja) | ディジタル予測符号器を使用したバンドパス信号のサンプリング、ダウンコンバートおよびディジタル化法 | |
| KR100291351B1 (ko) | 샘플링시스템 | |
| US7486217B2 (en) | A/D converter | |
| US6515609B1 (en) | Radio receiver | |
| US7450046B2 (en) | Delta-sigma modulator and A/D converter | |
| US20110069784A1 (en) | Hybrid heterodyne transmitters and receivers | |
| US20040057534A1 (en) | Complex-if digital receiver | |
| TWI293832B (en) | Switched capacitor signal scaling circuit | |
| JP3628463B2 (ja) | デルタシグマ型ａ／ｄ変換器 | |
| WO1994005087A1 (en) | A direct conversion receiver for multiple protocols | |
| KR100645249B1 (ko) | 프로그래머블 디지털 중간 주파수 송수신기 | |
| JP4692461B2 (ja) | 受信機、受信方法、フィルタ回路、制御方法 | |
| JP2009065278A (ja) | フィルタ回路、これを用いた受信機及びフィルタリング方法 | |
| EP1212838B1 (en) | Hybrid bandpass and baseband delta-sigma modulator | |
| US7190293B2 (en) | Sigma-delta analog-to-digital converter and method for reducing harmonics | |
| US6696998B2 (en) | Apparatus for generating at least one digital output signal representative of an analog signal | |
| US6518903B1 (en) | Analog-to-digital converter | |
| JP4541060B2 (ja) | Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路 | |
| JP4270342B2 (ja) | ビット変換回路またはシフト回路を内蔵した半導体集積回路およびａ／ｄ変換回路を内蔵した半導体集積回路並びに通信用半導体集積回路 | |
| EP0704978B1 (en) | Selection device for selecting electric cells and apparatus using the same | |
| JP2000224041A (ja) | Δσａｄ変換装置および受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |