KR20010029852A - Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법 - Google Patents

Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20010029852A
KR20010029852A KR1020000036023A KR20000036023A KR20010029852A KR 20010029852 A KR20010029852 A KR 20010029852A KR 1020000036023 A KR1020000036023 A KR 1020000036023A KR 20000036023 A KR20000036023 A KR 20000036023A KR 20010029852 A KR20010029852 A KR 20010029852A
Authority
KR
South Korea
Prior art keywords
group iii
compound semiconductor
iii nitride
nitride compound
layer
Prior art date
Application number
KR1020000036023A
Other languages
English (en)
Inventor
치요토시아키
시바타나오키
센다마사노부
이토준
아사미시즈요
아사미신야
와타나베히로시
Original Assignee
도다 다다히데
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP22288299A external-priority patent/JP4465748B2/ja
Priority claimed from JP31519399A external-priority patent/JP3692867B2/ja
Application filed by 도다 다다히데, 도요다 고세이 가부시키가이샤 filed Critical 도다 다다히데
Publication of KR20010029852A publication Critical patent/KR20010029852A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법을 제공하는 것을 목적으로 하는 것으로서, 본 발명에 의한 Ⅲ족 질화물계 화합물 반도체 소자는 기판 및 상기 기판상에 형성된 AlN 단결정층을 구비하고 있다. 상기 AlN 단결정층의 막 두께는 0.5 내지 3μm이고 거의 평탄한 표면을 구비하고 있다. 상기 AlN 단결정층의 X선 로킹 커브(rocking curve)의 반값 폭은 50초 이하이다. 다른 소자에서, 300Å이하인 두께를 갖는 표면 질화층을 갖는 사파이어 기판상에 1000 내지 1180℃의 온도로 0.01 내지 3.2μm의 두께를 갖는 Ⅲ족 질화물계 화합물 반도체층이 성장된다.

Description

Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법{GROUP Ⅲ NITRIDE COMPOUND SEMICONDUCTOR DEVICE AND PRODUCING METHOD THEREFOR}
본 발명은 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법에 관한 것으로서, 자세하게는 유기금속 기상성장법(MOCVD법)에 의해 Ⅲ족 질화물계 화합물 반도체 소자를 제조할 때에 사용되는 버퍼층의 형성방법의 개량에 관한 것이다.
본 출원은 그 내용이 여기에 인용문으로 병합되어 있는 일본국 특허출원 평성제11-222882호 및 평성제11-315193호에 근거한 우선권주장출원이다.
종래, 사파이어제의 기판상에 AlXGa1-XN(0≤X≤1)로 이루어진 버퍼층을 통하여 Ⅲ족 질화물계 화합물 반도체를 적층한 구조를 갖는 Ⅲ족 질화물계 화합물 반도체 소자가 알려져 있다.
예컨대, 버퍼층의 성막방법으로서, 특개소 제62-119196호공보에는 약 1000℃ 정도까지 열처리된 사파이어 기판상에 950 내지 1150℃의 성장온도로 AlXGa1-XN(0≤X≤1) 버퍼층을 MOCVD법에 의해 성장시키는 것이 개시되어 있다.
반면에, 그 후의 연구에 의하면, 약 1000℃ 정도까지 열처리된 사파이어 기판상에 400℃ 정도의 저온에서 버퍼층이 성장되면, 버퍼층상에서 성장된 GaN계 화합물 반도체층의 결정성이 향상되는 것이 알려져 있다. 특개평 제2-229476호공보 등을 참조하기 바란다. 현재 실용화되고 있는 주된 Ⅲ족 질화물계 화합물 반도체 발광소자(LED 등)는 상기와 같은 저온성장 버퍼층을 이용하고 있다.
또, 성장온도라는 것은 MOCVD법을 실행하여 가열된 기판의 온도를 의미한다.
그러나, 버퍼층상에 형성된 반도체층의 성막온도는 일반적으로 약 1000℃ 정도이다. 때문에, 전술한 저온성장 버퍼층이 사용되면, 약 1000℃ 정도까지 열처리된 기판은 표면 클리닝을 위해 400℃ 정도까지 일단 냉각된 후, 약 1000℃ 정도 까지 재차 가열한다. 상기와 같이 기판 온도 조건이 고온, 저온, 다시 고온으로 순차적으로 변화되면, 기판온도의 조절 그 자체에 시간과 노고가 많이 들어간다. 따라서, 상기와 같은 저온성장 버퍼층을 통하여 GaN계 화합물 반도체층이 내부에 성장되는 반도체 소자의 제조시에 상기 기판 온도 조건의 큰 변화는 제조효율의 향상에 장애가 된다.
상기와 같은 문제점을 해결하기 위해서, 버퍼층을 고온에서 형성하는 기술이 특개평 제9-148626호공보, 특개평 제7-321374호공보, 특개평 제9-64477호공보, 특개소 제59-57997호공보 등에 개시되어 있다.
또한, 사파이어 기판의 표면 질화에 대해서는 특개평 제5-41541호공보를 참조하기 바란다.
그런데, 발광 다이오드 등에 사용되는 Ⅲ족 질화물계 화합물 반도체 소자의 범용적인 소자의 구조는 이하와 같이 형성된다. 사파이어 기판상에 AlN이나 GaN의 얇은 버퍼층이 저온에서 형성되고, 상기 버퍼층상에 소자 기능을 구성하는 GaN층 등과 같은 Ⅲ족 질화물계 화합물 반도체층이 적층된다. 상기 소자에서, 버퍼층은 비정질 또는 다결정이라고 생각된다. 상기 버퍼층은 소자 기능층을 형성할 때의 높은 성장온도(약 1000℃)에서 일 방향으로 배향된 씨드 결정(seed crystal)의 역할을 하고 소자 기능층과 사파이어 기판 사이의 열팽창율의 차이에 따른 열 왜곡을 완화해 준다고 생각된다.
상기와 같은 비정형 또는 다결정형의 버퍼층과 반조되어, 특개평 제9-64477호 공보에는 사파이어 기판상에 단결정(single crystalline)의 AlN 버퍼층을 형성하는 것이 제안되어 있다.
상기 특개평 제9-64477호 공보에 의하면, 버퍼층을 1300℃이상의 고온에서 막 두께가 20 내지 300nm로 성장되고 X선 로킹 커브에 있어서의 반값 폭이 90초 이하로 설정되도록 조건이 충족되는 경우, 사파이어상에 결정성이 양호한 단결정의 AlN층이 성장될 수 있다고 주장되고 있다.
결정성이 양호한 단결정으로서의 AlN은 상기 특개펑 제9-64477호 공보에서 기술된 종래의 방법에 의한 사파이어 기판상에서 확실히 성장될 수 있다. 만일, 버퍼층의 결정성이 양호하다면. Ⅲ족 질화물계 화합물 반도체로 이루어진 소자 기능층은 결정성이 양호하게 상기 버퍼상에서 성장될 수 있다.
그러나, 본 발명자 등의 검토에 의하면 상기 제 9-64477호공보에 기재된 기술에 의해 형성된 버퍼층의 결정성은 상기와 같은 소자를 제조하는데 만족스럽지 못하다.
본 발명의 목적은 Ⅲ족 질화물계 화합물 반도체의 소자 기능층에 대한 버퍼층으로서 우수한 AlN 단결정층을 제공하여 전술한 문제점을 해결하는 것을 하나의 목적으로 한다.
본 발명의 다른 목적은 결정성이 우수한 단결정 AlN층을 기판상에 직접 형성하는 것에 있다. 상기와 같은 단결정 AlN층은 높은 전기 절연성과 높은 열전도 특성을 가지고 있다. 동시에, 단결정 AlN층은 압전특성을 이용한 음향 디바이스인 고주파 변환소자와 같은 여러 종류의 반도체 기능소자를 형성하는데 사용될 수 있다.
본 발명의 또 다른 목적은 상기 종래의 기술에서 제안된 바와 같은 고온 버퍼층상에 Ⅲ족 질화물계 화합물 반도체층의 형성시에 적합한 조건을 제공하는 것에 있다.
본 발명자는 상기와 같은 목적을 달성하기 위해 연구에 연구를 거듭하였다.
그 결과, 층의 두께가 소정의 조건하에서 소정의 값으로 설정되는 경우에, Ⅲ족 질화물계 화합물 반도체층을 성장시키기 위한 보통의 온도, 즉 고온에서도 종래의 기술과 동일 또는 보다 양호한 결정성을 갖는 Ⅲ족 질화물계 화합물 반도체층이 사파이어 기판상에서 직접 성장될 수 있다는 것이 발견되었다.
본 발명은 상기와 같은 인식에 바탕을 두고 이루어진 것이다. 즉, 두께가 300Å 이하인 표면 질화층을 갖는 기판상에 1000 내지 1180℃의 성장온도로 막 두께가 0.01 내지 3.2μm인 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 단계를 포함하는 Ⅲ족 질화물계 화합물 반도체 소자를 제조하는 방법이 제공되어 있다.
본 발명에 따른 제조방법에 있어서, 기판을 열처리하는 단계로부터 Ⅲ족 질화물계 화합물 반도체층을 형성하는 단계까지의 일련의 제조단계는 큰 온도의 변화가 없이도 행해질 수 있다. 그 결과, 종래의 기술에서와 같은 기판의 온도를 조절하는데 필요한 시간과 노고가 감소될 수 있고, 그 결과 반도체 소자의 제조효율이 향상될 수 있다.
또한, 본 발명자 등의 관찰에 따르면, 전술한 조건으로 형성된 제1의 Ⅲ족 질화물계 화합물 반도체층상에 성장된 제2의 Ⅲ족 질화물계 화합물 반도체층은 모팔로지(morphology)가 우수하다. 따라서, 제1의 Ⅲ족 질화물계 화합물 반도체층은 소자의 기능부를 구성하는 제2의 Ⅲ족 질화물계 화합물 반도체층과 기판 사이에 삽입되는 버퍼층으로서 뛰어나다.
또한, 본 발명은 전술한 목적의 적어도 하나를 달성하도록 이루어진 것이다. 본 발명에 따르면, 기판 및 상기 기판상에 형성되어 있으며 막 두께가 O.5 내지 3μm이고 거의 평탄한 표면을 갖는 AlN 단결정층을 갖는 Ⅲ족 질화물계 화합물 반도체 소자가 제공되어 있는 것으로서, 상기 AlN 단결정층의 X선 로킹 커브의 반값 폭은 50초 이하인 것을 특징으로 하고 있다.
전술한 바와 같이 구성된 Ⅲ족 질화물계 화합물 반도체 소자에 따르면, 기판상에 형성되는 AlN 단결정층의 결정성이 매우 양호하게 된다. 그러므로, AlN 단결정층 그 자체내에 소자 기능을 만들어 넣을 수 있다. 또한, Ⅲ족 질화물계 화합물 반도체로 이루어진 소자 기능층을 상기 AiN 단결정층상에 형성한 경우에도 또한 소자 기능층의 결정성은 통상 사용되는 저온성장 버퍼층상에 형성된 소자 기능층의 결정성과 동등 또는 그 이상으로 된다.
전술한 것에서, 기판은 기판상에서 AlN 단결정을 성장시킬 수 있는 것이라면 특별히 한정되지 않는다. 기판재료는 예컨대, 사파이어, 스피넬 구조를 갖는 재료, 실리콘, 실리콘 카바이드, 산화아연, 인화갈륨, 비소화갈륨, 산화마그네슘, 산화망간, Ⅲ족 질화물계 화합물 반도체 단결정 등을 포함할 수 있다.
본 발명자의 검토에 따르면, 기판 재료로 사파이어를 사용하고 특히 사파이어의 a면을 쓰는 것이 바람직하다.
AlN 단결정층의 막 두께는 0.5 내지 3μm의 범위내로 한다. 막 두께가 0.5μm 미만이면, 소자 기능을 형성하는데 불충분하다. 반면에, 3μm을 넘게 막 두께를 두텁게 할 필요는 없다.
그 이유는 반도체 소자를 제조하는데 필요한 각각의 층은 그 합이 3μm 이상의 두께일 수도 있지만 일반적으로 단층으로는 3μm을 넘지 않기 때문이다. 이와 같이 특개평 제9-64477호공보와 비교하여 막 두께가 두꺼운 이유는 AlN이 원래 가지는 결정성이 나타나기 때문이다. 막이 너무 얇으면 기판의 영향을 받아 결정이 뒤틀리게 된다. 그러나 막이 두꺼우면 결정 그 자체의 성질이 이용될 수 있게 된다.
AlN 단결정의 결정성의 지표가 되는 X선 로킹 커브의 반값 폭은 50초 이하로 설정한다. 반값 폭이 50초 이하가 아니면, 반도체 소자에 충분히 적용되는 결정성이 확보되지 않다. 또한, AlN 단결정층상에 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 경우, AlN 단결정층의 표면을 실질적으로 평탄하게 하여 Ⅲ족 질화물계 화합물 반도체층의 안정적인 결정 성장을 확보한다는 관점에서 AlN 단결정층의 반값 폭은 50초 이하로 하는 것이 바람직하다.
AlN 단결정층상에 형성되는 Ⅲ족 질화물계 화합물 반도체는 AlXGaYIn1-X-YN(O≤X≤1, 0≤Y≤1, 0≤X+Y=1)의 일반식으로 표현되며, AlN, GaN, InN과 같은 소위 2원계와 AlXGa1-XN, AlXIn1-XN 및 GaXIn1-XN(0≤X≤1)과 같은 소위 3원계를 포함한다. Ⅲ족 원소는 붕소(B), 탈륨(Tl) 등으로 일부 치환될 수 있고, 또한, 질소(N)도 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi) 등으로 일부 치환될 수 있다.
Ⅲ족 질화물계 화합물 반도체는 임의의 불순물을 포함할 수 있다. n형 불순물로는 Si, Ge, Se, Te, C 등을 사용할 수 있다. p형 불순물로는 Mg, Zn, Be, Ca, Sr, Ba 등을 사용할 수 있다. p형 불순물로 도프한 후, Ⅲ족 질화물계 화합물 반도체는 전자선 조사, 플라즈마 조사 또는 로(furnace)에 의한 열처리를 받는다.
Ⅲ족 질화물계 화합물 반도체층의 형성방법은 특별히 한정되지는 않지만, 유기금속 기상성장법(MOCVD법) 이외에 주지된 분자선 결정성장법(MBE법), 할로겐화물계 기상성장법(HVPE법), 스퍼터법, 이온 플레이팅법, 전자 샤워법 등에 의해 형성될 수 있다.
Ⅲ족 질화물계 화합물 반도체층에 의해 구성되는 소자에는 광 검출기, 수광 다이오드, 레이저 다이오드, 태양 전지 등과 같은 광소자와, 정류기, 사이리스터 및 트랜지스터 등과 같은 바이폴러소자, 및 FET 등과 같은 유니폴러소자, 및 마이크로웨이브 소자 등과 같은 전자 디바이스가 있다. 또한, 본 발명은 상기 소자들의 중간체로서의 적층체에도 적용될 수 있다. 또, 발광소자의 구성으로서 MIS접합, 핀(pin)접합이나 p-n접합을 갖는 호모 구조, 헤테로 구조 또는 더블 헤테로 구조가 사용될 수 있다. 발광층의 구성으로는 양자 웰 구조(단일 양자 웰 구조 또는 다중 양자 웰 구조)가 사용될 수 있다.
전술한 소자 중의 어느 하나는 AlN 단결정층 내에 만들어 넣어질 수 있다.
본 발명의 특징 및 장점은 첨부된 도면과 관련하여 기술된 양호한 실시예에 관한 이하의 상세한 기술로부터 자명할 것이다.
도 1은 AlN 단결정층의 성장율과 그 결정성 사이의 관계를 도시하는 그래프.
도 2는 도 1에서의 성장율이 50nm(500Å)/min인 경우의 X선 로킹 커브(rocking curve)를 도시하는 도면.
도 3은 성장율이 50nm(500Å)/min인 경우의 AlN 단결정층의 표면 전자현미경 사진.
도 4는 성장율이 10nm(100Å)/min인 경우의 AlN 단결정층의 표면 전자현미경 사진.
도 5는 본 발명의 실시예인 발광 다이오드를 도시하는 도면.
도 6의 A 내지 F는 표 2의 샘플 각각을 도시하는 도면.
도 7의 A 내지 F는 표 4의 샘플 각각을 도시하는 도면.
도 8은 본 발명의 다른 실시예인 발광 다이오드를 도시하는 도면.
도 9의 A 내지 F는 표 4의 각각의 샘플의 표면을 도시한 사진.
이하, AlN 단결정층의 형성방법이 첨부된 도면과 관련하여 이하에서 기술될 것이다. 또한, 상기 AlN 단결정층은 전술한 Ⅲ족 질화물계 화합물 반도체층을 형성하는 방법과 동일한 방법으로 형성될 수 있다.
이하에서는 MOCVD법을 중심으로 설명이 이루어질 것이다.
유기 용제를 사용한 세정 및 열처리에 의해 세정된 사파이어 기판의 a면을 주면(principal face)으로 설정되도록 사파이어 기판이 일반적인 MOCVD 장치에 세팅된다. 기판온도가 1000 내지 1200℃, 바람직하기는 1050 내지 1150℃로 설정된 조건하에서, 알루미늄원(aluminum source) 가스로서 7×10-5내지 4×10-4μmol/㎤의 트리메틸알루미늄(TMA) 및 질소 재료가스로서 0.02 내지 O.08μmol/㎤의 암모니아가 거의 동시에 반응실(reaction chamber) 내에 도입된다. 온도제어라는 관점에서는 상기 가스의 온도가 Ⅲ족 질화물계 화합물 반도체로 이루어진 소자 기능층이 형성되는 때에 상기 기판온도와 같게 되는 것이 바람직하다. 캐리어 가스로는 수소가 사용된다. 반응용기 내의 압력은 예컨대 4.0×103내지 1.3×104Pa(30 내지 100Torr), 바람직하기는 6.7×103내지 1.2×104Pa(50 내지 90Torr)의 범위내로 설정된다. 캐리어 가스의 유속은 예컨대 2 내지 4m/sec, 바람직하기는 2.5 내지 3.5m/sec의 범위내로 설정된다. 각 재료 가스의 농도는 전술한 가스 유동율에 대하여 기판 표면상의 충돌 가능성이 가장 높게 되도록 조정된다. 예컨대, TMA를 1×10-4μmol/㎤, 암모니아를 0.05μmol/㎤로 설정한다. 또, 암모니아의 농도는 성장 초기상태의 기판의 질화를 피하는데 충분하게 낮게 설정되는 것이 바람직하다.
도 1은 전술한 방법에 의해 사파이어 기판의 a면상에 막 두께가 0.5μm인 AlN 단결정층이 형성되는 경우의 성장 레이트(성장속도: 0.1nm(1Å/min)와 결정성(로킹 커브의 반값 폭 : sec) 사이의 관계를 도시하고 있다. 반값 폭이 50초 이하로 설정된 지표에 따라 도 1을 보면, 성장 레이트는 20nm(200Å)/min 이상으로 하는 것이 바람직하다. 성장 레이트의 상한은 특별히 한정되지는 않지만, 예컨대 성장 레이트는 60nm(600Å)/min 이하로 하는 것이 바람직하다. 성장 레이트가 60nm(600Å)/min 보다 높으면 막을 평탄화 하는 것이 곤란하게 된다.
더욱 바람직하기는 상기 성장 레이트는 30 내지 50nm(300 내지 500Å)/min 이다.
도 2는 도 1에 있어서 최소치의 반값 폭이 나타난 50nm(500Å)/min의 성장률에서의 로킹 커브를 도시하고 있다.
도 3은 상기 경우에 AlN 단결정층의 표면 전자현미경 사진을 도시하고 있다. 도 3에 도시된 바와 같이, AlN 단결정층의 표면은 실질적으로 평탄하다.
반면에, 도 4는 성장 레이트를 10nm(100Å)/min으로 했을 때의 AlN 단결정층의 표면 전자현미경 사진을 도시하고 있다. 도 4에 도시된 바와 같이, 반값 폭이 약 90초 정도(종래 예의 값)인 경우에는 표면은 평탄화 되지 않는다. 상기와 같은 표면 구조에서는 소자 기능이 AlN 단결정층에 만들어 넣어지는 경우에도 도프를 목적대로 실행할 수 없을 가능성이 있다. 또한, AlN 단결정층상에 Ⅲ족 질화물계 화합물 반도체층으로 이루어진 다른 소자 기능층을 성장시키는 경우에 있어서도 소자 기능층을 결정성이 양호하게 성장시키기는 것이 곤란하게 된다.
이하, 본 발명의 일 실시예가 기술될 것이다.
발광 다이오드(10)는 상기 실시예로서 사용된다. 상기 발광 다이오드(10)의 구성은 도 5에 도시되어 있다.
층 조성 도펀트 (막 두께)
투광성전극(19)
p형 클래드층(18) p-GaN Mg (0.3μm)
발광층(17) 초격자구조 양자 웰층 In0.15Ga0.85N (3.5nm) 배리어층 GaN (3.5nm) 양자 웰층과 배리어층의 반복 수 : 1 내지 10
n형 클래드층(16) n-GaN Si (4μm)
AlN 단결정층(15) AlN (0.5μm)
기판(11) 사파이어(a면) (300μm)
n형 클래드층(16)은 발광층(17)측상의 저전자농도의 n-층과 하부 코트층(15)측상의 고전자농의 n+층으로 이루어진 2층 구조일 수 있다.
발광층(17)은 초격자(superlattice)구조에 한정되지 않는다. 발광층의 구성으로는 싱글 헤테로형, 더블 헤테로형 및 호모접합형이 사용될 수 있다.
발광층(17)과 p형 클래드층(18) 사이에는 마그네슘과 같은 억셉터로 도프되며 밴드 갭이 넓은 Ⅲ족 질화물계 화합물 반도체층이 삽입될 수 있다. 그 용도는 발광층(17)내로 주입된 전자가 p형 클래드층(18) 속으로 확산하는 것을 방지하기 위함이다.
p형 클래드층(18)을 발광층(17)측의 저 홀 농도의 p-층과 전극측의 고 홀 농도의 p+층으로 이루어지는 2층 구조일 수 있다.
전술한 바와 같은 구성으로 된 발광 다이오드에 있어서, AlN 단결정층(15)의 성장 레이트는 약 50nm(500 Å)/min이다. 기판온도와 같은 그 밖의 성장 조건은 전술한 범위 내에 있다.
n형 클래드층(16)상의 Ⅲ족 질화물계 화합물 반도체층은 일반적인 조건으로 MOCVD를 실행하여 형성된다.
다음에, 마스크가 형성된 후, p형 클래드층(18), 발광층(활성층)(17) 및 n형 클래드층(16)의 일부가 반응성 이온 에칭에 의해 제거된다. 따라서, n형 클래드층(16)의 일부가 노출되어 n전극 패드(21)가 형성된다.
반도체 표면상에 포토레지스트를 균일하게 도포한 후, 포토리소그래피에 의해 p형 클래드층(18)상의 전극 형성부분으로부터 포토레지스트가 제거된다. 따라서, 전극 형성부분에 대응하는 p형 클래드층(18)의 일부가 노출된다. 증착장치에 의해, Au-Co의 투광성 전극층(19)이 상기 노출된 p형 클래드층(18)상에 형성된다.
이하, p형 전극 패드(20), n형 전극 패드(21)가 전술한 바와 같은 동일한 방법으로 증착된다.
이하, 다음의 사항이 개시될 것이다.
(11) 기판과 상기 기판상에 형성된 막 두께가 0.5 내지 3μm로서 그 표면이 실질적으로 평탄한 AlN 단결정층을 포함하고, AlN 단결정층의 X선 로킹 커브의 반값 폭이 50초 이하인 적층체.
(12) 상기 AlN 단결정층은 MOCVD법에 의해 형성된 (11)에 따른 적층체.
(13) 상기 기판으로는 1000 내지 1200℃로 가열된 사파이어의 a면이 사용되는 (12)에 따른 적층체.
(14) 상기 AlN 단결정층이 성장되는 경우에 사용되는 압력이 4.O×103내지 1.3×104Pa, 캐리어 가스 유속이 2 내지 4m/sec, 알루미늄 재료 가스 유속이 7×10-5내지 4×10-4μmol/㎤, 질소 재료 가스 유속이 0.02 내지 0.08μmol/㎤인 (12) 또는 (13)에 따른 적층체.
(15) 상기 AlN 단결정층의 성장속도는 20 내지 60nm/min의 범위내에 있는 (12) 내지 (14)의 어느 하나에 따른 적층체.
(16) 상기 AlN 단결정층상에 소자 기능이 구성 가능한 Ⅲ족 질화물계 화합물 반도체층이 형성되어 있는 (11) 내지 (15)의 어느 하나에 따른 적층체.
이하, 본 발명이 다른 특징으로부터 기술될 것이다.
기판의 재질은 Ⅲ족 질화물계 화합물 반도체에 적합한 것이라면 특별히 한정되지 않는다. 기판 재료의 예로는 사파이어, 스피넬 구조를 한 재료, 실리콘, 탄화실리콘, 산화아연, 인화갈륨, 비소화갈륨, 산화마그네슘, 산화망간 등을 들 수 있다.
사파이어 기판상에 결정성이 양호한 Ⅲ족 질화물계 화합물 반도체층이 형성되도록 버퍼층이 일반적으로 사용된다. 상기 버퍼층 재료로는 AlXGa1-XN(0≤X≤1), 특히 AlN이 매우 적합하게 사용된다.
본 발명에 있어서, 사파이어 기판의 a면상에 Ⅲ족 질화물계 화합물 반도체가 성장되도록 하는 것이 바람직하다.
질화층은 기판의 표면상에 형성되어 있다. MOCVD법을 실행할 때에 수소 가스 등의 순환하에 기판을 승온하여 그 표면을 클리닝 한 후 기판의 온도를 유지한 채로 수소 가스를 캐리어 가스로 하여 Ⅲ족 질화물계 화합물 반도체의 질소 재료원이 되는 제1의 가스(암모니아 , 히드라진, 유기아민 등)를 순환시킴으로서 상기 질화층이 형성된다. 본 발명의 제1의 특징에 따르면, 상기 표면 질화층의 두께(깊이)는 10 내지 300Å의 범위 내로 설정된다. 300Å를 넘는 두께의 표면 질화층도 사용될 수 있지만, 상기의 경우에는 표면 질화층의 형성에 장시간이 소요된다.
예컨대, 수소 가스(10리터/분)와 암모니아 가스(3리터/분)로 이루어진 혼합 가스를 1190℃까지 가열된 사파이어 기판상에 30분 동안 순환시켰을 때, 약 200Å의 두께의 표면 질화층이 형성된다. 상기 표면 질화층의 두께는 수소 가스와 암모니아 가스로 구성된 혼합 가스의 순환시간을 조정함으로서 제어될 수 있다. 또한, 암모니아 가스의 농도 및/또는 기판온도의 조정에 의해 표면 질화층의 두께가 제어될 수 있다고 여겨진다.
본 발명의 제2의 특징에 따르면, 표면 질화층의 두께는 10Å 미만이다. 기판의 표면 클리닝 종료 후, 암모니아 가스 등의 질소 재료원 가스가 최초로 순환된다. 그 후, 상기 질소 재료원 가스의 순환이 안정된 후, 빠르게, TMA와 같은 Ⅲ족 금속 재료 원소의 가스를 순환시킨다. 본 발명자 등의 경험에 따르면, 암모니아 가스를 도입하기 위해 밸브를 열고 난 후 30초 내지 90초 후(보통은 30 내지 60초 미만)에는 암모니아 가스의 순환이 안정화 된다. 따라서, 10Å 미만 두께의 표면 질화층이 형성된다. 이 경우, 짧은 시간 동안에 암모니아 가스만이 기판 표면에 공급된다. 따라서, 기판 표면은 질화되었다고 생각되지만 질화된 층의 두께는 측정이 용이하지 않다.
본 발명에 따른 제2의 특징에 있어서는 암모니아 가스의 순환이 안정한 직후 Ⅲ족 금속원소 재료 가스를 순환시킨다는 제조 스텝 그 자체가 중요하다.
Ⅲ족 질화물계 화합물 반도체는 AlXGaYIn1-X-YN(0≤X≤1, 0≤Y≤1, 0≤X+Y≤1)의 일반식으로 나타내며, AlN, GaN 및 InN과 같은 소위 2원계, AlXGa1-XN, AlXIn1-XN 및 GaXIn1-XN(O≤X≤1)과 같은 소위 3원계를 포함한다. Ⅲ족 원소는 붕소(B), 탈륨(Tl) 등으로 일부 치환될 수 있다. 또한, 질소(N)도 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi) 등으로 일부 치환될 수 있다. 발광소자의 소자 기능부분은 상기 2원계 또는 3원계의 Ⅲ족 질화물계 화합물 반도체로서 구성하는 것이 바람직하다.
Ⅲ족 질화물계 화합물 반도체 각각은 임의의 불순물을 포함할 수 있다. n형 불순물로는 Si, Ge, Se, Te, C 등을 사용할 수 있다. p형 불순물로는 Mg, Zn, Be, Ca, Sr, Ba 등을 사용할 수 있다. 이 경우에, 상기의 p형 불조물로 Ⅲ족 질화물계 화합물 반도체를 도핑만 해서는 Ⅲ족 질화물계 화합물 반도체를 저저항의 p형반도체로 변형하는 것은 곤란하고, p형 불순물을 도핑한 후에 Ⅲ족 질화물계 화합물 반도체를 전자선 조사, 플라즈마 조사 또는 로(furnace)에 의한 가열을 받게하는 것이 바람직하다.
본 발명에 있어서, 기판상에 제1의 Ⅲ족 질화물계 화합물 반도체층을 형성하는 방법은 유기금속 화합물 기상성장법(본 명세서에서는 MOCVD법이라고 한다.)이다. 상기 제1의 Ⅲ족 질화물계 화합물 반도체로는 3원계의 AlXGa1-XN(0≤X≤1)가 사용되면 바람직하다. 또한, AlN, GaN, InN과 같은 2원계의 화합물이 상기 제1의 Ⅲ족 질화물계 화합물 반도체로 사용되는 것이 바람직하다.
상기 제1의 Ⅲ족 질화물계 화합물 반도체층상에 형성되는 제2의 Ⅲ족 질화물계화합물 반도체층의 형성방법은 특별히 한정되지 않는다. 제1의 Ⅲ족 질화물계 화합물 반도체층은 MOCVD법에 의해 고온에서 성장될 수 있다는 본 발명의 효과를 감안하면, 제2의 Ⅲ족 질화물계 화합물 반도체층이 제1의 Ⅲ족 질화물계 화합물 반도체층의 성장온도와 실질적으로 동일한 MOCVD법에 의해 형성된다는 것은 제조효율의 향상이라는 관점에서 보면 바람직하다.
제2의 Ⅲ족 질화물계 화합물 반도체층은 분자선 결정성장법(MBE법), 할로겐화물계 기상성장법(HVPE법), 액상성장법 등과 같은 주지의 방법에 의해서 또한 형성될 수 있다.
이하, 본 발명의 제1의 특징에 있어서, 즉, 두께가 10 내지 300Å인 표면 질화층이 제공된 기판을 사용하는 경우의 제1의 Ⅲ족 질화물계 화합물 반도체층을 형성하는데 요구되는 조건이 기술될 것이다.
(제1의 Ⅲ족 질화물계 화합물 반도체층의 성장온도 조건에 관하여)
본 발명자들은 두께 200Å의 표면 질화층을 갖는 사파이어 기판의 a면상에 AlN층(막 두께: 2.3μm)을 MOCVD법에 의해 성장온도를 변화시켜 형성했다. 또한 AlN층상에 GaN층(막 두께: 2μm, 성장온도: AlN층과 동일)을 마찬가지로 MOCVD법으로 형성하였다. 상기 GaN층의 표면을 광학현미경으로 관찰한 결과는 이하에 나타난 바와 같다.
도 9의 A 내지 F는 각각의 샘플의 표면의 사진(배율 400배)을 도시한다.
샘플 No. #1 #2 #3 #4 #5 #6
AlN 성장온도(℃) 1050 1110 1130 1150 1170 1200
GaN층 표면 모팔로지 △ ○ ◎ ○ △ ×
여기서, ◎ : 거울면
○ : 거의 경면
△ : 경면은 아니지만 그 위에 제2의 Ⅲ족 질화물계 화합물
반도체층을 형성 가능
× : 모팔로지(morphology)가 나쁘고 게다가 제2의 Ⅲ족 질화 물계 화합물 반도체층을 형성 불가능
표 1의 결과로 부터, 사파이어 기판상에 MOCVD법에 의해 형성되는 AlN층의 성장온도는 1000 내지 1180℃의 범위내로 설정되는 것이 바람직하다. 더 바람직 하기는 1050 내지 1170℃의 범위 내이며, 더더욱 바람직하기는 110O 내지 1150℃의 범위내 이며, 좀더 바람직하기는 1120 내지 1140℃의 범위내이며, 가장 바람직하기는 1130℃이다.
전술한 기술로 부터, 기판상에 MOCVD법에 의해 형성된 Ⅲ족 질화물계 화합물 반도체층의 성장온도는 1000 내지 1180℃의 범위내로 하는 것이 바람직하다. 더욱 바람직하기는 1050 내지 1170℃의 범위내 이며, 더더욱 바람직하기는 1100 내지 1150℃의 범위내 이며, 더더욱 더 바람직하기는 1120 내지 1140℃의 범위내 이며, 가장 바람직하기는 1130℃이다.
(제1의 Ⅲ족 질화물계 화합물 반도체층의 막 두께 조건에 관하여)
본 발명자들은 두께 200Å의 표면 질화층을 갖는 사파이어 기판의 a면상에 AlN층(성장온도: 1130℃)을 상기 AlN층의 막 두께를 변화시켜 MOCVD법에 의해 형성했다. 또한, AlN층상에 GaN층(막 두께: 2μm, 성장온도: AlN층과 동일)을 동일하게 MOCVD법으로 형성했다. GaN층의 표면을 광학현미경으로 관찰한 결과는 이하에 나타난 바와 같다. 도 6의 A 내지 6의 F는 샘플 각각의 표면의 사진을 도시하고 있다.
샘플 No. #7 #8 #9 #10 #11 #12
AlN막 두께(μm) 0.8 1.0 1.5 2.3 3.0 3.3
GaN층 표면 모팔로지 × × ○ ◎ ○ ×
여기서, ◎ : 경면
○ : 거의 경면
△ : 경면은 아니지만 그 위에 제2의 Ⅲ족 질화물계 화합물 반도체
층을 형성 가능
× : 모팔로지(morphology)가 나쁘고 게다가 제2의 Ⅲ족 질화물계
화합물 반도체 층을 형성 불가능
표 2의 결과로부터, 사파이어 기판상에 MOCVD법에 의해 형성되는 AlN층의 막 두께는 1130℃의 성장온도에서 1.2 내지 3.2μm의 범위내로 하는 것이 바람직하다. 더욱 바람직하기는 1.5 내지 3.0μm의 범위내 이며, 더더욱 바람직하기는 2.0 내지 2,7μm의 범위내 이며, 가장 바람직하기는 2.3μm이다.
전술한 기술로부터, 기판상에 MOCVD법에 의해 형성되는 Ⅲ족 질화물계 화합물 반도체층의 막 두께는 전술한 제1의 Ⅲ족 질화물계 화합물 반도체층의 성장온도 조건에 있어서 2 내지 3,2μm의 범위내로 하는 것이 바람직하다. 더욱 바람직하기는 1.5 내지 3.0μm의 범위내 이며, 더더욱 바람직하기는 2.0 내지 2.7μm의 범위내이며, 가장 바람직하기는 2.3μm이다.
(제1의 Ⅲ족 질화물계 화합물 반도체층의 성장속도 조건에 관하여)
대량생산이라는 관점에서는 1μm이상의 Ⅲ족 질화물계 화합물 반도체층을 형성하기 위해서는 적어도 Ⅲ족 질화물계 화합물 반도체층의 성장속도로서 10nm/분이 필요하다. 한편, 성장속도 향상을 꾀하여 Ⅲ족 원소재료 가스의 유량을 증가하여도 Ⅲ족 질화물계 화합물 반도체층의 성장속도는 단순하게는 증가하지 않고, 원료 이용율이 저하한다. 따라서, 코스트면에서, Ⅲ족 질화물계 화합물 반도체층의 성장속도의 상한을 250nm/분으로 설정한다.
(제1의 Ⅲ족 질화물계 화합물 반도체층의 압력조건에 관하여)
Ⅲ족 원소재료 가스인 TMA는 반응성이 높다. 따라서, MOCVD 장치의 챔버내에 TMA가 지나치게 도입하면, 기상(vapor gas) 중(캐리어 가스 중)에 암모니아 가스 등과 반응해서 기판까지 도달하기가 어렵게 된다. 따라서, TMA의 유량을 증대시킴으로서 제1의 Ⅲ족 질화물계 화합물 반도체층의 성장속도를 증가시키는 것은 곤란하다. 따라서, 기상 중에서의 반응을 억제하기 위해서, 감압하에서 제1의 Ⅲ족 질화물계 화합물 반도체층의 성장을 행하엿다. 그 결과, 양호한 모팔로지(morphology)를 갖는 제2의 Ⅲ족 질화물계 화합물 반도체층을 형성할 수가 있다.
본 발명자들의 검토에 의하면, 200Å의 표면 질화층을 갖는 사파이어 기판의 a면에 MOCVD법을 실행했을 때의 AlN층의 최고 성장속도와 챔버 내의 압력 사이의 관계는 다음과 같았다.
반응시 압력 적정 성장속도
2500Pa(18.8Torr) 250 nm/분
20000Pa(150 Torr) 100 nm/분
40000Pa(300 Torr) 42 nm/분
101080Pa(760 Torr) 0.6nm/분
즉, 반응시 압력과 성장속도를 각각 파라미터로 했을 때, AlN층의 적정 성장속도는 상기의 각 값으로 둘러싸인 범위이다.
전술한 것으로부터, 상당한 성장속도를 얻기 위해서는 반응시의 압력은 2500 내지 40000Pa의 범위내로 설정되는 것이 바람직하다.
상기 반응시의 압력과 성장속도 사이의 관계는 AlN 이외의 Ⅲ족 질화물계 화합물 반도체에도 또한 적용된다.
이하, 본 발명의 제2의 특징에 관하여, 즉, 두께 0 내지 10Å의 표면 질화층을 갖는 기판을 사용한 경우에 제1의 Ⅲ족 질화물계 화합물 반도체층에 요구되는 조건에 관하여 설명한다.
또한, 성장온도 조건, 성장속도 조건, 성장시 압력 조건에 관하여는 제1의 특징과 같다.
(제1의 Ⅲ족 질화물계 화합물 반도체의 막 두께 조건에 관하여)
제2의 특징으로서는 제1의 특징과 비교하면, 제1의 Ⅲ족 질화물계 화합물 반도체층에서 요구되는 막 두께 조건이 다르다(비교적 얇게 된다).
사파이어 기판의 a면을 클리닝한 후, 기판온도를 1130℃로 유지하고 캐리어 가스로서의 수소 가스중에 암모니아 가스를 도입하고, 거의 1분 후(그 순환상태가 안정됐기 때문에), TMA를 더욱 도입하여 막 두께가 다른 AlN층을 MOCVD법에 의해 성장시켰다. 다시 AlN층상에 GaN층(막 두께: 2μm, 성장온도: AlN층과 동일)을 마찬가지로 MOCVD법으로 형성했다. GaN층의 표면을 광학현미경으로 관찰한 결과를 이하에 나타낸다. 그 사진을 도 7의 A 내지 7의 F에 도시한다(배율 400배).
샘플 No. #13 #14 #15 #16 #17 #18
AlN막 두께(μm) 0.015 0.30 0.45 90 1.90 2.30
GaN층 표면 모팔로지 ○ ◎ ◎ ○ △ △
여기서, ◎ : 경면
○ : 거의 경면
△ : 경면은 아니지만 그 위에 제2의 Ⅲ족 질화물계 화합물 반도체
층을 형성 가능
× : 모팔로지(morphology)가 나쁘고 게다가 제2의 Ⅲ족 질화물계 화합물 반도체 층을 형성 불가능
표 4의 결과로부터, 0 내지 10Å의 표면 질화층을 갖는 사파이어 기판상에 MOCVD법에 의해 형성되는 AlN층의 막 두께는 1130℃의 성장온도에 있어서, 0.01 내지 2.3μm으로 하는 것이 바람직하다. AlN층의 막 두께가 0.01μm 미만인 경우에는 그 위에 성장하는 GaN층의 모팔로지(morphology)가 악화된다고 하는 불합리한 점이 있다. 더욱 바람직하기는 0.1 내지 1.5μm이며, 더더욱 바람직하기는 0.2 내지 0.5μm이며, 가장 바람직하기는 거의 0.45μm이다.
전술한 것으로부터, 기판상에 MOCVD법에 의해 형성되는 Ⅲ족 질화물계 화합물 반도체층의 막 두께는 전술한 제1의 Ⅲ족 질화물계 화합물 반도체층의 성장온도 조건에 있어서 0.01 내지 2.3μm으로 하는 것이 바람직하다. 더욱 바람직하기는 O.1 내지 1.5μm이며, 더더욱 바람직하기는 0.2 내지 0.5μm이며, 가장 바람직하기는 거의 0.45μm이다.
이하, 본 발명의 실시예가 기술될 것이다.
상기 실시예로는 발광 다이오드(10)가 사용된다. 상기 발광 다이오드(10)의 구성은 도 8에 도시되어 있다.
각 층의 스펙(specification) 다음과 같다.
층 조성 도펀트 (막 두께)
p형층(18) p-GaN Mg (0.3μm)
발광층(17) 초격자구조 양자 웰층 In0.15Ga0.85N (35Å) 배리어층 GaN (35Å) 양자 웰층과 배리어층의 반복 수 : 1 내지 10
n형층(16) n-GaN Si (4μm)
버퍼층(15) AlN (2.3μm)
기판(11) 사파이어(a면) (300μm)
n형층(16)은 발광층(17)측의 저전자농도의 n-층과 버퍼층(15)측의 고전자농도의 n+층으로 이루어지는 2층 구조로 만들 수 있다.
발광층(17)은 초격자구조의 것에 한정되지 않는다. 발광층의 구성으로서는 싱글 헤테로형, 더블 헤테로형 및 호모접합형 등을 쓸 수 있다. 그 외에, MIS접합, PIN접합을 써서 발광층을 구성할 수도 있다.
마그네슘과 같은 억셉터로 도프된 밴드 갭이 넓은 AlxInYGa1-X-YN(X=0, Y=0, 및 X=Y=0을 포함)층은 발광층(17)과 p형층(18) 사이에 삽입될 수 있다. 그 이유는 발광층(17) 중에 주입된 전자가 p형층(18)에 확산하는 것을 방지하기 위해서이다.
p형층(18)은 발광층(17)측의 저 홀농도의 p-층과 전극측의 고 홀농도의 p+층으로 이루어지는 2층 구조로 할 수 있다.
또한, n형층, p형층을 상기와 같은 2층 구조(클래드층, 콘택트층)으로 함과 동시에 각 층의 기능을 향상시키기 위해서 초격자구조로 할 수도 있다.
전술한 구성으로된 발광 다이오드는 이하와 같이 제조된다.
우선, MOCVD 장치의 반응장치 내에 수소 가스를 순환시키면서 사파이어 기판을 1000℃까지 승온시켜 5분간 유지한다. 그리고, 기판(11)을 1130℃까지 승온하고 재료 가스로서 우선 암모니아 가스만을 15분간 도입한다. 그 결과, 두께 100Å의 표면 질화층(13)이 형성된다.
그 후, 기판온도를 1130℃로 유지하면서 TMA를 도입하여 AlN제의 버퍼층(15)을 MOCVD법으로 성장시키고, 다시 기판온도를 유지하며 n형층(16)을 형성하고, 그 이후의 제2의 Ⅲ족 질화물계 화합물 반도체충(17,18)을 보통 방법(MOCVD법)에 따라서 형성한다. 상기 성장법에 있어서는 암모니아 가스와 Ⅲ족 원소의 알킬화합물 가스, 예컨대 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA)나 트리메틸인듐(TMI)을 적당한 온도로 가열된 기판상에 공급하여 열분해반응시킴으로써 원하는 결정이 기판상에 성장된다.
상기 실시예에서 전술한 대로 형성된 제2의 Ⅲ족 질화물계 화합물 반도체층은 그 모팔로지(morphology) 및 결정성 양쪽 모두가 양호하다.
투광성 전극(19)은 금을 포함하는 박막이다. 상기 투광성 전극(19)은 p형층(18)의 표면의 실질적인 전면을 피복하도록 p형층(18)의 표면상에 적층된다. p형 전극(20)도 금을 포함하는 재료로 구성되어 있고, 증착에 의해 투광성 전극(19)상에 형성되어 있다.
n형 전극(21)은 에칭에 의해 노출된 n-GaN층(16)의 면상으로 증착에 의해 형성된다.
본 발명이 적용되는 소자는 상기 발광 다이오드에 한정되는 것이 아니라, 광 검출기, 레이저 다이오드, 태양전지 등의 광소자 이외에, 정류기, 사이리스터 및 트랜지스터 등의 바이폴러소자, FET 등의 유니폴러소자 및 마이크로웨이브 소자와 같은 전자 디바이스에도 적용할 수 있다. 또한, 상기 소자들의 중간체로서의 적층체에도 본 발명은 적용될 수 있다.
본 발명은 상기 발명의 실시형태 및 실시예의 설명에 한정되는 것이 아니다. 특허청구의 범위의 기재를 일탈하지 않고 당 업자가 용이하게 생각해 낼 수 있는 범위내의 여러가지 변형도 본 발명에 포함된다.
이하, 다음 사항이 개시될 것이다.
(21) 사파이어 기판을 1000 내지 1180℃로 유지하는 단계와,
상기 기판상으로 Ⅲ족 질화물계 화합물 반도체의 질소 재료원이 되는 제1의 가스를 순환시킴으로서 상기 기판 표면에 두께가 300Å 이하인 표면 질화층을 형성하는 단계와,
상기 제1의 가스와 함께 상기 Ⅲ족 질화물계 화합물 반도체층의 Ⅲ족 원소 재료원이 되는 제2의 가스를 순환시킴으로서 막 두께가 0.01 내지 3.2μm인 Ⅲ족 질화물계 화합물 반도체층을 형성하는 단계를 포함하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
(22) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체층의 막 두께가 1.2 내지 3.2μm인 (21)에 따른 제조방법.
(23) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체층의 막 두께가 0.01 내지 2.3μm인 (21)에 따른 제조방법.
(24) 상기 성장온도가 1050 내지 1180℃인 청구항 1 내지 14, (21) 내지 (23)의 어느 하나에 따른 제조방법.
(25) 상기 성장온도가 1110 내지 1150℃인 청구항 1 내지 14, (21) 내지 (23)의 어느 하나에 따른 제조방법.
(26) 상기 막 두께가 1.5 내지 3.0μm인 청구항 2, 11 및 (22)의 어느 하나에 따른 제조방법.
(27) 상기 막 두께가 2.0 내지 2.7μm인 청구항 2, 11 및 (22)의 어느 하나에 따른 제조방법.
(28) 상기 막 두께가 0.01 내지 1.7μm인 청구항 3, 12 및 (23)의 어느 하나에 따른 제조방법.
(29) 상기 막 두께가 O.3 내지 1.0μm인 청구항 3, 12 및 (23)의 어느 하나에 따른 제조방법.
(31) 300Å 이하의 표면질화막층 두께를 갖는 기판상에 1000 내지 1180℃의 성장온도로 형성되고, 막 두께가 O.01 내지 3.2μm의 Ⅲ족 질화물계 화합물 반도체층을 포함하는 Ⅲ족 질화물계 화합물 반도체 소자.
(32) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (31)에 따른 소자.
(33) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (31)에 따른 소자.
(34) 상기 Ⅲ족 질화물계 화합물 반도체층의 성장속도가 10 내지 250nm/분인 (31) 내지 (33)의 어느 하나에 따른 소자.
(35) 상기 Ⅲ족 질화물계 화합물 반도체층의 성장시의 압력이 2500 내지 4 OOOOPa인 (31) 내지 (33)의 어느 하나에 따른 소자.
(36) 상기 Ⅲ족 질화물계 화합물 반도체층은 AlXGa1-XN(0≤X≤1)로서 이루어지는 (31) 내지 (35)의 어느 하나에 따른 소자.
(37) 상기 Ⅲ족 질화물계 화합물 반도체층은 AlN으로 이루어지는 하는 (36)에 따른 소자.
(38) 상기 GaN층은 상기 AlN층상에 형성되어 있는 (37)에 따른 소자.
(39) 상기 기판은 사파이어인 (31) 내지 (38)의 어느 하나에 따른 소자.
(40) 상기 사파이어 기판의 a면에 상기 Ⅲ족 질화물계 화합물 반도체층이 형성되는 (38)에 따른 소자.
(41) 300Å 이하의 표면 질화층 두께를 갖는 사파이어 기판상에 형성된 막 두께가 0.01 내지 3.2μm의 제1의 Ⅲ족 질화물계 화합물 반도체층과, 상기 제1의 Ⅲ족 질화물계 화합물 반도체층상에 형성된 제2의 Ⅲ족 질화물계 화합물 반도체층을 갖추고 이루어지는 Ⅲ족 질화물계 화합물 반도체 소자에 있어서, 상기 제1과 제2의 Ⅲ족 질화물계 화합물 반도체층은 실질적으로 같은 성장온도에 의해, 혹은 전자의 성장온도를 후자의 성장온도보다 높게 하고, MOCVD법으로 형성되는 Ⅲ족 질화물계 화합물 반도체 소자.
(42) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3,2μm인 (41)에 따른 소자.
(43) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (41)에 따른 소자.
(44) 30 내지 90초간에 질화처리된 사파이어 기판과,
질화처리하여 이루어진 사파이어 기판상에 1000 내지 1180℃에서 형성된 Ⅲ족 질화물계 화합물 반도체층을 포함하는 Ⅲ족 질화물계 화합물 반도체 소자.
(45) 상기 질화처리의 시간이 30초 이상 60초 미만인 (44)에 따른 소자.
(51) 사파이어 기판을 1000 내지 1180℃에 유지하고, 당해 기판상에 Ⅲ족 질화물계화합물 반도체의 질소 재료원이 되는 제1의 가스를 순환시켜, 상기 기판 표면에 두께가 300Å 이하의 표면 질화층을 형성하고, 상기 제1의 가스와 함께 상기 Ⅲ족 질화물계 화합물 반도체의 Ⅲ족 원소 재료원이 되는 제2의 가스를 순환시키고, 막 두께가 0.01 내지 3.2μm의 Ⅲ족 질화물계 화합물 반도체층을 형성하는 것에 의해 얻어지는 Ⅲ족 질화물계 화합물 반도체 소자.
(52) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (51)에 따른 소자.
(53) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (51)에 따른 소자.
(54) 상기 성장온도가 1050 내지 1180℃인 (31) 내지 (53)의 있어 어느 하나에 따른 소자.
(55) 상기 성장온도가 1110 내지 1150℃인 (31) 내지 (53)의 어느 하나에 따른 소자.
(56) 상기 막 두께가 15 내지 3.0μm인 (32), (41) 및 (52)의 어느 하나에 따른 소자.
(57) 상기 막 두께가 2.0 내지 2.7μm인 (32), (41) 및 (52)의 어느 하나에 따른 소자.
(58) 상기 막 두께가 0.01 내지 1.7μm인 (33), (42) 및 (53)의 어느 하나에 따른 소자.
(59) 상기 막 두께가 O.3 내지 10μm인 청구항 (33), (42) 및 (53)의 어느 하나에 따른 소자.
(61) 300Å 이하의 표면 질화층 두께를 갖는 기판상에 1000 내지 1180℃의 성장온도로 막 두께가 0.01 내지 3.2μm의 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 단계를 포함하는 적층체의 제조방법.
(62) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (61)에 따른 제조방법.
(63) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (61)에 따른 제조방법.
(64) 상기 Ⅲ족 질화물계 화합물 반도체층의 성장속도가 10 내지 250nm/분인 (61) 내지 (63)의 어느 하나에 따른 제조방법.
(65) 상기 Ⅲ족 질화물계 화합물 반도체층의 성장시의 압력이 2500 내지 40000Pa인 (61) 내지 (63)의 어느 하나에 따른 제조방법.
(66) 상기 Ⅲ족 질화물계 화합물 반도체층은 AlXGa1-XN(0≤X≤1)로서 이루어지는 (61) 내지 (65)의 어느 하나에 따른 제조방법.
(67) 상기 Ⅲ족 질화물계 화합물 반도체층은 AlN으로 이루어지는 (66)에 따른 제조방법.
(68) 상기 기판은 사파이어인 (61) 내지 (67)의 어느 하나에 따른 제조방법.
(69) 상기 사파이어 기판의 a면에 상기 Ⅲ족 질화물계 화합물 반도체층이 형성되는 (68)에 따른 제조방법.
(70) 300Å 이하의 표면 질화층 두께를 갖는 사파이어 기판상에 막 두께가 0.01 내지 3.2μm의 제1의 Ⅲ족 질화물계 화합물 반도체층을 형성하고, 상기 제1의 Ⅲ족 질화물계 화합물 반도체층상에 제2의 Ⅲ족 질화물계 화합물 반도체층을 형성하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법에 있어서, 상기 제1과 제2의 Ⅲ족 질화물계 화합물 반도체층는 실질적으로 같은 성장온도에 의해, 혹은 전자의 성장온도를 후자의 성장온도보다 높게 하고, MOCVD법으로 형성되는 적층체의 제조방법.
(71) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (70)에 따른 제조방법.
(72) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (70)에 따른 제조방법.
(73) 사파이어 기판을 30 내지 90초간 질화처리하는 공정과,
당해 질화처리한 사파이어 기판상에 1000 내지 1180℃에서 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 공정을 포함하는 적층체의 제조방법.
(74) 상기 질화처리의 시간이 30초 이상 60초 미만인 (73)에 따른 제조방법.
(81) 사파이어 기판을 1000 내지 1180℃에 유지하고,
당해 기판상에 Ⅲ족 질화물계 화합물 반도체의 질소 재료원이 되는 제1의 가스를 순환시켜, 상기 기판 표면에 두께가 300Å 이하의 표면 질화층을 형성하고,
계속해서, 상기 제1의 가스와 함께 상기 Ⅲ족 질화물계 화합물 반도체의 Ⅲ족 원소 재료원이 되는 제2의 가스를 순환시키고, 막 두께가 0.01 내지 3.2μm의 Ⅲ족 질화물계 화합물 반도체층을 형성하는 적층체의 제조방법.
(82) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (81)에 따른 제조방법.
(83) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 O.01 내지 2.3μm인 (81)에 따른 제조방법.
(84) 상기 성장온도가 1050 내지 1180℃인 (61) 내지 (83)의 어느 하나에 따른 제조방법.
(85) 상기 성장온도가 1110 내지 1150℃인 (6l) 내지 (83)의 어느 하나에 따른 제조방법.
(86) 상기 막 두께가 1.5 내지 3.0μm인 (62), (71) 및 (82)의 어느 하나에 따른 제조방법.
(87) 상기 막 두께가 2.0 내지 2.7μm인 (62), (71) 및 (82)의 어느 하나에 따른 제조방법.
(88) 상기 막 두께가 O.01 내지 1.7μm인 (63), (72) 및 (83)의 어느 하나에 따른 제조방법.
(89) 상기 막 두께가 0.3 내지 1.0μm인 (63), (72) 및 (83)의 어느 하나에 따른 제조방법.
(91) 300Å 이하의 표면 질화층 두께를 갖는 기판상에 1000 내지 1180℃의 성장온도로 형성되고, 막 두께가 0.01 내지 3.2μm의 Ⅲ족 질화물계 화합물 반도체층을 포함하는 적층체.
(92) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (91)에 따른 적층체.
(93) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (91)에 따른 적층체.
(94) 상기 Ⅲ족 질화물계 화합물 반도체층의 성장속도가 10 내지 250nm/분인 (91) 내지 (93)의 어느 하나에 따른 적층체.
(95) 상기 Ⅲ족 질화물계 화합물 반도체층의 성장시의 압력이 2500 내지 4 OOOOPa인 (91) 내지 (93)의 어느 하나에 따른 적층체.
(96) 상기 Ⅲ족 질화물계 화합물 반도체층은 AlXGa1-XN(0≤X≤1)로서 이루어지는 (91) 내지 (95)의 어느 하나에 따른 적층체.
(97) 상기 Ⅲ족 질화물계 화합물 반도체층은 AlN으로 이루어지는 (96)에 따른 적층체.
(98) 상기 AlN층상에 GaN층이 형성되어 있는 (97)에 따른 장치.
(99) 상기 기판은 사파이어인 (91) 내지 (97)의 어느 하나에 따른 적층체.
(100) 상기 사파이어기뿌리의 a면에 상기 Ⅲ족 질화물계 화합물 반도체층이 형성되는 (99)에 따른 적층체.
(101) 300Å 이하의 표면 질화층 두께를 갖는 사파이어 기판상에 형성된 막 두께가 0.01 내지 3.2μm의 제1의 Ⅲ족 질화물계 화합물 반도체층과, 상기 제1의 Ⅲ족 질화물계 화합물 반도체층상에 형성된 제2의 Ⅲ족 질화물계 화합물 반도체층을 갖추고 이루어지는 적층체에 있어서, 상기 제1과 제2의 Ⅲ족 질화물계 화합물 반도체층은 실질적으로 같은 성장온도에 의해, 혹은 전자의 성장온도를 후자의 성장온도보다 높게 하고, MOCVD법으로 형성되는 적층체.
(102) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (101)에 따른 적층체.
(103) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (101)에 따른 적층체.
(104) 30 내지 90초간 질화처리된 사파이어 기판과,
질화처리되어 이루어진 사파이어 기판상에 1000 내지 1180℃에서 형성된 Ⅲ족 질화물계 화합물 반도체층을 포함하는 적층체.
(105) 상기 질화처리의 시간이 30초 이상 60초 미만인 (104)에 따른 적층체.
(111) 사파이어 기판을 1000 내지 1180℃에 유지하고,
당해 기판상에 Ⅲ족 질화물계 화합물 반도체의 질소 재료원이 되는 제1의 가스를 순환시켜, 상기 기판 표면에 두께가 300Å 이하의 표면 질화층을 형성하고,
계속해서, 상기 제1의 가스와 함께 상기 Ⅲ족 질화물계 화합물 반도체의 Ⅲ족 원소 재료원이 제2의 가스를 순환시키고, 막 두께가 0.01 내지 3.2μm의 Ⅲ족 질화물계 화합물 반도체층을 형성하는 것에 의해 얻어지는 Ⅲ족 질화물계 화합물 반도체 적층체.
(112) 상기 표면 질화층의 막 두께가 10 내지 300Å이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 1.2 내지 3.2μm인 (111)에 따른 적층체.
(113) 상기 표면 질화층의 막 두께가 10Å 미만이며, 상기 Ⅲ족 질화물계 화합물 반도체의 막 두께가 0.01 내지 2.3μm인 (111)에 따른 적층체.
(114) 상기 성장온도가 1050 내지 1180℃인 (91) 내지 (113)의 어느 하나에 따른 적층체.
(115) 상기 성장온도가 1110 내지 1150℃인 (91) 내지 (113)의 어느 하나에 따른 적층체.
(116) 상기 막 두께가 1.5 내지 3.0μm인 (92), (101) 및 (112)의 어느 하나에 따른 적층체.
(117) 상기 막 두께가 2.0 내지 2.7μm인 (92), (101) 및 (112)의 어느 하나에 따른 적층체.
(118) 상기 막 두께가 0.01 내지 1.7μm인 (93), (102) 및 (113)의 어느 하나에 따른 적층체.
(119) 상기 막 두께가 0.3 내지 1.0μm인 청구항 (93), (102) 및 (113)의 어느 하나에 따른 적층체.
본 발명에 따른 제조방법에 있어서, 기판을 열처리하는 단계로부터 Ⅲ족 질화물계 화합물 반도체층을 형성하는 단계까지의 일련의 제조단계는 큰 온도의 변화가 없이도 행해질 수 있다. 그 결과, 종래의 기술에서와 같은 기판의 온도를 조절하는데 필요한 시간과 노고가 감소될 수 있고, 그 결과 반도체 소자의 제조효율이 향상될 수 있다.
제1의 Ⅲ족 질화물계 화합물 반도체층상에 성장된 제2의 Ⅲ족 질화물계 화합물 반도체층은 모팔로지(morphology)가 우수하다. 따라서, 제1의 Ⅲ족 질화물계 화합물 반도체층은 소자의 기능부를 구성하는 제2의 Ⅲ족 질화물계 화합물 반도체층과 기판 사이에 삽입되는 버퍼층으로서 뛰어난 성능을 발휘한다.

Claims (24)

  1. Ⅲ족 질화물계 화합물 반도체 소자의 제조방법에 있어서,
    300Å 이하의 두께의 표면 질화층막을 갖는 기판을 준비하는 단계와,
    상기 기판상에 1000 내지 1180℃의 성장온도로 막두께가 O.01 내지 3.2μm인 Ⅲ족 질화물계 화합물 반도체 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 표면 질화층의 막 두께는 10 내지 300Å 내의 범위에 있으며, 상기 Ⅲ족 질화물계 화합물 반도체층의 막 두께는 1.2 내지 3.2μm 내의 범위에 있는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 표면 질화층의 막 두께는 10Å 이하이며, 상기 Ⅲ족 질화물계 화합물 반도체층의 막 두께는 0.01 내지 2.3μm 내의 범위에 있는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 Ⅲ족 질화물계 화합물 반도체층의 성장속도는 10 내지 250nm/분 내의 범위인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  5. 제 1항에 있어서,
    상기 Ⅲ족 질화물계 화합물 반도체층의 성장시의 압력이 2500 내지 40000Pa내의 범위인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  6. 제 1항에 있어서,
    상기 Ⅲ족 질화물계 화합물 반도체층은 AlXGa1-XN(0≤x≤1)로 이루어진 것을특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  7. 제 6항에 있어서,
    상기 Ⅲ족 질화물계 화합물 반도체층은 AlN으로 이루어진 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  8. 제 1항에 있어서,
    상기 기판은 사파이어인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  9. 제 8항에 있어서,
    상기 Ⅲ족 질화물계 화합물 반도체층은 상기 사파이어 기판의 a면상에 형성되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  10. Ⅲ족 질화물계 화합물 반도체 소자의 제조방법에 있어서,
    300Å 이하의 두께의 표면 질화층을 갖는 사파이어 기판을 준비하는 단계와,
    상기 사파이어 기판상에 막 두께가 0.01 내지 3.2μm인 제1의 Ⅲ족 질화물계 화합물 반도체층을 형성하는 단계와,
    상기 제1의 Ⅲ족 질화물계 화합물 반도체층상에 제2의 Ⅲ족 질화물계 화합물 반도체층을 형성하는 단계를 포함하고,
    상기 제1의 Ⅲ족 질화물계 화합물 반도체층 각각은 상기 제2의 Ⅲ족 질화물계 화합물 반도체층의 성장온도와 실질적으로 동일한 성장온도, 또는 보다 높은 온도에서 금속유기화학증착(metal organic chemical vapor deposition)법에 의해 형성되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  11. 제10항에 있어서,
    상기 표면 질화층의 막두께는 10 내지 300Å 이며, 상기 Ⅲ족 질화물계 화합물 반도체층의 두께는 1.2 내지 3.2μm 범위 내에 있는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  12. 제 10항에 있어서,
    상기 표면 질화층의 막 두께는 10Å 이하이며, 상기 Ⅲ족 질화물계 화합물 반도체층의 막 두께는 0.01 내지 2.3μm 범위내에 있는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  13. Ⅲ족 질화물계 화합물 반도체 소자의 제조방법에 있어서,
    사파이어 기판을 30 내지 90초 동안 질화처리하는 단계와,
    상기 질화처리된 사파이어 기판상에 1000 내지 1180℃로 상기 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 단계를 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  14. 제 13항에 있어서,
    상기 질화처리에 소요되는 시간은 30초 이상 60초 미만인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  15. Ⅲ족 질화물계 화합물 반도체 소자에 있어서,
    기판과,
    상기 기판상에 형성되어 있으며 막 두께가 0.5 내지 3μm이며 실질적으로 표면이 평탄한 AlN 단결정층을 포함하고,
    상기 AlN 단결정층의 X-선 로킹-커브(rocking-curve)의 반값 폭은 50초 이하인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자.
  16. 제 15항에 있어서,
    상기 AlN 단결정층은 금속유기화학증착(metal organic chemical vapor deposition)법에 의해 형성되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자.
  17. 제 16항에 있어서,
    1000 내지 1200℃까지 가열된 사파이어의 a면이 상기 기판으로 사용되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자.
  18. 제 16항에 있어서,
    상기 AlN 단결정층이 성장될 때에, 4.O×103내지 1.3×104Pa의 압력, 2 내지 4m/sec의 캐리어 가스의 유속 , 7×10-5내지 4×10-4μmol/cm3의 알루미늄 재료의 가스 유속 및 O.02 내지 O.08μmol/cm3의 질소 재료의 가스 유속이 사용되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자.
  19. 제 16항에 있어서,
    AlN 단결정층의 성장속도는 20 내지 60nm/분 내의 범위에 있는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자.
  20. 제 15항에 있어서,
    소자기능을 구성하는 Ⅲ족 질화물계 화합물 반도체 소자는 상기 AlN 단결정층상에 형성되어 있는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자.
  21. 금속유기화학증착(metal organic chemical vapor deposition)법에 의해 상기 기판상에 ALN 단결정층을 성장시키는 방법에 있어서,
    반응용기 내의 압력은 4.0×103내지 1.3×104Pa, 캐리어 가스 유속은 2 내지 4m/sec, 알루미늄 재료의 가스 유속은 7×10-5내지 4×10-4μmol/cm3, 질소 재료의 가스의 유속은 0.O2 내지 O.O8μmol/cm3인 것을 특징으로 하는 AlN 단결정층의 성장방법.
  22. 사파이어 기판상에 Ⅲ족 질화물계 화합물 반도체층을 적층하는 적층 제조방법에 있어서,
    제21항에 따른 AlN 단결정층 성장 단계를 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체층의 적층방법.
  23. Ⅲ족 질화물계 화합물 반도체 소자의 제조방법에 있어서,
    제21항에 따라 AlN 단결정층 성장 단계를 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조방법.
  24. 제 21항에 있어서,
    1000 내지 1200℃까지 가열된 사파이어의 a면이 상기 기판으로 사용되는 것을 특징으로 하는 AlN 단결정층의 성장방법.
KR1020000036023A 1999-06-30 2000-06-28 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법 KR20010029852A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP??11?????2228 1999-06-30
JP22288299A JP4465748B2 (ja) 1999-06-30 1999-06-30 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP??11?????3151 1999-11-05
JP31519399A JP3692867B2 (ja) 1999-11-05 1999-11-05 Ｉｉｉ族窒化物系化合物半導体素子

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR10-2002-0050382A Division KR100424759B1 (ko) 1999-06-30 2002-08-26 질화 알루미늄 단결정층의 성장 방법 및 상기 방법을 포함하는 ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
KR20-2003-0019038U Division KR200332691Y1 (ko) 1999-06-30 2003-06-17 Ⅲ족 질화물계 화합물 반도체 소자

Publications (1)

Publication Number Publication Date
KR20010029852A true KR20010029852A (ko) 2001-04-16

Family

ID=26525141

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020000036023A KR20010029852A (ko) 1999-06-30 2000-06-28 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
KR10-2002-0050382A KR100424759B1 (ko) 1999-06-30 2002-08-26 질화 알루미늄 단결정층의 성장 방법 및 상기 방법을 포함하는 ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
KR20-2003-0019038U KR200332691Y1 (ko) 1999-06-30 2003-06-17 Ⅲ족 질화물계 화합물 반도체 소자

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR10-2002-0050382A KR100424759B1 (ko) 1999-06-30 2002-08-26 질화 알루미늄 단결정층의 성장 방법 및 상기 방법을 포함하는 ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
KR20-2003-0019038U KR200332691Y1 (ko) 1999-06-30 2003-06-17 Ⅲ족 질화물계 화합물 반도체 소자

Country Status (5)

Country Link
US (2) US6593016B1 (ko)
EP (1) EP1065705A3 (ko)
KR (3) KR20010029852A (ko)
CN (2) CN1275293C (ko)
TW (1) TW463241B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143277B1 (ko) * 2009-12-29 2012-05-08 한국산업기술대학교산학협력단 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
US8476646B2 (en) 2009-11-30 2013-07-02 Lg Innotek Co., Ltd. Light emitting device and light emitting device package

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6801267B2 (en) * 2000-11-10 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4963763B2 (ja) * 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
EP1235282B1 (en) * 2001-02-27 2017-05-17 NGK Insulators, Ltd. Method of fabricating a III-nitride film and corresponding III-nitride film
US6771706B2 (en) * 2001-03-23 2004-08-03 Qualcomm Incorporated Method and apparatus for utilizing channel state information in a wireless communication system
JP2002289927A (ja) * 2001-03-27 2002-10-04 Ngk Insulators Ltd 発光素子
JP3812368B2 (ja) * 2001-06-06 2006-08-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
EP1271663A3 (en) 2001-06-15 2009-10-21 Ngk Insulators, Ltd. A III nitride film and III nitride multilayer
WO2002103814A1 (en) * 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate
JP3768943B2 (ja) * 2001-09-28 2006-04-19 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
JP3831322B2 (ja) 2001-12-25 2006-10-11 日本碍子株式会社 Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
US6869806B2 (en) * 2002-03-14 2005-03-22 Wisys Technology Foundation, Inc. Method and apparatus for the production of a semiconductor compatible ferromagnetic film
AU2003299500A1 (en) * 2002-05-17 2004-06-07 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
US6900067B2 (en) * 2002-12-11 2005-05-31 Lumileds Lighting U.S., Llc Growth of III-nitride films on mismatched substrates without conventional low temperature nucleation layers
US20040180452A1 (en) * 2003-03-14 2004-09-16 Yongjie Cui Method and apparatus for the production of a semiconductor compatible ferromagnetic film
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
CN1322596C (zh) * 2003-08-29 2007-06-20 北京大学 氮化物多量子阱发光二极管结构的生长方法
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
KR100576857B1 (ko) * 2003-12-24 2006-05-10 삼성전기주식회사 ＧａＮ 반도체 발광소자 및 그 제조방법
KR100568299B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
JP4189386B2 (ja) * 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
JP4563230B2 (ja) * 2005-03-28 2010-10-13 昭和電工株式会社 ＡｌＧａＮ基板の製造方法
JP4963816B2 (ja) * 2005-04-21 2012-06-27 シャープ株式会社 窒化物系半導体素子の製造方法および発光素子
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
CN100549243C (zh) * 2006-07-05 2009-10-14 武汉华灿光电有限公司 一种在蓝宝石衬底材料上外延生长AlxGa1-xN单晶薄膜的方法
JP4940928B2 (ja) * 2006-12-15 2012-05-30 日立電線株式会社 窒化物半導体の製造方法
US20080296625A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP5412093B2 (ja) * 2008-11-20 2014-02-12 サンケン電気株式会社 半導体ウェハ製造方法及び半導体装置製造方法
US8680581B2 (en) * 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
JP5112370B2 (ja) * 2009-03-23 2013-01-09 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN102449743A (zh) * 2009-04-24 2012-05-09 应用材料公司 用于后续高温第三族沉积的基材预处理
KR101081278B1 (ko) * 2009-10-28 2011-11-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
DE112012001613T5 (de) * 2011-04-08 2014-01-16 Koha Co., Ltd. Halbleiterlaminat und Prozess für seine Herstellung und Halbleiterelement
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
CN106537617B (zh) 2014-05-27 2019-04-16 斯兰纳Uv科技有限公司 使用半导体结构和超晶格的高级电子装置结构
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
CN115064621A (zh) 2015-09-11 2022-09-16 国立大学法人三重大学 氮化物半导体衬底的制造方法、氮化物半导体衬底以及其加热装置
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN111868010B (zh) * 2018-03-27 2023-04-28 日本碍子株式会社 氮化铝板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948794B2 (ja) * 1982-09-27 1984-11-28 工業技術院長 窒化ガリウム単結晶膜の製造法
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US5218216A (en) 1987-01-31 1993-06-08 Toyoda Gosei Co., Ltd. Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JP3147316B2 (ja) 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
JPH07235692A (ja) 1993-12-30 1995-09-05 Sony Corp 化合物半導体装置及びその形成方法
EP0669412B1 (en) * 1994-02-25 2002-05-22 Sumitomo Electric Industries, Ltd. Aluminim nitride thin film substrate and process for producing same
US5909040A (en) 1994-03-09 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor device including quaternary buffer layer with pinholes
JPH07321374A (ja) 1994-05-26 1995-12-08 Furukawa Electric Co Ltd:The 化合物半導体薄膜の成長方法
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH09148626A (ja) 1995-11-27 1997-06-06 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP3321369B2 (ja) * 1996-09-27 2002-09-03 日本碍子株式会社 表面弾性波装置およびその基板およびその製造方法
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476646B2 (en) 2009-11-30 2013-07-02 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US8987753B2 (en) 2009-11-30 2015-03-24 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
US9595647B2 (en) 2009-11-30 2017-03-14 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
KR101143277B1 (ko) * 2009-12-29 2012-05-08 한국산업기술대학교산학협력단 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN1525532A (zh) 2004-09-01
US6593016B1 (en) 2003-07-15
CN1275293C (zh) 2006-09-13
US6918961B2 (en) 2005-07-19
TW463241B (en) 2001-11-11
EP1065705A3 (en) 2002-01-23
KR200332691Y1 (ko) 2003-11-07
KR20020082812A (ko) 2002-10-31
CN1194385C (zh) 2005-03-23
KR100424759B1 (ko) 2004-03-30
US20030205195A1 (en) 2003-11-06
CN1290958A (zh) 2001-04-11
EP1065705A2 (en) 2001-01-03

Similar Documents

Publication Publication Date Title
KR200332691Y1 (ko) Ⅲ족 질화물계 화합물 반도체 소자
KR200312909Y1 (ko) Ⅲ족 질화물계 화합물 반도체 소자
JP3760663B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
EP0497350B2 (en) Crystal growth method for gallium nitride-based compound semiconductor
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
TWI501291B (zh) Method for forming epitaxial wafers and method for fabricating semiconductor elements
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
US7727873B2 (en) Production method of gallium nitride-based compound semiconductor multilayer structure
JP2001230447A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4465748B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4345626B2 (ja) 半導体素子及びその製造方法。
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP3692867B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP3221359B2 (ja) ｐ形ＩＩＩ族窒化物半導体層及びその形成方法
JP2007036113A (ja) 窒化ガリウム系化合物半導体積層物の製造方法
KR100693805B1 (ko) 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법
CN113394315B (zh) 深紫外发光元件及其制备方法
KR100956200B1 (ko) 질화물 반도체 발광소자의 제조 방법
JP2000164511A (ja) 窒化物半導体堆積基板
JP2006108586A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G170 Re-publication after modification of scope of protection [patent]
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030618

Effective date: 20050530