KR20010008947A - Tape multi-chip package method and structure - Google Patents

Tape multi-chip package method and structure Download PDF

Info

Publication number
KR20010008947A
KR20010008947A KR1019990027042A KR19990027042A KR20010008947A KR 20010008947 A KR20010008947 A KR 20010008947A KR 1019990027042 A KR1019990027042 A KR 1019990027042A KR 19990027042 A KR19990027042 A KR 19990027042A KR 20010008947 A KR20010008947 A KR 20010008947A
Authority
KR
South Korea
Prior art keywords
chip
tape
tape carrier
carrier
structure according
Prior art date
Application number
KR1019990027042A
Other languages
Korean (ko)
Inventor
류웬츈
라이제임스
류중지에
우롤리
판이시앙
Original Assignee
유-행 치아오
월신 어드벤스드 일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유-행 치아오, 월신 어드벤스드 일렉트로닉스 리미티드 filed Critical 유-행 치아오
Priority to KR1019990027042A priority Critical patent/KR20010008947A/en
Publication of KR20010008947A publication Critical patent/KR20010008947A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A method and a structure for a tape multi-chip package are provided to reduce a weight of a package product by using a tape as a chip carrier. CONSTITUTION: A tape carrier(400) having the first and the second surfaces(402a,402b) is provided. The first chip(404a) is provided and the first chip(404a) is adhered on the first surface(402a) of the tape carrier(400). The first chip(404a) is connected electrically with the tape carrier(400). The first chip(404a) is encapsulated by the first encapsulant(408a). The second chip(404b) is provided and the second chip(404b) is adhered on the second surface(402b) of the tape carrier(400). The second chip(404b) is connected electrically with the tape carrier(400). The second chip(404b) is encapsulated by the second encapsulant(408b). A plurality of solder ball(410) is formed on an edge of one of the first and the second encapsulants(408a,408b).

Description

테이프 멀티칩 패키지 방법과 구조{Tape multi-chip package method and structure}Tape multi-chip package method and structure

이 발명은 멀티칩 패키지(Multi-Chip Package=MCP)방법과 구조에 관한 것으로, 특히 테이프 멀티칩 패키지(Tape MCP)방법과 구조에 관한 것이다.The present invention relates to a multi-chip package (MCP) method and structure, and more particularly to a tape multi-chip package (Tape MCP) method and structure.

반도체산업에 있어서, 집적회로(Integrated Circuits = IC)의 생산은 다음의 3단계로 나뉜다. 즉, ① 실리콘칩의 제조, ② 집적회로의 제작, ③ 집적회로의 패키지이다. 집적회로의 패키지에 대하여 말하면, 집적회로제품을 완성하기 위한 최종단계로, 패키지의 목적은 다이(die, 칩이라고 함) 및 인쇄배선기판(Printed Circuit Board = PCB) 또는 다른 소자간의 전기접속에 있어서의 매체의 제공과 칩의 보호에 있다.In the semiconductor industry, the production of integrated circuits (ICs) is divided into three phases: That is, (1) manufacture of silicon chips, (2) manufacture of integrated circuits, and (3) packages of integrated circuits. As for the package of an integrated circuit, the final step in completing an integrated circuit product is the purpose of the package in the electrical connection between a die (called a chip) and a printed circuit board (PCB) or other device. In the provision of the medium and the protection of the chip.

반도체 제조공정을 완성하고, 칩은 웨이퍼(wafer)를 메쉬형으로 절단함으로써 형성된다. 일반적으로 칩의 가장자리부에는 접합패드(Bonding Pad)가 마련되어 있어, 칩 시험의 시험단자 및 다른 소자와의 접속단자를 제공하는 것을 목적으로 하고 있다. 칩과 다른 소자를 전기접속하기 위해서는 도선(Wire) 또는 범프(Bump)를 채용하여 접속매체로 하여야만 한다.After completing the semiconductor manufacturing process, the chip is formed by cutting the wafer into a mesh shape. In general, a bonding pad is provided at the edge of the chip, and an object thereof is to provide a test terminal for a chip test and a connection terminal with other elements. In order to electrically connect the chip with other devices, wires or bumps must be used as the connection medium.

도 1에 있어서, 도선접합(Wire Bonding = WB)방식을 도시하고 있는데, 도선(104)으로서 금선, 알루미늄선을 채용하여 칩(100)상의 접합패드(102)와 외부소자(미도시)를 전기접속하고 있다. 다음 도 2에 있어서, 테이프 자동접합(Tape Automated Bonding = TAB) 방식을 도시하고 있는데, 범프(미도시)를 칩(200)상의 접합패드(미도시)와 테이프 칩캐리어(미도시)의 리드(202)와의 전기접속 매체로 하고 있다. 그리고, 도 3에 있어서, 플립 칩(Flip Chip = FC)접합방식을 도시하고 있는데, 칩(300)의 접합패드(미도시)와 배선회로기판의 전극(미도시)의 사이를 땜납범프(302)를 사용하여 전기접속하는 것이다.In FIG. 1, a wire bonding (WB) method is illustrated. A gold bonding wire and an aluminum wire are used as the conductive wire 104 to electrically connect the bonding pad 102 and the external device (not shown) on the chip 100. You are connected. In FIG. 2, a tape automated bonding (TAB) method is illustrated, in which bumps (not shown) are attached to the bonding pads (not shown) on the chip 200 and the leads of the tape chip carriers (not shown). The electrical connection medium with 202 is used. 3, a flip chip (FC) bonding method is illustrated. The solder bump 302 is formed between a bonding pad (not shown) of the chip 300 and an electrode (not shown) of the wiring circuit board. Is used for electrical connection.

종래 기술중, 이하 어느 것도 도시하고 있지 않으나, 테이프를 칩캐리어로 하는 것은 테이프 자동접합방식에 의해 패키지를 하는 것으로, 다음의 3단계로 나눌 수 있다. 즉, ① 테이프 칩캐리어의 제작, ② 범프의 제작, ③ 패키지의 실시이다. ① 테이프 칩캐리어의 제작 및 ② 범프의 제작을 완료한 후 열압착판을 사용하여 열압착(Thermal Compression)방식으로 인너리드 본딩(Inner Lead Bonding = ILB)을 행하는데, 범프에 의해 패키지하려는 칩상의 접합패드와 칩캐리어상의 인너리드를 전기접속하였다. 다음으로, 봉지용수지를 사용하여 칩 및 칩캐리어상에 있는 배선의 일부분을 봉지하고, 시험에 합격하면, 아우터리드 본딩(Outer Lead Bonding = OLB)을 하였다.Although none of the prior arts are shown in the prior art, the tape is used as a chip carrier to be packaged by the tape automatic bonding method, and can be divided into the following three steps. That is, (1) manufacture of tape chip carriers, (2) manufacture of bumps, and (3) implementation of packages. ① After making tape chip carrier and ② making bump, Inner Lead Bonding (IRB) is performed by Thermal Compression using Thermal Compression Plate. The bonding pad and the inner lead on the chip carrier were electrically connected. Next, a portion of the wiring on the chip and the chip carrier was sealed using the sealing resin, and when the test passed, outer lead bonding (OLB) was performed.

이 아우터리드는 팁캐리어상에 있는 인너리드로부터 외부로 연장설치되는 것으로, 마찬가지로 가열압착방식에 의해 아우터리드상의 범프를 이용하여, 칩캐리어와 배선기판 혹은 다른 소자를 전기접속하였다.The outer lead extends from the inner lead on the tip carrier to the outside. Similarly, the chip carrier and the wiring board or other elements are electrically connected by using a bump on the outer lead by a hot pressing method.

일반적으로 말해, 접합패드상에 범프를 제작하기 위해서는 배리어메탈 (Barrier Metal) 및 범프금속을 형성해야 함과 동시에, 노광(露光), 현상, 에칭 등의 공정을 거쳐 패턴형성에 의해 범프를 제작할 필요가 있었다. 그리고, 리드상의 범프를 제작하기 위해서는 먼저, 인너리드 또는 아우터리드에 대응하는 위치의 범프를 제작하고 이들을 접합하는데, 기판상에 범프를 제작하던지, 리드의 전단에 범프를 제작하는 구조로 하던지, 범프제작공정은 복잡하고 필요비용도 비쌀 뿐만 아니라, 범프의 높이가 일치하지 않으면 접합강도가 부족한 것이 되었다. 더욱이, 범프와 접합패드의 접합에는 배리어메탈을 사용하지 않으면 안되기 때문에, 사용시에 전압강하나 이상발열을 일으키기 쉽고, 접합부분의 신뢰성을 저하시키기 쉬웠다.Generally speaking, in order to fabricate bumps on the bonding pads, barrier metals and bump metals must be formed, and bumps must be fabricated by pattern formation through exposure, development, and etching. There was. In order to manufacture the bumps on the leads, first, bumps at positions corresponding to the inner lead or outer lead are manufactured and bonded to each other. The fabrication process is not only complicated and expensive, but also lacks joint strength if the bump heights do not match. In addition, since barrier metal must be used for the bonding of the bump and the bonding pad, it is easy to cause a voltage drop or abnormal heat generation during use, and it is easy to reduce the reliability of the bonding portion.

도 1은 도선접합방식의 전기접속을 도시한 사시도이다.1 is a perspective view showing the electrical connection of the wire bonding method.

도 2는 테이프 자동접합방식의 전기접속을 도시한 사시도이다.Figure 2 is a perspective view showing the electrical connection of the tape automatic bonding method.

도 3은 플립 칩(Flip chip)접합방식의 전기접속을 도시한 사시도이다.3 is a perspective view illustrating an electrical connection of a flip chip bonding method.

도 4는 이 발명에 따른 패키지 방법과 구조를 도시한 설명단면도이다.4 is an explanatory cross-sectional view illustrating a package method and structure according to the present invention.

도 5는 이 발명에 따른 테이프 칩 캐리어를 도시한 설명단면도이다.5 is an explanatory cross-sectional view showing a tape chip carrier according to the present invention.

도 6은 이 발명에 따른 패키지 구조를 도시한 설명평면도이다.6 is an explanatory plan view showing a package structure according to the present invention.

[도면의 주요부호에 대한 설명][Description of Major Symbols in Drawing]

400 : 테이프 칩 캐리어400: Tape Chip Carrier

402a: 상표면(제1표면)402a: trademark surface (first surface)

402b: 하표면(제2표면)402b: lower surface (second surface)

404 : 칩404: chip

404a: 칩(제1칩)404a: chip (first chip)

404b: 칩(제2칩)404b: chip (second chip)

406 : 도선406: lead wire

406a: 도선(제1도선)406a: conductor (first conductor)

406b: 도선(제2도선)406b: lead wire (second lead wire)

408 : 봉지용 재료(봉지용수지)408: sealing material (sealing resin)

408a: 제1봉지용 재료408a: material for first encapsulation

408b: 제2봉지용 재료408b: material for second encapsulation

410 : 땜납 볼410 solder ball

500 : 유전막(절연막)500: dielectric film (insulation film)

502 : 배선패턴을 가지는 도전막502: conductive film having a wiring pattern

502a: 도전 베이스막502a: conductive base film

502b: 도전 도금막502b: conductive plating film

전자제품의 경박단소(輕薄短小) 경향에 대응하기 위해, 반도체칩의 패키지 기술도 3차원 고밀도의 칩패키지 기술로 발전하여 왔다. 그래서, 이 발명에 관한 테이프 멀티칩 패키지 방법과 구조는, 테이프를 칩캐리어로 하고 패키지하려는 칩을 테이프의 다른 표면에 붙여, 도선접합방식에 의해 칩과 테이프 캐리어의 전기접속을 하고, 봉지용재료로 칩을 패키지하는 것이다. 그리고, 테이프 캐리어에 볼부착을 하고, 봉지용재료의 가장자리부에 땜납 볼을 형성하여, 외부의 배선기판 또는 다른 소자와 전기접속하기 위한 매체로 하는 것이다.In order to cope with the light and thin trend of electronic products, semiconductor chip packaging technology has also been developed into a three-dimensional high density chip package technology. Thus, the tape multi-chip packaging method and structure according to the present invention, the tape is a chip carrier, the chip to be packaged is attached to the other surface of the tape, the electrical connection between the chip and the tape carrier by the conducting wire bonding method, the sealing material Is to package the chip. Then, the ball carrier is attached to the tape carrier, solder balls are formed at the edges of the sealing material, and a medium for electrical connection with an external wiring board or other element is used.

상기 구성에 의해, 이 발명에 따른 테이프 멀티칩 패키지 방법과 구조는 테이프를 칩캐리어로 함으로써, 패키지제품의 중량을 경감할 수 있다. 또, 패키지하려는 칩을 테이프의 상하표면에 붙임으로써, 패키지밀도를 향상시킬 수 있다. 와이어 본딩기로 도선접합방식에 의해 칩과 테이프를 전기접속하므로, 종래의 범프방식보다 공정이 간단해지고, 비용을 삭감할 수 있음과 동시에, 도선접합방식은 범프접합방식보다도 신뢰성이 높다. 그리고, 봉지용수지로 봉지하고나서 테이프 칩캐리어상의 봉지용수지 가장자리부의 아우터리드상에 땜납 볼을 형성함으로써, 패키지제품과 외부의 배선기판 또는 다른 소자를 전기접속하기 위한 매체로 할 수 있다.With the above configuration, the tape multichip package method and structure according to the present invention can reduce the weight of the package product by using the tape as the chip carrier. In addition, by attaching the chip to be packaged on the upper and lower surfaces of the tape, the package density can be improved. Since the wire bonding method electrically connects the chip and the tape by the wire bonding method, the process is simpler than the conventional bump method, the cost can be reduced, and the wire bonding method is more reliable than the bump bonding method. Then, after sealing with a sealing resin, solder balls are formed on the outer portion of the edge of the sealing resin on the tape chip carrier to form a medium for electrically connecting the package product with an external wiring board or other element.

이하, 이 발명에 따른 바람직한 실시예를 도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments according to the present invention will be described below with reference to the drawings.

도 4의 (a)에 있어서, 테이프 멀티칩 패키지를 행할 때, 먼저 테이프를 칩캐리어(테이프 캐리어라고도 함)(400)로 하고, 제1칩인 칩(404a)을 칩캐리어(400)의 제1표면인 상표면(402a)에 붙인다. 다음에, 와이어본딩기로 도선접합방식에 의해 칩 (404a)과 칩캐리어(400)를 제1도선인 도선(406a)으로 전기접속함으로써, 범프를 사용하여 가열압착에 의해 인너리드를 전기접속하는 종래의 방식을 대신할 수 있다. 도선(406a)의 재질로는 금, 알루미늄, 동으로 할 수 있다. 그리고, 제1봉지용 재료인 봉지용수지(408a)로 칩(404a)을 봉지하여 패키지를 행한다.In FIG. 4A, when performing a tape multichip package, first, the tape is a chip carrier (also called a tape carrier) 400, and the chip 404a serving as the first chip is the first chip of the chip carrier 400. It adheres to the label surface 402a which is a surface. Next, by electrically connecting the chip 404a and the chip carrier 400 to the conductive wire 406a which is the first conductive wire by a wire bonding method, the inner lead is electrically connected by heating and crimping using bumps. Can be substituted for The conductive wire 406a may be made of gold, aluminum, or copper. Then, the chip 404a is sealed with a sealing resin 408a which is a first sealing material to package.

여기서, 먼저 도 5에 있어서, 이 발명에 따른 칩캐리어(400)를 형성하는 방법과 구조를 설명하면, 유전막(절연막이라고도 함)(500)을 핵으로하여, 그 상하표면을 도전막(502, 502)으로 피복하는 구조로 되어있다. 유전막(500)의 재료는 폴리이미드(Polyimide)로 함과 동시에, 도전막(502, 502)을 예를 들면, 동(Cu)과 같은 도전재료에 의해 단일재료로 형성할 수도 있고, 도전막(502, 502)을 도전 베이스막(502a, 502a) 및 도전 도금막(502b, 502b)에 의해 형성할 수 있다. 도전 베이스막(502a, 502a)의 재료를 동을 포함하는 도전재료로 하고, 도전 도금막(502b, 502b)을 금(Au), 은(Ag), 니켈(Ni), 파라듐(Pd)합금 또는 이들을 조합한 복합도금막으로 할 수 있다. 단, 바람직한 조합으로서는, 먼저, 니켈막을 도금하고나서 니켈파라듐막을 도금하고 그 위에 파라듐막을 도금하는 것을 들 수 있다. 니켈막의 작용은 부식방지이며, 파라듐막은 양호한 접합성(Bondability) 및 성형합성성(Molding compound characteristic)과 함께 납땜성(Solerability)을 겸비하고 있다.First, referring to FIG. 5, the method and structure of forming the chip carrier 400 according to the present invention will be described. The dielectric film (also referred to as an insulating film) 500 is used as a nucleus, and the upper and lower surfaces thereof are formed as the conductive film 502. 502). The material of the dielectric film 500 may be made of polyimide, and the conductive films 502 and 502 may be formed of a single material by a conductive material such as copper (Cu), for example. 502 and 502 can be formed by the conductive base films 502a and 502a and the conductive plating films 502b and 502b. The material of the conductive base films 502a and 502a is a conductive material containing copper, and the conductive plating films 502b and 502b are made of gold (Au), silver (Ag), nickel (Ni), and palladium (Pd) alloys. Or it can be set as the composite plating film which combined these. However, as a preferable combination, first, after a nickel film is plated, a nickel palladium film is plated and a paradium film is plated on it. The action of the nickel film is corrosion protection, and the palladium film combines solderability with good bondability and molding compound characteristic.

또, 도전막(502, 502)을, 이미 배선패턴이 형성된 것(미도시)으로 하고, 패키지방법에 따라 필요한 전기접속을 할 수 있는 것으로 하면, 테이프를 칩캐리어로 할 수 있으므로, 종래의 BT수지기판에의 패키지를 대신할 수 있기 때문에 패키지 후의 제품중량을 경감할 수 있음과 동시에 그 두께를 감소시킬 수 있다.In addition, if the conductive films 502 and 502 are already formed with a wiring pattern (not shown) and the necessary electrical connection can be made according to the packaging method, the tape can be used as a chip carrier. Since the package on the resin substrate can be replaced, the product weight after the package can be reduced and the thickness thereof can be reduced.

한편, 도 4의 (b)에 있어서, 제2칩인 또 하나의 칩(404b)을 칩캐리어(400)의 제2표면인 하표면(402b)에 붙인다. 마찬가지로, 도선접합방식에 의해 칩(404b)과 칩캐리어(400)를 제2도선인 도선(406b)으로 전기접속한다. 도선(406b)의 재질로서는 금, 알루미늄, 동으로 할 수 있다. 그리고 제2봉지용 재료인 봉지용수지(408b)로 칩(404b)을 봉지하여 패키지를 한다.On the other hand, in Fig. 4B, another chip 404b, which is the second chip, is attached to the lower surface 402b, which is the second surface of the chip carrier 400. Figs. Similarly, the chip 404b and the chip carrier 400 are electrically connected to the lead 406b, which is the second lead, by the lead bonding method. The conductive wire 406b may be made of gold, aluminum, or copper. Then, the chip 404b is encapsulated with the encapsulating resin 408b, which is a second encapsulating material, and packaged.

도 4의 (c)에 있어서, 칩캐리어(400)상의 봉지용수지(408a) 또는, 봉지용수지 (408b) 중 하나의 가장자리부에 대해 볼부착을 하여, 칩캐리어(400)의 아우터리드(미도시)상에 복수개의 땜납 볼(410)을 형성한다(도 6 참조). 이들의 땜납 볼(410)은 칩캐리어(400)상에 봉지된 칩(404a, 404b)과 외부의 배선기판 또는 다른 소자(모두 미도시)를 전기접속할 때의 매체가 되는 것이다.In FIG. 4C, the outer side of the chip carrier 400 is ball-attached to the edge of one of the sealing resin 408a or the sealing resin 408b on the chip carrier 400. A plurality of solder balls 410 are formed on (not shown). These solder balls 410 serve as a medium when the chips 404a and 404b encapsulated on the chip carrier 400 and an external wiring board or other elements (both not shown) are electrically connected.

도 6에 있어서, 칩캐리어(400)의 표면에 칩(404)을 붙이고, 도선접합방식에 의해 칩캐리어(400)와 칩(404)을 도선(406)으로 전기접속하고 있다. 또, 칩캐리어 (400)상을 봉지용수지(408)로 피복하고 칩(404)과 도선(406)을 봉지하고 있다. 봉지용수지(408)의 가장자리부에는 땜납 볼(410)이 마련되어 있어, 패키지완성품의 아우터리드 접속매체로 하고 있고, 칩캐리어(400)중의 칩(404)회로와 외부회로 또는 다른 소자와의 전기접속에 사용된다. 또, 도면에서는 아우터리드에 대한 접합매체가 되는 땜납 볼(410)은 봉지용수지(408)의 가장자리부를 한겹으로 둘러싸고 있는데, 이는 일례에 지나지 않고, 아우터리드 접합형태 및 리드수에 따라 볼부착을 하여, 예컨대, 이중으로 둘러싸는 분포형태로 할 수 있기 때문에 이 발명의 기술사상을, 도시한 분포형태에 한정하는 것은 아니다.In Fig. 6, the chip 404 is attached to the surface of the chip carrier 400, and the chip carrier 400 and the chip 404 are electrically connected to the conductive wire 406 by a conductor bonding method. The chip carrier 400 is covered with a sealing resin 408 to encapsulate the chip 404 and the conductive wire 406. Solder balls 410 are provided at the edges of the encapsulating resin 408 to serve as an outer connection medium for packaged products, and the chip 404 circuit of the chip carrier 400 is electrically connected to an external circuit or other elements. Used for connection. In the drawing, the solder ball 410, which is a bonding medium to the outer lid, surrounds the edge of the encapsulating resin 408 in one layer. For example, the technical idea of the present invention is not limited to the illustrated distribution form because the distribution form can be enclosed in a double manner.

이상과 같이 이 발명을 바람직한 실시예에 의해 개시하였으나, 당업자라면 용이하게 이해할 수 있는 것처럼, 이 발명의 기술사상의 범위내에 있어 적당한 변경 내지는 수정이 당연히 이루어 질 수 있기 때문에 그 특허권 보호의 범위는 특허청구의 범위 및 그와 균등한 영역을 기준으로 하여 정하여야만 한다.As described above, the present invention has been disclosed by the preferred embodiments, but as can be easily understood by those skilled in the art, since the appropriate changes or modifications can naturally be made within the scope of the technical idea of the present invention, the scope of the patent protection is patent The claim should be made on the basis of the claims and their equivalents.

상기한 구성에 의해, 이 발명에 따른 테이프 멀티칩 패키지 방법과 구조는 테이프를 칩캐리어로 함으로써 경량이면서 얇은 것으로 하여, 패키지제품의 중량을 경감하고 두께를 감소시킬 수 있다. 칩캐리어의 상하표면에 칩을 붙이고나서 패키지함으로써, 3차원 패키지구조로 하고 패키지밀도를 향상시킬 수 있다. 칩캐리어와 칩을 도선접합방식에 의해 전기접속함으로써, 종래의 범프접합방식보다도 접합신뢰성이 높고, 게다가 기존의 와이어본딩기의 기능을 활용함으로써, 공정을 간략화할 수 있음과 동시에 비용을 저감할 수 있다. 봉지용수지 가장자리부의 아우터리드상에 땜납 볼을 형성함으로써, 외부접속에 대한 매체로 하여, 공정이 복잡한 종래의 범프접합방식을 대신할 수 있다. 따라서, 이 발명은 산업상의 이용가치가 높다.With the above configuration, the tape multi-chip package method and structure according to the present invention can be made light and thin by using the tape as a chip carrier, so that the weight of the packaged product can be reduced and the thickness can be reduced. By attaching the chip to the upper and lower surfaces of the chip carrier and then packaging, it is possible to obtain a three-dimensional package structure and improve the package density. By electrically connecting the chip carrier and the chip by the wire bonding method, the bonding reliability is higher than that of the conventional bump bonding method, and by utilizing the functions of the existing wire bonding machine, the process can be simplified and the cost can be reduced. have. By forming solder balls on the outer portion of the sealing resin edge, it is possible to replace the conventional bump bonding method, which is a complicated process as a medium for external connection. Therefore, this invention has high industrial use value.

Claims (13)

적어도,At least, 제1표면 및 제2표면을 가지는 테이프 캐리어를 제공하는 단계와,Providing a tape carrier having a first surface and a second surface; 제1칩을 제공하고, 상기한 테이프 캐리어의 제1표면에 상기 제1칩을 붙이는 단계와,Providing a first chip, attaching the first chip to the first surface of the tape carrier, 상기한 제1칩 및 테이프 캐리어 사이의 전기접속을 형성하는 단계와 ,Forming an electrical connection between the first chip and the tape carrier; 제1봉지용 재료에 의해 상기 제1칩을 봉지하는 단계와,Encapsulating the first chip with a first encapsulation material; 제2칩을 제공하고, 상기한 테이프 캐리어의 제2표면에 상기 제2칩을 붙이는 단계와,Providing a second chip, attaching the second chip to a second surface of the tape carrier, 상기한 제2칩 및 테이프 캐리어 사이의 전기접속을 형성하는 단계와 ,Forming an electrical connection between the second chip and the tape carrier; 제2봉지용 재료에 의해 상기 제2칩을 봉지하는 단계와,Encapsulating the second chip with a second encapsulation material; 상기 테이프 캐리어상의 상기한 제1봉지용 재료 또는 제2봉지용 재료 어느 하나의 가장자리부에 볼부착을 하여 복수개의 땜납 볼을 형성하는 단계를 구비하는 것을 특징으로 하는 테이프 멀티칩 패키지 방법.And attaching a ball to an edge portion of either the first encapsulating material or the second encapsulating material on the tape carrier to form a plurality of solder balls. 제 1항에 있어서, 상기한 제1칩 및 테이프 캐리어 사이에 형성되는 전기접속이, 와이어본딩기에 의해 상기한 제1칩 및 테이프 캐리어 사이에 복수개의 제1도선을 형성하는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 방법.The electrical connection formed between the first chip and the tape carrier is characterized in that a plurality of first conductors are formed between the first chip and the tape carrier by a wire bonding machine. Tape Multichip Package Method. 제 1항에 있어서, 상기한 제2칩 및 테이프 캐리어 사이에 형성되는 전기접속이, 와이어본딩기에 의해 상기한 제2칩 및 테이프 캐리어 사이에 복수개의 제2도선을 형성하는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 방법.The method of claim 1, wherein the electrical connection formed between the second chip and the tape carrier is characterized in that a plurality of second wires are formed between the second chip and the tape carrier by a wire bonding machine. Tape Multichip Package Method. 적어도,At least, 제1표면 및 제2표면을 가지는 테이프 캐리어와,A tape carrier having a first surface and a second surface, 상기한 테이프 캐리어의 제1표면에 위치하고, 제1도선에 의해 상기 테이프 캐리어에 전기접속되는 제1칩과,A first chip located on the first surface of the tape carrier and electrically connected to the tape carrier by a first conductor; 상기한 테이프 캐리어의 제1표면상에 위치하고, 상기한 제1칩 및 제1도선을 봉지하는 제1봉지용 재료와,A first encapsulation material located on the first surface of the tape carrier and encapsulating the first chip and the first lead; 상기한 테이프 캐리어의 제2표면에 위치하고, 제2도선에 의해 상기 테이프 캐리어에 전기접속되는 제2칩과,A second chip located on the second surface of the tape carrier and electrically connected to the tape carrier by a second conductor; 상기한 테이프 캐리어의 제2표면상에 위치하고, 상기한 제2칩 및 제2도선을 봉지하는 제2봉지용 재료와,A second encapsulation material positioned on a second surface of the tape carrier and encapsulating the second chip and the second lead; 상기한 테이프 캐리어의 제1표면 및 제2표면의 어느 하나에 위치하는 복수개의 땜납 볼을 구비하는 것을 특징으로 하는 테이프 멀티칩 패키지 구조.And a plurality of solder balls located on either of the first surface and the second surface of the tape carrier. 제4항에 있어서, 상기 테이프 캐리어가 유전막과, 상기 유전막의 표면을 피복하는 도전막을 더 구비하는 것을 특징으로 하는 테이프 멀티칩 패키지 구조.The tape multi-chip package structure according to claim 4, wherein the tape carrier further comprises a dielectric film and a conductive film covering the surface of the dielectric film. 제5항에 있어서, 상기 유전막이 폴리이미드를 포함하는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 구조6. The tape multichip package structure according to claim 5, wherein said dielectric film comprises polyimide. 제5항에 있어서, 상기 도전막의 재질이 동을 포함하는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 구조The tape multi-chip package structure according to claim 5, wherein the conductive film is made of copper. 제5항에 있어서, 상기 도전막이 상기 유전막의 표면에 위치하는 도전 베이스막과, 상기 도전 베이스막의 표면에 위치하는 도전 도금막을 더 구비하는 것을 특징으로 하는 테이프 멀티칩 패키지 구조6. The tape multichip package structure according to claim 5, wherein the conductive film further comprises a conductive base film located on the surface of the dielectric film and a conductive plating film located on the surface of the conductive base film. 제8항에 있어서, 상기 도전 베이스막의 재질이 동을 포함하는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 구조The tape multi-chip package structure according to claim 8, wherein the conductive base film is made of copper. 제8항에 있어서, 상기 도전 도금막의 재질이, 금, 은, 니켈, 파라듐 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 구조The tape multi-chip package structure according to claim 8, wherein the material of the conductive plating film is selected from the group consisting of gold, silver, nickel, palladium, and combinations thereof. 제5항에 있어서, 상기 도전막이 이미 회로패턴을 형성하고 있는 것을 특징으로 하는 테이프 멀티칩 패키지 구조.The tape multi-chip package structure according to claim 5, wherein the conductive film has already formed a circuit pattern. 제1항 또는 제6항에 있어서, 상기 제1도선의 재질이, 금, 알루미늄, 동으로 이루어진 그룹으로부터 선택되는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 구조.The tape multi-chip package structure according to claim 1 or 6, wherein the material of the first conductor is selected from the group consisting of gold, aluminum and copper. 제1항 또는 제6항에 있어서, 상기 제2도선의 재질이, 금, 알루미늄, 동으로 이루어진 그룹으로부터 선택되는 것인 것을 특징으로 하는 테이프 멀티칩 패키지 구조.The tape multi-chip package structure according to claim 1 or 6, wherein the material of the second lead is selected from the group consisting of gold, aluminum and copper.
KR1019990027042A 1999-07-06 1999-07-06 Tape multi-chip package method and structure KR20010008947A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990027042A KR20010008947A (en) 1999-07-06 1999-07-06 Tape multi-chip package method and structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027042A KR20010008947A (en) 1999-07-06 1999-07-06 Tape multi-chip package method and structure

Publications (1)

Publication Number Publication Date
KR20010008947A true KR20010008947A (en) 2001-02-05

Family

ID=37698108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027042A KR20010008947A (en) 1999-07-06 1999-07-06 Tape multi-chip package method and structure

Country Status (1)

Country Link
KR (1) KR20010008947A (en)

Similar Documents

Publication Publication Date Title
US6080264A (en) Combination of semiconductor interconnect
KR100344927B1 (en) Stack package and method for manufacturing the same
US6201302B1 (en) Semiconductor package having multi-dies
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US7205178B2 (en) Land grid array packaged device and method of forming same
US8278150B2 (en) Stackable packages for three-dimensional packaging of semiconductor dice
US7378298B2 (en) Method of making stacked die package
US20020158318A1 (en) Multi-chip module
US6242283B1 (en) Wafer level packaging process of semiconductor
US6627990B1 (en) Thermally enhanced stacked die package
US6075281A (en) Modified lead finger for wire bonding
KR101474189B1 (en) Integrated circuit package
KR101432486B1 (en) Method for manufacturing of integrated circuit package
KR0127737B1 (en) Semiconductor package
KR100192758B1 (en) Method of manufacturing semiconductor package and structure of the same
TWI590349B (en) Chip package and chip packaging process
KR0173932B1 (en) Multichip package
KR20010008947A (en) Tape multi-chip package method and structure
US20010001069A1 (en) Metal stud array packaging
KR100437821B1 (en) semiconductor package and metod for fabricating the same
CN115985783B (en) Packaging structure and technology of MOSFET chip
CN212542425U (en) Semiconductor packaging part
KR100473336B1 (en) semiconductor package
TW408458B (en) Method and structure for taped multi-chip package
CN111834323A (en) Semiconductor packaging piece and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid