KR20010004581A - 온도감지기를 가진 셀프 리프레시 전류 감소 회로 - Google Patents

온도감지기를 가진 셀프 리프레시 전류 감소 회로 Download PDF

Info

Publication number
KR20010004581A
KR20010004581A KR1019990025273A KR19990025273A KR20010004581A KR 20010004581 A KR20010004581 A KR 20010004581A KR 1019990025273 A KR1019990025273 A KR 1019990025273A KR 19990025273 A KR19990025273 A KR 19990025273A KR 20010004581 A KR20010004581 A KR 20010004581A
Authority
KR
South Korea
Prior art keywords
temperature
reference voltage
refresh
voltage driver
internal voltage
Prior art date
Application number
KR1019990025273A
Other languages
English (en)
Inventor
구기봉
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025273A priority Critical patent/KR20010004581A/ko
Publication of KR20010004581A publication Critical patent/KR20010004581A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도감지기를 가진 셀프 리프레시 전류 감소 회로에 관한 것으로, 반도체 메모리 장치가 대기 모드시 사용하는 제 1 내부 동작용 전원을 발생시키는 대기용 내부전압 드라이버 수단과, 상기 메모리 장치가 액티브 모드시 사용하는 제 2 내부 동작용 전원을 발생시키는 액티브용 내부전압 드라이버 수단과, 상기 메모리 장치의 셀프 리프레시 모드시 파워업바 신호에 의해 칩 내부의 온도를 검출하여 검출된 온도에 따라 각기 다른 레벨 신호를 출력하는 온도 검출 수단과, 상기 온도 검출 수단의 출력 신호와 파워업 신호를 입력으로 하여 상기 검출된 온도가 일정 온도 이하이면 상기 대기용 내부전압 드라이버 수단을 동작시키고 일정 온도 이상이면 상기 액티브용 내부전압 드라이버 수단을 동작하도록 제어하는 기준전압 발생 수단으로 구성되어 있으므로, 셀프 리프레시시 온도를 검출하여 일정한 온도 이하이면 낮은 전압에서 리프레시 동작을 하게 하고 일정한 온도 이상에서는 동작전압을 높여 리프레시 동작을 수행하도록 제어함으로써 리프레시 동작시 전류소모를 줄일 수 있는 효과가 있다.

Description

온도감지기를 가진 셀프 리프레시 전류 감소 회로{SELF REFRESH CURRENT REDUCTION SCHEME WITH TEMPERATURE DETECTOR}
본 발명은 온도감지기를 가진 셀프 리프레시 전류 감소 회로에 관한 것으로, 보다 상세하게는 셀프 리프레시(self refrsh)시 온도에 따라 내부 전압 레벨을 변화시킴으로써 저온에서 셀프 리프레시 전류 소모를 줄인 온도감지기를 가진 셀프 리프레시 전류 감소 회로에 관한 것이다.
일반적으로, 리프레시(Refrsh)는 셀이 데이타를 잃어버리기 전에 일정한 주기마다 그 셀에 데이타를 리스토어(restore) 해주는 것인데, 셀 데이타 보전(retention) 시간이 크면 그만큼 천천히 데이타를 리스토어 해주면 된다. 또, '하이' 데이타를 라이트(write)할 때도 높은 전원전압(Vdd) 레벨로 셀의 데이타를 리스토어해 주면 셀 누설로 인하여 셀의 데이타가 감소하더라도 셀에 충분히 데이타가 리스토어되어 비트 라인 센스 앰프에서 충분히 '하이'로 인식할 수 있게 한다. 그러나, 높은 전원전압(Vdd) 레벨은 그 만큼의 전류를 소모하므로 로우(low) 파워 측면에서 바람직하지 않다.
특히, 온도가 높아질수록 셀 데이타 보전 시간은 감소하므로, 높은 전압으로 셀을 리스토어 해주어야 셀이 데이타를 제대로 유지할 수 있다. 실예로, 온도가 10℃ 증가함에 따라 셀의 데이타 보전 시간은 2배로 감소한다.
그런데, 이와 같이 동작하는 종래의 리프레시 동작에 있어서는, 셀프 리프레시 동작시 온도와 무관하게 항상 높은 전압으로 셀 데이타를 리스토어하므로 필요없는 전류를 소모하게 된다. 즉, 셀의 데이타 보전 시간은 온도에 따라 각가 다르게 나타나는데, 종래에서는 온도와 무관하게 -10℃에서도 90℃와 마찬가지로 똑같은 전압에서 리프레시 동작을 수행하므로 전류 소모가 많은 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 셀프 리프레시시 온도를 검출하여 일정한 온도 이하이면 낮은 전압에서 리프레시 동작을 하게 하고 일정한 온도 이상에서는 동작전압을 높여 리프레시 동작을 수행하도록 제어함으로써 리프레시 동작시 전류소모를 줄인 온도감지기를 가진 셀프 리프레시 전류 감소 회로를 제공하는데 있다.
도 1은 본 발명의 온도감지기를 가진 셀프 리프레시 전류 감소 회로의 블럭 구성도
도 2는 도 1에 도시한 온도 검출부(100)의 구성도
도 3은 도 1에 도시한 제 1 기준전압 발생 회로부(20)의 회로 구성도
도 4는 도 1에 도시한 제 2 기준전압 발생 회로부(30)의 회로 구성도
도 5는 도 1에 도시한 제 3 기준전압 발생 회로부(40)의 회로 구성도
도 6은 본 발명에 의한 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 전류 소오스부 20 : 라이지 온도 변화부
30 : 스몰 온도 변화부 40 : 차동 증폭부
50 : 대기용 내부전압 드라이버부
60 : 액티브용 내부전압 드라이버부
100 : 온도 검출부 200 : 기준전압 발생부
300 : 내부전압 발생부
상기 목적을 달성하기 위하여, 본 발명의 온도감지기를 가진 셀프 리프레시 전류 감소 회로는,
반도체 메모리 장치에 있어서,
상기 메모리 장치가 대기 모드시 사용하는 제 1 내부 동작용 전원을 발생시키는 대기용 내부전압 드라이버 수단과,
상기 메모리 장치가 액티브 모드시 사용하는 제 2 내부 동작용 전원을 발생시키는 액티브용 내부전압 드라이버 수단과,
상기 메모리 장치의 셀프 리프레시 모드시 파워업바 신호에 의해 칩 내부의 온도를 검출하여 검출된 온도에 따라 각기 다른 레벨 신호를 출력하는 온도 검출 수단과,
상기 온도 검출 수단의 출력 신호와 파워업 신호를 입력으로 하여 상기 검출된 온도가 일정 온도 이하이면 상기 대기용 내부전압 드라이버 수단을 동작시키고 일정 온도 이상이면 상기 액티브용 내부전압 드라이버 수단을 동작하도록 제어하는 기준전압 발생 수단을 구비한 것을 특징으로 한다.
상기 구성에 더하여, 상기 기준전압 발생 수단은, 상기 파워업 신호가 들어오면 제 1 기준전압을 발생시키는 제 1 기준전압 발생부와, 상기 온도 검출 수단의 출력 신호와 제 1 기준전압을 입력으로 하여 상기 대기용 내부전압 드라이버 수단 및 액티브용 내부전압 드라이버 수단의 동작을 각각 제어하는 제 2 기준전압을 발생시키는 제 2 기준전압 발생부와, 상기 제 1 기준전압 및 제 2 기준전압을 입력으로 하여 상기 대기용 내부전압 드라이버 수단 및 액티브용 내부전압 드라이버 수단의 동작을 각각 제어하는 제 3 기준전압을 발생시키는 제 3 기준전압 발생부로 구성된 것이 바람직하다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1은 본 발명의 온도감지기를 가진 셀프 리프레시 전류 감소 회로의 블럭 구성도로서, 대기 모드시 사용하는 제 1 내부 동작용 전원(Vint)을 발생시키는 대기용 내부전압 드라이버부(50)와, 액티브 모드시 사용하는 제 2 내부 동작용 전원(Vint)을 발생시키는 액티브용 내부전압 드라이버부(60)와, 상기 메모리 장치의 셀프 리프레시 모드시 파워업(PWRUP) 신호에 의해 칩 내부의 온도를 검출하여 검출된 온도에 따라 각기 다른 레벨 신호(Vint_DOWN)를 출력하는 온도 검출부(100)와, 상기 온도 검출부(100)의 출력 신호(Vint_DOWN)와 파워업(PWRUP) 신호를 입력으로 하여 상기 검출된 온도가 일정 온도 이하이면 상기 대기용 내부전압 드라이버 부(50)를 동작시키고 일정 온도 이상이면 상기 액티브용 내부전압 드라이버부(60)를 동작하도록 제어하는 기준전압 발생부(200)로 구성된다.
여기서, 상기 기준전압 발생부(200)는, 상기 파워업 신호가 들어오면 제 1 기준전압을 발생시키는 제 1 기준전압 발생부(20)와, 상기 온도 검출부(100)의 출력 신호와 제 1 기준전압을 입력으로 하여 상기 대기용 내부전압 드라이버 수단 및 액티브용 내부전압 드라이버 수단의 동작을 각각 제어하는 제 2 기준전압을 발생시키는 제 2 기준전압 발생부(30)와, 상기 제 1 기준전압 및 제 2 기준전압을 입력으로 하여 상기 대기용 내부전압 드라이버부(50) 및 액티브용 내부전압 드라이버부(60)의 동작을 각각 제어하는 제 3 기준전압을 발생시키는 제 3 기준전압 발생부(40)로 구성된다.
상기 온도 검출부(100)는 리프레시 명령이 들어오면 액티브 저항과 폴리 저항의 온도계수차를 이용하여 셀프 리프레시시 온도가 일정한 레벨 이하에서 전압이 다운(down)되도록 하였다.
도 2는 도 1에 도시한 온도 검출부(100)의 구성도로서, 셀프 리프레시 상태가 되면 셀프 리프레쉬 신호에 의해 리프레시 전류 소오스부(10)에서 일정한 전류를 생성시키고, 이들이 온도에 따른 변화가 큰 라아지 온도 변화부(20)와 온도에 따른 변화가 작은 스몰 온도 변화부(30)로 들어가 각각의 출력이 차동 증폭부(40)로 들어가도록 구성된다.
상기 차동 증폭부(40)에서는 온도가 올라가면 양 입력단의 레벨이 달라지게 되므로 일정한 온도 이상에서는 Vint_DOWN 신호를 '로우'로 출력하다가 일정한 온도 이하에서는 '하이'로 출력하여 내부 전압 레벨을 조정하는 상기 제 2 기준전압(VR2) 발생 회로부(30)로 들어가게 된다.
상기 제 2 기준전압 발생 회로부(30)에서 Vint_UP 신호는 VR2 레벨을 조절하는 NMOS와 PMOS 트랜지스터의 게이트 입력으로 들어가게 되는데, 이들은 각기 저항으로 동작하므로 온(ON)/오프(OFF) 상태에 따라 전압 레벨이 달라진다. 물론 크기에 따라서 저항값을 달리 하므로 VR2 레벨이 달라질 수 있다.
PWRUPB 신호는 파워가 온(ON)이 되고 VBB 및 VPP 레벨이 안정화 된후 발생하는 신호로서 파워 온(ON) 직후 상기 온도 검출부(100)를 초기화 시키는 역할을 한다.
도 3은 도 1에 도시한 제 1 기준전압 발생 회로부(20)의 회로 구성도로서, 파워업 후에 PWRUPB가 '로우'가 되면 VR0라는 안정한 레벨의 전압을 생성한다.
도 4는 도 1에 도시한 제 2 기준전압 발생 회로부(30)의 회로 구성도로서, 상기 제 1 기준전압 발생 회로부(20)로부터 VR0 레벨을 받아들여 전압 디바이서단(22)을 통해 증폭한 VR2를 발생한다. 이때, 출력 신호(VR2)는 온도에 따라 저항값이 변화는 온도 보상부(34)에 의해 그 전압 레벨값을 조절한다.
도 5는 도 1에 도시한 제 3 기준전압 발생 회로부(40)의 회로 구성도로서, 상기 제 1 기준전압 발생 회로부(200)의 출력 신호(VR0)와 상기 제 2 기준전압 발생 회로부(30)의 출력 신호(VR2)를 각각 입력으로 하여 번인(burn-in) 동작시의 고전위(Vpp) 레벨을 맞춰주기 위해 Vint 레벨이 일정한 레벨에서 꺾이도록 제어한다.
도 6a 내지 도 6f는 본 발명의 개략적인 동작을 설명하기 위한 동작 타이밍도이다.
모드 레지스터 셋(mode register set ; MRS) 동작에 의해 카스 (latency)나 버스트 길이를 결정한 후 셀프 리프레시 모드로 접어들게 되면 셀프 리프레시하는 신호가 발생하게 되고 PWRUP가 '하이'인 경우 온도 검출부가 동작하여 온도를 검출하여 온도가 일정한 온도(여기서는 50℃) 이하이면 Vint_DOWN이라는 신호를 발생하여 Vint 레벨을 낮추게 된다.
온도가 50℃ 이상이라면 셀의 데이타 보유 시간이 더 나빠지므로 기존의 전압을 그대로 사용하여 리프레시를 한다. 각 디바이스에 따라 다르겠지만 일반적으로 Vint가 0.1V 내려가면 셀프 리프레시 전류는 7% 정도 줄어든다.
이상에서 설명한 바와 같이, 본 발명의 온도감지기를 가진 셀프 리프레시 전류 감소 회로에 의하면, 상기 메모리 장치가 대기 모드시 사용하는 제 1 내부 동작용 전원을 발생시키는 대기용 내부전압 드라이버 수단과, 상기 메모리 장치가 액티브 모드시 사용하는 제 2 내부 동작용 전원을 발생시키는 액티브용 내부전압 드라이버 수단과, 상기 메모리 장치의 셀프 리프레시 모드시 파워업바 신호에 의해 칩 내부의 온도를 검출하여 검출된 온도에 따라 각기 다른 레벨 신호를 출력하는 온도 검출 수단과, 상기 온도 검출 수단의 출력 신호와 파워업 신호를 입력으로 하여 상기 검출된 온도가 일정 온도 이하이면 상기 대기용 내부전압 드라이버 수단을 동작시키고 일정 온도 이상이면 상기 액티브용 내부전압 드라이버 수단을 동작하도록 제어하는 기준전압 발생 수단으로 구성되어 있으므로, 셀프 리프레시시 온도를 검출하여 일정한 온도 이하이면 낮은 전압에서 리프레시 동작을 하게 하고 일정한 온도 이상에서는 동작전압을 높여 리프레시 동작을 수행하도록 제어함으로써 리프레시 동작시 전류소모를 줄일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 반도체 메모리 장치에 있어서,
    상기 메모리 장치가 대기 모드시 사용하는 제 1 내부 동작용 전원을 발생시키는 대기용 내부전압 드라이버 수단과,
    상기 메모리 장치가 액티브 모드시 사용하는 제 2 내부 동작용 전원을 발생시키는 액티브용 내부전압 드라이버 수단과,
    상기 메모리 장치의 셀프 리프레시 모드시 파워업바 신호에 의해 칩 내부의 온도를 검출하여 검출된 온도에 따라 각기 다른 레벨 신호를 출력하는 온도 검출 수단과,
    상기 온도 검출 수단의 출력 신호와 파워업 신호를 입력으로 하여 상기 검출된 온도가 일정 온도 이하이면 상기 대기용 내부전압 드라이버 수단을 동작시키고 일정 온도 이상이면 상기 액티브용 내부전압 드라이버 수단을 동작하도록 제어하는 기준전압 발생 수단을 구비한 것을 특징으로 하는 온도감지기를 가진 셀프 리프레시 전류 감소 회로.
  2. 제 1항에 있어서, 상기 기준전압 발생 수단은,
    상기 파워업 신호가 들어오면 제 1 기준전압을 발생시키는 제 1 기준전압 발생부와,
    상기 온도 검출 수단의 출력 신호와 제 1 기준전압을 입력으로 하여 상기 대기용 내부전압 드라이버 수단 및 액티브용 내부전압 드라이버 수단의 동작을 각각 제어하는 제 2 기준전압을 발생시키는 제 2 기준전압 발생부와,
    상기 제 1 기준전압 및 제 2 기준전압을 입력으로 하여 상기 대기용 내부전압 드라이버 수단 및 액티브용 내부전압 드라이버 수단의 동작을 각각 제어하는 제 3 기준전압을 발생시키는 제 3 기준전압 발생부로 구성된 것을 특징으로 하는 온도감지기를 가진 셀프 리프레시 전류 감소 회로.
KR1019990025273A 1999-06-29 1999-06-29 온도감지기를 가진 셀프 리프레시 전류 감소 회로 KR20010004581A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025273A KR20010004581A (ko) 1999-06-29 1999-06-29 온도감지기를 가진 셀프 리프레시 전류 감소 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025273A KR20010004581A (ko) 1999-06-29 1999-06-29 온도감지기를 가진 셀프 리프레시 전류 감소 회로

Publications (1)

Publication Number Publication Date
KR20010004581A true KR20010004581A (ko) 2001-01-15

Family

ID=19596899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025273A KR20010004581A (ko) 1999-06-29 1999-06-29 온도감지기를 가진 셀프 리프레시 전류 감소 회로

Country Status (1)

Country Link
KR (1) KR20010004581A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441690B1 (ko) * 2001-06-19 2004-07-27 주식회사 더즈텍 클럭 동기 회로 및 내부 전압 회로를 갖는 반도체 회로 및장치
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US7554869B2 (en) 2003-12-23 2009-06-30 Samsung Electronics Co., Ltd. Semiconductor memory device having internal circuits responsive to temperature data and method thereof
KR100991290B1 (ko) * 2003-11-18 2010-11-01 주식회사 하이닉스반도체 플래시 메모리 장치의 전압 강하 컨버터 회로
US8322922B2 (en) 2008-11-05 2012-12-04 Samsung Electronics Co., Ltd. Method of outputting temperature data in semiconductor device and temperature data output circuit therefor
US10990301B2 (en) 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441690B1 (ko) * 2001-06-19 2004-07-27 주식회사 더즈텍 클럭 동기 회로 및 내부 전압 회로를 갖는 반도체 회로 및장치
KR100991290B1 (ko) * 2003-11-18 2010-11-01 주식회사 하이닉스반도체 플래시 메모리 장치의 전압 강하 컨버터 회로
US7554869B2 (en) 2003-12-23 2009-06-30 Samsung Electronics Co., Ltd. Semiconductor memory device having internal circuits responsive to temperature data and method thereof
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US7965571B2 (en) 2006-09-28 2011-06-21 Hynix Semiconductor Inc. On die thermal sensor
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US7876636B2 (en) 2007-01-03 2011-01-25 Hynix Semiconductor Inc. Semiconductor memory device and method for driving the same
US8322922B2 (en) 2008-11-05 2012-12-04 Samsung Electronics Co., Ltd. Method of outputting temperature data in semiconductor device and temperature data output circuit therefor
US10990301B2 (en) 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
US11449246B2 (en) 2017-02-28 2022-09-20 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same

Similar Documents

Publication Publication Date Title
KR100377421B1 (ko) 반도체 기억 장치
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
KR0166402B1 (ko) 반도체 집적회로
US6813210B2 (en) Semiconductor memory device requiring refresh operation
US20050094444A1 (en) Active termination circuit and method for controlling the impedance of external integrated circuit terminals
US7251170B2 (en) Peripheral voltage generator
KR100965773B1 (ko) 메모리소자의 센스앰프제어회로 및 그 제어방법
KR100643620B1 (ko) 메모리 장치
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
US5717644A (en) Apparatus for varying the refresh rate for a DRAM in response to variation in operating voltages and method thereof
KR100798804B1 (ko) 반도체 메모리 장치
US5712825A (en) Maintaining data integrity in DRAM while varying operating voltages
US7362636B2 (en) Semiconductor memory device
KR20010004581A (ko) 온도감지기를 가진 셀프 리프레시 전류 감소 회로
KR100263256B1 (ko) 광범위한 범위의 전력 공급 전압에 걸쳐 작동할 수 있는 자체 차단형 센스 증폭기
JP4495854B2 (ja) 半導体メモリ装置及びそれの読み出し方法
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
KR20050099846A (ko) 반도체 메모리 장치의 내부전압 발생회로
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
US7599240B2 (en) Internal voltage generator of semiconductor memory device
US20080062800A1 (en) Semiconductor memory device
JP2007134037A (ja) 半導体メモリ装置
KR100650713B1 (ko) 비트 라인 센스 앰프
KR100287889B1 (ko) 셀프 리프레쉬 회로
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060125

Effective date: 20070531