KR100798804B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100798804B1 KR100798804B1 KR1020060059263A KR20060059263A KR100798804B1 KR 100798804 B1 KR100798804 B1 KR 100798804B1 KR 1020060059263 A KR1020060059263 A KR 1020060059263A KR 20060059263 A KR20060059263 A KR 20060059263A KR 100798804 B1 KR100798804 B1 KR 100798804B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- level
- reference voltage
- circuit
- burn
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 번인 모드와 노멀모드에서 모두 효과적으로 내부전압을 제공할 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 번인 모드 테스트신호를 생성하기 위한 번인 조정회로; 상기 번인 모드 신호에 응답하여 번인 테스트용 제1 기준전압을 생성하기 위한 제1 기준전압 발생회로; 노멀 동작시에 사용되는 제1 기준전압을 생성하기 위한 제2 기준전압발생회로; 상기 제1 기준전압 또는 제2 기준전압의 전압레벨을 감지하여 출력하기 위한 감지회로; 및 상기 감지회로에 의해 감지한 결과에 대응하여 내부전압을 생성하기 위한 내부전압 발생회로를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 번인 테스트, 감지, 내부전압.
Description
도1은 본 발명의 제1 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도.
도2는 도1에 도시된 노멀 감지회로의 내부회로도.
도3은 도2의 노멀 감지회로의 동작을 나타내는 파형도.
도4는 도3의 번인용 감지 회로의 동작을 나타내는 파형도.
도5는 본 발명의 제2 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도.
도6은 도5에 도시된 감지회로의 내부회로도.
도7은 노멀 모드에서 도5의 감지회로의 동작을 나타내는 파형도.
도8과 도9는 번인 모드에서 도5의 감지 회로의 동작을 나타내는 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 번인 조정회로 200 : 제1 기준 전원 발생기 회로
300 : 제2 기준 전원 발생기 회로 400 : 감지 회로
500 : 내부 전압 발생기 600 : 내부회로
700 : 전압 조절 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 내부전압을 안정적으로 제공할 수 있는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 다수의 데이터를 저장하고, 원하는 데이터를 제공하기 위한 반도체 장치이다. 반도체 메모리 장치의 주된 동작은 데이터를 정해진 곳에 저장하는 라이트 동작과 저장된 데이터를 출력하는 리드 동작이다. 효과적으로 리드 동작과 라이트 동작을 수행하기 위해서는 다양한 레벨의 내부전압이 필요하게 된다. 반도체 메모리 장치의 리드/라이트 동작을 수행하기 위해서는 다수의 데이터를 저장하는 데이터 저장영역에 사용하는 코어전압과 데이터의 입력과 출력을 위한 주변영역에 사용하는 주변영역용 전압등이 필요하다. 반도체 메모리 장치중에서 가장 널리 사용되고 있는 디램은 하나의 데이터를 저장하기 위한 단위셀을 하나의 모스트랜지스터와 하나의 캐패시터로 구성하고 있다. 일반적으로 단위셀의 모스트랜지스터를 턴온시키기 위해서, 반도체 메모리 장치는 코어전압보다 일정한 레벨이 높은 고전압과, 접지전압보다 일정한 레벨이 더 낮은 레벨의 벌크전압을 사용하고 있다.
반도체 메모리 장치는 외부에서 전원전압과 접지전압을 제공받아 데이터 억세스를 위해 필요한 다양한 내부전압들, 예를 들면 코어전압, 고전압, 벌크전압등을 생성한다. 이를 위해 반도체 메모리 장치는 내부전압 발생회로를 구비하고, 내 부전압 발생회로에서 출력되는 전압레벨이 정해진 전압레벨을 유지하는 지에 대한 감지회로를 구비하고 있다.
한편, 반도체 메모리 장치가 제조되고 나서 다양한 테스트를 진행하여, 제조된 반도체 메모리 장치가 정상적인 동작을 하는지 점검하게 된다. 이때 하는 테스트 중에서 번인 모드 테스트라는 것이 있다. 번인 모드 테스트라는 것은 반도체 메모리 장치에 정상적인 동작시보다 고전압을 인가하고 고온에서 동작하게 하여 잠재적인 불량이 난 단위셀을 조기에 발견하기 위한 것이다. 반도체 메모리 장치가 제조되는 과정에서 다수의 단위셀중 일부의 단위셀에 디팩트가 미세하게 존재하게 되면 잠재적인 불량 상태가 된다. 이 잠재적인 불량을 조기에 발견하기 위해 통상적으로 제공되는 환경보다 더 가혹한 환경속에서 메모리 장치를 동작하게 하는 것이 번인 모드 테스트인 것이다.
따라서, 번인 모드 테스트시에 반도체 메모리 장치는 내부적으로 데이터 억세스 동작을 위한 노멀모드와는 다른 레벨의 내부전압을 생성해야 한다. 반도체 메모리 장치는 노멀모드 내부전압 발생회로와는 별도로 번인 모드 테스트용 내부전압 발생회로를 추가로 구비하고, 번인 모드 테스트용 내부전압 발생회로에서 제공되는 내부전압을 감지하기 위한 감지회로도 추가로 구비해야 한다. 번인 테스트를 위해서 추가로 구비되는 회로의 면적도 반도체 메모리 장치의 회로사이즈를 줄이는 데 큰 문제가 되고 있다.
본 발명은 전술한 문제점을 해결하기 위해서, 번인 모드와 노멀모드에서 모두 효과적으로 내부전압을 제공할 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 번인 모드 테스트신호를 생성하기 위한 번인 조정회로; 상기 번인 모드 신호에 응답하여 번인 테스트용 제1 기준전압을 생성하기 위한 제1 기준전압 발생회로; 노멀 동작시에 사용되는 제1 기준전압을 생성하기 위한 제2 기준전압발생회로; 상기 제1 기준전압 또는 제2 기준전압의 전압레벨을 감지하여 출력하기 위한 감지회로; 및 상기 감지회로에 의해 감지한 결과에 대응하여 내부전압을 생성하기 위한 내부전압 발생회로를 구비하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 번인모드에 대응하는 제1 기준전압을 제공하는 단계; 레벨감지 회로를 이용하여 상기 제1 기준전압의 레벨을 감지하는 단계; 상기 감지된 제1 기준전압의 레벨에 응답하여 번인 테스트용 내부전압을 생성하는 단계; 노멀 모드에 대응하여 제2 기준전압을 제공하는 단계; 상기 레벨감지 회로를 이용하여 상기 제2 기준전압의 레벨을 감지하는 단계; 상기 감지된 제2 기준전압의 레벨에 응답하여 노멀 모드용 내부전압을 생성하는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
또한 본 발명은 제1 기준전압 또는 제2 기준전압을 생성하기 위한 기준전압 발생회로; 번인모드에서 상기 제1 기준전압의 전압레벨을 감지하고, 노멀모드에서 상기 제2 기준전압의 전압레벨을 감지하기 위한 감지회로; 및 상기 감지회로에 의해 감지한 결과에 대응하여 내부전압을 생성하기 위한 내부전압발생회로를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 제1 기준전압 또는 제2 기준전압을 생성하기 위한 기준전압 발생회로; 번인모드에서 제1 전원전압을 인가받아 상기 제1 기준전압의 전압레벨을 감지하고, 노멀모드에서 제2 전원전압을 인가받아 상기 제2 기준전압의 전압레벨을 감지하기 위한 감지회로; 상기 번인모드에서 상기 제1 전원전압의 레벨을 상기 제2 전원전압의 전압레벨로 변경하여 상기 감지회로 제공하기 위한 레벨제어부; 및 상기 감지회로에 의해 감지한 결과에 대응하여 내부전압을 생성하기 위한 내부전압발생회로를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 제1 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도이다.
도1을 참조하여 살펴보며, 본 실시예에 따른 반도체 메모리 장치는 번인조정회로(10), 기준전압 발생회로(20), 번인용 감지회로(30), 노멀용 감지회로(40), 모드선택회로(50), 내부전압 발생기(60) 및 내부회로(70)를 구비한다. 번인조정회로(10)는 번인 모드를 활성화시키기 위한 번인인에이블 신호를 제공하기 위한 회로 이다. 기준전압발생회로(20)는 내부전압(VPP)의 출력레벨에 대한 기준을 정해주기 위한 기준전압(VREF)을 출력하는 회로이다. 번인용 감지회로(30)는 인에이블 신호(E)에 응답하여 활성화되어, 기준전압(VREF)에 응답하여 번인용 기준신호(BEN)을 출력하기 위한 회로이다. 노멀 감지회로(40)는 인에이블 신호(E)의 반전된 신호에 활성화되어 기준전압(VREF)에 응답하여 노멀용 기준신호(EN)을 출력하기 위한 회로이다. 모드 선택회로는 인에이블 신호(E)에 응답하여 번인용 기준신호(BEN) 또는 노멀용 기준신호(EN)을 선택적으로 내부전압 발생기(60)에게 제공하기 위한 회로이다. 내부전압 발생기(60)는 모드 선택 회로에서 출력되는 내부전압 생성신호(IE)에 응답하여 내부전압(VPP)을 생성한다. 내부전압 발생기(60)는 내부전압(VPP)을 생성하여 내부회로(70)에게 제공한다. 여기서 내부회로(70)는 반도체 메모리 장치의 내부전압을 사용하는 모든 회로가 포함될 수 있다. 또한, 인버터(I1)에 의해서 항상 다른 로직 레벨의 인에이블 신호가 번인용 감지회로(30)과 노멀 감지회로(40)에 각각 입력이 되어, 번인용 감지회로(30)과 노멀 감지회로(40)는 항상 선택적으로 인에이블 상태가 된다.
번인 모드 테스트시에는 번인조정회로(10)가 인에이블 신호(E)를 생성하여 출력하면, 번인용 감지회로(30)에는 활성화된 인에이블 신호(E)가 제공되고, 노멀 감지회로(40)에는 반전된 인에이블 신호(E)가 제공된다. 따라서 번인용 감지회로(30)은 인에이블 상태가 되고, 노멀 감지회로(40)는 디스에이블 상태가 된다. 인에이블 신호(E)는 모드 선택회로(50)로도 제공되며, 모드선택회로(50)는 번인용 감지호로(30)에서 제공되는 번인용 기준신호(BEN)에 대응하는 신호를 내부전압 생성 회로(IE)로 출력한다. 기준전압 발생회로(20)는 기준전압(VERF)을 번인용 감지회로(30)과 노멀 감지회로(40)에 각각 제공한다.
번인용 감지회로(30)는 기준전압(VREF)에 응답하여 번인용 기준신호(BEN)을 출력한다. 모드 선택회로(50)는 번인용 기준신호(BEN)에 대응하는 내부전압 생성회로(IE)를 내부전압 발생기(60)로 출력한다. 내부전압 발생기(60)는 내부전압 생성신호(IE)에 응답하여 내부전압(VPP)를 생성하여 내부회로(70)로 제공한다.
이어서 노멀 모드에는 인에이블 신호(E)가 비활성화 상태가 되어 번인용 감지회로(30)는 디스에이블 상태가 되고, 노멀 감지회로(40)는 인에이블 상태가 된다. 기준전압 발생회로(20)는 기준전압(VERF)을 번인용 감지회로(30)과 노멀 감지회로(40)에 각각 제공한다. 노멀용 감지회로(40)는 기준전압(VREF)에 응답하여 노멀용 기준신호(EN)을 모드선택회로(50)로 제공한다. 모드선택회로(50)는 노멀용 기준신호(EN)에 대응하는 내부전압 생성신호(IE)를 내부전압 발생기(60)로 출력한다. 내부전압 발생기(60)는 내부전압 생성신호(IE)에 응답하여 내부전압(VPP)를 생성하여 내부회로(70)로 제공한다.
여기서 내부전압(VPP)는 반도체 메모리 장치가 내부적으로 사용하는 다양한 전압중 하나가 될 수 있다. 예를 들어 내부전압은 코어영역에서 사용하는 코어전압, 주변영역에서 사용하는 주변영역용 구동전압, 모스트랜지스터의 턴온 및 턴오프에 사용되는 고전압과 저전압중 하나가 될 수 있는 것이다. 고전압은 반도체 메모리 장치로 입력되는 전원전압보다 전압레벨이 높은 전압이며, 저전압은 접지전압레벨보다 낮은 전압레벨을 유지하는 전압이다. 저전압은 모스트랜지스터의 벌크전 압으로 주로 사용된다.
도2는 도1에 도시된 노멀 감지회로의 내부회로도이다.
도2에 도시된 바와 같이, 노멀 감지회로(40)는 내부전압발생기(60)에서 출력하는 내부전압(VPP)의 전압레벨을 디바디딩하기 위한 저항들(R1,R2)과, 저항들(R1,R2)에 의해 디바이딩 된 비교전압(C)와 기준신호(VREF)를 비교하기 위한 비교기를 구성하는 모스트랜지스터(MP1,MP2,MN1,MN2,MN3)와, 비교기에서 출력되는 신호를 반전하여 노멀용 기준신호(EN)로 출력하기 위한 인버터를 이루는 모스트랜지스터(MP3,MN4)를 구비한다. 또한 번인용 감지회로의 내부 구성도 도2에 도시된 노멀 감지회로와 같은 형태로 구성되고, 출력하는 신호는 번인용 기준신호(BEN)가 된다.
노멀 감지회로(40)는 내부전압(VPP)의 전압레벨이 예정된 레벨 이상이 될 때에는 더 이상 내부전압 발생기(60)가 동작되지 않도록 노멀용 기준신호(EN)를 로우레벨로 비활성화시켜 출력한다. 내부전압(VPP)의 전압레벨이 예정된 레벨이하로 떨어질 때에는 내부전압 발생기(60)가 동작되도록 노멀용 기준신호(EN)를 하이레벨로 활성화시여 출력한다. 또한 번인 감지회로(30)도 노멀 감지회로(40)과 같은 형태의 동작을 번인 모드에서 하게 된다.
내부전압(VPP)이 예정된 레벨 이상의 레벨을 유지하는 경우에는 저항들(R1,R2)에 의해 디바이드된 비교전압(C)이 기준전압(VERF)의 전압레벨보다 높게 된다. 따라서 2개의 모스트랜지스터(MN1,MN2)중 모스트랜지스터(MN1)가 상대적으로 더 많이 턴온 상태를 유지하게 된다. 전류미러를 구성하는 모스트랜지스터(MP1,MP2)에 의해 같은 전류양이 모스트랜지스터(MN1,MN2)로 공급된다. 따라서 상대적으로 더 많이 턴온된 모스트랜지스터(MN1)가 더 적게 턴온된 모스트랜지스터(MN2)보다 더 많은 전류를 흐르게 한다. 모스트랜지스터(MN2)가 충분히 전류를 흐르게 하지 못하기 때문에 모스트랜지스터(MP2)를 통해 흐르는 전류는 노드(DETCM)의 전압레벨을 상승시킨다. 노드(DETCM)의 전압레벨이 상승함에 따라 노멀 감지회로(40)에서 최종 출력되는 노멀용 기준신호(EN)는 로우레벨로 비활성화상태를 유지하게 되는 것이다.
내부전압(VPP)이 예정된 레벨이하로 떨어지는 경우에는 저항들(R1,R2)에 의해 디바이드된 비교전압(C)이 기준전압(VERF)의 전압레벨보다 낮게 된다. 따라서 2개의 모스트랜지스터(MN1,MN2)중 모스트랜지스터(MN2)이 상대적으로 더 많이 턴온상태를 유지하게 된다. 전류미러를 구성하는 모스트랜지스터(MP1,MP2)에 의해 같은 전류양이 모스트랜지스터(MN1,MN2)로 공급된다. 따라서 상대적으로 더 많이 턴온된 모스트랜지스터(MN2)가 더 적게 턴온된 모스트랜지스터(MN1)보다 더 많은 전류를 흐르게 한다. 모스트랜지스터(MN2)가 충분히 전류를 흐르게 하기 때문에 노드(DETCM)의 전압레벨은 계속해서 떨어진다. 노드(DETCM)의 전압레벨이 떨어짐에 따라 노멀 감지회로(40)에서 최종 출력되는 노멀용 기준신호(EN)는 하이레벨로 활성화 상태로 출력된다.
도3은 도2의 노멀 감지회로의 동작을 나타내는 시뮬레이션 파형도이다. 도3은 전원전압의 전압레벨이 1.8V이고, 내부전압(VPP)의 목표전압이 3.0V일 때, 각각 내부전압이 3.2V와 2.8V 일 때의 시뮬레이션을 한 파형도이다. 도4는 도3의 번인용 감지 회로의 동작을 나타내는 파형도이다. 도4는 전원전압의 전압레벨이 2.5V이고, 내부전압(VPP)의 목표전압이 4.0V일 때, 각각 내부전압이 3.8V와 4.2V일 때의 시뮬레이션을 한 파형도이다. 여기서 노멀감지회로(30)와 번인용 감지회로(40)에 각각 입력되는 기준전압(VREF)는 0.8V를 유지한다.
이렇게 노멀감지회로(30)와 번인용 감지회로(40)에 각각 입력되는 기준전압(VREF)을 같은 전압레벨로 하기 때문에, 각각 내부적으로 비교전압을 제공하는 저항의 저항값을 서로 다르게 배치시켜야 한다. 예를 들어 노멀감지회로(30)의 저항(R1,R2)은 3.0V로 입력되는 내부전압을 디바이딩하여야 하고, 번인용 감지회로(40)에 배치되는 저항은 4.0V를 디바이딩 해야 하는 것이다. 이로 인해 번인용 감지회로와 노멀용 감지회로(40)를 구분하여 배치하게 되고, 번인용 감지회로(30)에 배치되는 모스트랜지스터의 사이즈도 노멀 감지회로(40)에 배치되는 모스트랜지스터의 사이즈와 달리 배치되어야 한다. 전류소모를 줄이기 위해 노멀 감지회로(40)와 번인용감지회로(30)에 배치되는 저항은 큰 저항값을 가지도록 설계되어야 한다. 이런 사실들로 인해 반도체 메모리 장치의 회로면적이 증가되는 문제점이 있다. 이를 해결하기 위해, 본 발명에서는 하나의 감지회로가 번인용 감지회로와 노멀 감지회로의 역할을 하도록 하고, 감지하는 전압레벨이 변할 때에는 감지회로의 감지레벨이 조정될 수 있는 반도체 메모리 장치를 제안한다.
도5는 본 발명의 제2 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도이다.
도5에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 번인조정 회로(100), 제1 기준전압 발생회로(200), 제2 기준전압 발생회로(300), 감지회로(400)와, 내부전압 발생기(500), 내부회로(600) 및 전압조절회로(700)를 구비한다. 번인조정회로(100)는 번인 모드를 활성화시키기 위한 번인 모드 신호(E2)를 제공하기 위한 회로이다. 제1 기준전압 발생회로(200)는 번인 모드 신호(E2)의 제1 레벨에 응답하여 번인 모드에서 기준전압(VREF)을 감지회로(400)로 제공한다. 제2 기준전압 발생회로(300)는 노멀 모드에서 기준전압(VREF)을 감지회로(400)로 제공한다. 제2 기준전압 생성회로(300)는 번인 모드 신호의 제2 레벨에 응답하여 활성화된다. 또한, 제1 기준전압 발생회로(100)와 상기 제2 기준전압 발생회로(200)는 선택적으로 활성화되고, 제1 기준전압과 상기 제2 기준전압은 하나의 기준노드를 통해 감지회로로 제공된다. 감지회로(400)는 입력되는 기준전압(VREF)에 대응하여 내부전압 생성신호(ENA)를 내부전압 발생기(500)로 제공한다. 내부전압 발생기(500)는 내부전압 생성신호(ENA)에 응답하여 내부전압(VPP)를 생성하여 내부회로(600)을 제공한다. 전압조절회로(700)는 감지회로(400)에서 감지하는 전압레벨을 조정하기 위해 제어신호(TEST)를 감지회로(400)로 출력한다.
번인 조정회로(100)는 번인모드를 위한 번인 모드 신호(E2)를 생성하여 출력한다. 제1 기준전압 발생회로(200)는 번인 모드 신호(E2)에 활성화되어 기준전압(VREF)를 생성하여 감지회로(400)로 출력한다. 이 기준전압(VREF)은 번인모드를 위한 전압레벨을 유지하는 신호이다. 노멀모드에서는 제2 기준전압 발생회로(300)가 활성화되어 노멀모드를 위한 기준전압(VREF)를 생성하여 감지회로(400)로 출력한다. 감지회로(400)는 노멀모드에서 제2 기준전압 발생회로(300)에서 제공되는 기 준전압(VREF)에 대응하여 내부전압 생성회로(ENA)를 출력하고, 번인모드에서는 제1 기준전압 발생회로(200)에서 제공되는 기준전압(VREF)에 대응하여 내부전압 생성신호(ENA)를 출력하게 된다. 따라서 감지회로(400)는 번인모드와 노멀모드시에 각각 감지하는 전압레벨을 달리하게 되는데, 이것은 전압조절회로에서 출력되는 테스트신호에 의해 조절된다. 내부전압 발생기(500)는 내부전압 생성신호(ENA)에 응답하여 내부전압(VPP)을 생성하여 내부회로(600)로 출력하게 된다. 여기서 제1 기준전압이 번인모드에서 사용되는 것이므로, 제1 기준전압의 전압레벨을 제2 기준전압의 전압레벨보다 더 높게 하는 것이 바람직하나, 그 반대로 하여 회로를 구성할 수도 있다.
또한 여기서 내부전압(VPP)은 반도체 메모리 장치가 내부적으로 사용하는 다양한 전압중 하나가 될 수 있다. 예를 들어 내부전압은 코어영역에서 사용하는 코어전압, 주변영역에서 사용하는 주변영역용 구동전압, 모스트랜지스터의 턴온 및 턴오프에 사용되는 고전압과 저전압중 하나가 될 수 있는 것이다. 고전압은 반도체 메모리 장치로 입력되는 전원전압보다 전압레벨이 높은 전압이며, 저전압은 접지전압레벨보다 낮은 전압레벨을 유지하는 전압이다. 저전압은 모스트랜지스터의 벌크전압으로 주로 사용된다.
도6은 도5에 도시된 감지회로의 내부회로도이다.
도6에 도시된 바와 같이, 감지회로(400)는 내부전압(VPP)의 전압레벨을 디바이딩하여 비교전압(C)을 출력하기 위한 전압 디바이더(410)와, 비교전압(C)과 기준노드를 통해 제공되는 기준전압(VREF)을 비교하기 위한 비교부(430)와, 비교 부(430)에서 비교하는 전압의 레벨을 조절하기 위한 레벨제어부(420)와, 비교부(430)에서 비교한 결과에 대응하여 내부전압 생성신호(ENA)를 출력하기 위한 생성신호 출력부(440)를 구비한다.
디바이더부(410)는 일측이 내부전압(VPP)을 인가받는 저항(R3)과, 일측이 저항(R3)의 타측에 접속되고, 타측이 접지전압 공급단(VSS)에 접속된 저항(R4)을 구비하며, 저항(R3)과 저항(R4)의 공통노드에서 비교전압(C)을 제공한다. 여기서 디바이더부(410)에 의해 디바이딩되는 전압레벨은 노멀모드에서의 내부전압(VPP)의 전압레벨과 그 때의 기준전압(VREF)의 비와, 번인모드에서 내부전압(VPP)의 전압레벨과 그 때의 기준전압(VREF)의 비를 고려하여 정하도록 한다.
비교부(430)는 전류미러를 형성하기 위한 모스트랜지스터(MP5,MP6)와, 모스트랜지스터(MP5)와 일측이 접속되고 게이트로 비교전압(C)을 인가받는 모스트랜지스터(MN5)와, 기준노드를 통해 제공되는 기준전압(VREF)을 게이트로 인가받고 일측이 모스트랜지스터(MP6)와 접속되는 모스트랜지스터(MN6)와, 모스트랜지스터(MN5,MNN6)의 타측과 접지전압 공급단(VSS)에 접속되며, 게이트로 인에이블 신호(ENABLE)를 입력받는 모스트랜지스터(MN&)를 구비한다.
레벨제어부(420)는 전원전압 공급단(VDD)과 비교부(430)의 사이에 배치된 저항(R)과, 전압조절 회로(700)에서 출력되는 제어신호(TEST)를 게이트로 인가받으며, 저항(R5)의 일측과 타측에 각각 일측과 타측이 접속된 모스트랜지스터(MP4)를 구비한다. 생성신호 출력부(440)는 비교부(430)의 출력신호를 반전하여 내부전압 생성신호(ENB)를 출력하기 위한 인버터를 구비한다. 인버터는 모스트랜지스 터(MP7,MN7)로 구성된다.
먼저, 정상모드일 경우에 동작을 살펴본다. 정상모드에서는 제2 기준전원발생회로(300)에서 기준전압(VREF)를 감지회로(400)로 출력한다. 인에이블신호(ENABLE)는 하이레벨로 입력되어, 모스트랜지스터(MN7)는 턴온상태이다. 전압조절회로(700)에서 출력되는 제어신호(TEST)는 로우레벨로 입력되어 모스트랜지스터(MP4)는 턴온 상태이다.
내부전압 발생기(500)에서 출력되는 내부전압(VPP)가 예정된 레벨 이상을 유지하는 경우에는 디바이더부(410)에서 출력되는 비교전압(C)도 기준전압(VREF)보다 상대적으로 높다. 따라서 2개의 모스트랜지스터(MN5,MN6)중 모스트랜지스터(MN5)가 상대적으로 더 많이 턴온 상태를 유지하게 된다. 전류미러를 구성하는 모스트랜지스터(MP5,MP6)에 의해 같은 전류양이 모스트랜지스터(MN5,MN6)로 공급된다. 따라서 상대적으로 더 많이 턴온된 모스트랜지스터(MN5)가 더 적게 턴온된 모스트랜지스터(MN6)보다 더 많은 전류를 흐르게 한다. 모스트랜지스터(MN6)가 충분히 전류를 흐르게 하지 못하기 때문에 모스트랜지스터(MP6)를 통해 흐르는 전류는 노드(DETCM)의 전압레벨을 상승시킨다. 노드(DETCM)의 전압레벨이 상승함에 따라 감지회로(400)에서 최종 출력되는 내부전압 생성신호(ENA)는 로우레벨로 비활성화상태를 유지하게 된다.
내부전압(VPP)이 예정된 레벨이하로 떨어지는 경우에는 디바이더부(410)에 의해 제공되는 비교전압(C)이 기준전압(VERF)의 전압레벨보다 낮게 된다. 따라서 2개의 모스트랜지스터(MN5,MN6)중 모스트랜지스터(MN6)이 상대적으로 더 많이 턴온상태를 유지하게 된다. 전류미러를 구성하는 모스트랜지스터(MP5,MP6)에 의해 같은 전류양이 모스트랜지스터(MN5,MN6)로 공급된다. 따라서 상대적으로 더 많이 턴온된 모스트랜지스터(MN6)가 더 적게 턴온된 모스트랜지스터(MN5)보다 더 많은 전류를 흐르게 한다. 모스트랜지스터(MN6)가 충분히 전류를 흐르게 하기 때문에 노드(DETCM)의 전압레벨은 계속해서 떨어진다. 노드(DETCM)의 전압레벨이 떨어짐에 따라 감지회로(400)에서 최종 출력되는 내부전압 생성신호(ENA)는 하이레벨로 활성화되어 출력된다.
계속해서 번인모드인 경우를 살펴본다. 번인 모드일 때에 내부전압(VPP)의 목표 레벨가 4V이고, 전원전압(VDD)의 레벨이 2.5V로 입력되고, 기준전압의 레벨이 1.07V라고 가정한다. 참고로 번인모드에 비해 노멀모드일 경우 기준전압은 0.8V가 되고, 전원전압은 1.8V가 된다. 번인모드에서 번인모드 신호(E2)가 활성화되고, 제1 기준전압 발생회로(200)에서 기준전압(VREF)을 출력한다. 인에이블 신호(ENABLE)는 하이레벨로 입력되어 모스트랜지스터(MN7)는 턴온상태를 유지한다. 제어신호(TEST)는 하이레벨로 입력되어 모스트랜지스터(MP4)는 턴오프상태가 된다. 따라서 번인모드에서 비교부(430)는 외부전원을 그대로 입력받는 것이 아니고 저항(R)에 의해 감압된 전압을 입력받게 된다.
내부전압 발생기(500)에서 출력되는 내부전압(VPP)이 예정된 레벨 이상을 유지하는 경우에는 디바이더부(410)에서 출력되는 비교전압(C)도 기준전압(VREF)보다 상대적으로 높다. 따라서 2개의 모스트랜지스터(MN5,MN6)중 모스트랜지스터(MN5)가 상대적으로 더 많이 턴온 상태를 유지하게 된다. 전류미러를 구성하는 모스트랜지스터(MP5,MP6)에 의해 같은 전류양이 모스트랜지스터(MN5,MN6)로 공급된다.
여기서 중요하게 살펴볼 것은 번인모드에서 전원전압 공급단(VDD)으로 제공되는 전원전압은 노멀모드에서 제공되는 전원전압보다 높은 레벨이다. 여기서는 1.8V 보다 높은 2.5V이다. 그러나 레벨제어부(420)의 저항으로 인해 번인모드에서 외부에서 제공되는 전압레벨이 노멀모드에서 보다 높다고 하더라도 결국 비교부(430)에 제공되는 구동전압의 레벨은 노멀모드에서의 전원전압 레벨과 같은 레벨을 유지할 수 있게 된다. 저항(R)의 저항값을 조절하면 비교부에 제공되는 구동전압의 레벨은 적당하게 조절할 수 있다.
계속해서 살펴보면, 상대적으로 더 많이 턴온된 모스트랜지스터(MN5)가 더 적게 턴온된 모스트랜지스터(MN6)보다 더 많은 전류를 흐르게 한다. 모스트랜지스터(MN6)가 충분히 전류를 흐르게 하지 못하기 때문에 모스트랜지스터(MP6)를 통해 흐르는 전류는 노드(DETCM)의 전압레벨을 상승시킨다. 노드(DETCM)의 전압레벨이 상승함에 따라 감지회로(400)에서 최종 출력되는 내부전압 생성신호(ENA)는 로우레벨로 비활성화상태를 유지하게 된다.
내부전압(VPP)이 예정된 레벨이하로 떨어지는 경우에는 디바이더부(410)에 의해 제공되는 비교전압(C)이 기준전압(VERF)의 전압레벨보다 낮게 된다. 따라서 2개의 모스트랜지스터(MN5,MN6)중 모스트랜지스터(MN6)이 상대적으로 더 많이 턴온상태를 유지하게 된다. 전류미러를 구성하는 모스트랜지스터(MP5,MP6)에 의해 같은 전류양이 모스트랜지스터(MN5,MN6)로 공급된다. 따라서 상대적으로 더 많이 턴온된 모스트랜지스터(MN6)가 더 적게 턴온된 모스트랜지스터(MN5)보다 더 많은 전류를 흐르게 한다. 모스트랜지스터(MN6)가 충분히 전류를 흐르게 하기 때문에 노드(DETCM)의 전압레벨은 계속해서 떨어진다. 노드(DETCM)의 전압레벨이 떨어짐에 따라 감지회로(400)에서 최종 출력되는 내부전압 생성신호(ENA)는 하이레벨로 활성화되어 출력된다. 내부전압 생성신호(ENA)가 하이레벨로 활성화되어 출력되면, 내부전압 발생기(500)는 내부전압(VPP)을 원래의 전압레벨로 상승시켜 출력하게 된다.
도7은 노멀 모드에서 도5의 감지회로의 동작을 나타내는 파형도이다. 도7은 노멀모드에서 전원전압의 전압레벨이 1.8V이고, 내부전압(VPP)의 목표전압이 3.0V일 때, 각각 내부전압이 3.2V와 2.8V 일 때의 시뮬레이션을 한 파형도이다. 도8은 번인모드에서 감지 회로의 동작을 나타내는 파형도이다. 여기서 감지회로(400)에 입력되는 기준전압(VREF)는 번인모드에서는 0.8V를 유지한다. 도8은 전원전압의 전압레벨이 2.5V이고, 내부전압(VPP)의 목표전압이 4.0V일 때, 각각 내부전압이 3.8V와 4.2V일 때의 시뮬레이션을 한 파형도이다. 여기서 감지회로(400)에 입력되는 기준전압(VREF)는 번인모드에서는 1.07V를 유지한다.
도9는 번인 모드에서 감지회로(400)의 리스펀스 타임을 나타내는 시뮬레이션 파형도이다. 도9에 도시된 바와 같이, 제어신호(TEST)를 하이레벨 또는 로우레벨로 출력시켜 내부전압 생성신호(ENA)의 리스펀스 타임을 조절할 수 있음을 알 수 있다. 즉, 제어신호(TEST)에 의해 레벨제어부(420)의 저항값을 조절하여 비교부(430)에 전해지는 구동전압의 레벨을 조절할 수 있고, 그로 인해 내부전압 생성신호(ENA)가 출력되는 타이밍을 조절할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 번인모드와 노멀 동작시에 하나의 감지회로를 이용하여 내부전압을 제공할 수 있게 되었다. 따라서 보다 효과적으로 회로면적을 사용하면서도 번인모드와 노멀 동작시에 안정적인 내부전압을 신뢰성있게 제공할 수 있다.
Claims (29)
- 번인 모드 테스트신호를 생성하기 위한 번인 조정회로;상기 번인 모드 신호에 응답하여 번인 테스트용 제1 기준전압을 생성하기 위한 제1 기준전압 발생회로;노멀 동작시에 사용되는 제2 기준전압을 생성하기 위한 제2 기준전압발생회로;상기 제1 기준전압 또는 상기 제2 기준전압의 전압레벨을 감지하여 출력하기 위한 감지회로; 및상기 감지회로에 의해 감지한 결과에 대응하여 내부전압을 생성하기 위한 내부전압 발생회로를 구비하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 제2 기준전압 발생회로는 상기 번인 모드 신호에 응답하여 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 제1 기준전압의 전압레벨이 상기 제2 기준전압의 전압레벨보다 더 높은 것을 특징으로 하는 반도체 메모리 장치.
- 제 3 항에 있어서,상기 감지회로로 제공되는 구동전압의 전압레벨을 제어하기 위한 전압조절회로 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 4 항에 있어서,상기 내부전압은벌크전압, 고전압. 코어전압중 하나인 것을 특징으로 하는 반도체 메모리 장치.
- 제 5 항에 있어서,상기 제1 기준전압 발생회로와 상기 제2 기준전압 발생회로는 선택적으로 활성화되고, 제1 기준전압과 상기 제2 기준전압은 기준노드를 통해 선택적으로 제공되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 6 항에 있어서,상기 감지회로는상기 내부전압의 전압레벨을 디바이딩하여 비교전압을 출력하기 위한 전압 디바이더;상기 비교전압과 상기 기준노드를 통해 제공되는 기준전압을 비교하기 위한 비교부;상기 비교부로 제공되는 구동전압의 레벨을 조절하기 위한 레벨제어부; 및상기 비교부에서 비교한 결과에 대응하여 내부전압 생성신호를 출력하기 위한 생성신호 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서,상기 레벨제어부에 의해 조절되는 구동전압의 폭은 번인모드에서 제공되는 전원전압과 노멀모드에서 제공되는 전원전압의 전압레벨의 차이에 대응하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서,상기 디바이더는,일측이 상기 내부전압을 인가받는 제1 저항; 및일측이 상기 제1 저항의 타측에 접속되고, 타측이 접지전압 공급단에 접속된 제2 저항을 구비하며, 상기 제1 저항과 제2 저항의 공통노드에서 상기 비교전압을 제공하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서,상기 비교부는전류미러를 형성하기 위한 제1 및 제2 모스트랜지스터;상기 제1 모스트랜지스터와 일측이 접속되고 게이트로 상기 비교전압을 인가받는 제3 모스트랜지스터;상기 기준노드를 통해 제공되는 기준전압을 게이트로 인가받고 일측이 상기 제2 모스트랜지스터와 접속되는 제4 모스트랜지스터; 및상기 제3 및 제4 모스트랜지스터의 타측과 접지전압 공급단에 접속되며 게이트로 인에이블 신호를 입력받는 제5 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서,상기 레벨제어부는전원전압 공급단과 상기 비교부의 사이에 배치된 저항;상기 전압조절 회로에서 출력되는 제어신호를 게이트로 인가받으며, 상기 저항의 일측과 타측에 일측과 타측이 각각 접속된 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서상기 생성신호 출력부는 비교부의 출력신호를 반전하여 상기 내부전압 생성신호를 출력하기 위한 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 번인모드에 대응하는 제1 기준전압을 제공하는 단계;감지회로를 이용하여 상기 제1 기준전압의 레벨을 감지하는 단계;상기 감지된 제1 기준전압의 레벨에 응답하여 번인 테스트용 내부전압을 생성하는 단계;노멀 모드에 대응하여 제2 기준전압을 제공하는 단계;상기 감지회로를 이용하여 상기 제2 기준전압의 레벨을 감지하는 단계;상기 감지된 제2 기준전압의 레벨에 응답하여 노멀 모드용 내부전압을 생성하는 단계를 포함하는 반도체 메모리 장치의 구동방법.
- 제 13 항에 있어서,상기 제2 기준전압의 레벨을 감지하기 전 상기 감지회로의 감지레벨을 변경시키는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
- 제 14 항에 있어서,상기 제1 기준전압은 상기 제2 기준전압보다 전압레벨이 높은 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
- 제 13 항에 있어서,상기 내부전압은상기 벌크전압, 고전압. 코어전압중 하나인 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
- 제1 기준전압 또는 제2 기준전압을 생성하기 위한 기준전압 발생회로;번인모드에서 상기 제1 기준전압의 전압레벨을 감지하고, 노멀모드에서 상기 제2 기준전압의 전압레벨을 감지하기 위한 감지회로; 및상기 감지회로에 의해 감지한 결과에 대응하여 내부전압을 생성하기 위한 내부전압발생회로를 구비하는 반도체 메모리 장치.
- 제 17 항에 있어서,제1 기준전압의 전압레벨이 제2 기준전압은 전압레벨보다 더 높은 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서,상기 감지회로로 제공되는 구동전압의 레벨을 제어하기 위한 전압조절회로 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서,상기 내부전압은벌크전압, 고전압. 코어전압중 하나인 것을 특징으로 하는 반도체 메모리 장 치.
- 제 17 항에 있어서,상기 감지회로는상기 내부전압의 전압레벨을 디바이딩하여 비교전압을 출력하기 위한 전압 디바이더;상기 비교전압과 상기 기준노드를 통해 제공되는 상기 제1 기준전압 또는 제2 기준전압 비교하기 위한 비교부;상기 비교부에서 비교하는 전압의 레벨을 조절하기 위한 레벨제어부; 및상기 비교부에서 비교한 결과에 대응하여 내부전압 생성신호를 출력하기 위한 생성신호 출력부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서,상기 레벨제어부에 의해 조절되는 구동전압의 폭은 번인모드에서 제공되는 전원전압과 노멀모드에서 제공되는 전원전압의 전압레벨의 차이에 대응하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서,상기 디바이더는,일측이 상기 내부전압을 인가받는 제1 저항; 및일측이 상기 제1 저항의 타측에 접속되고, 타측이 접지전압 공급단에 접속된 제2 저항을 구비하며, 상기 제1 저항과 제2 저항의 공통노드에서 상기 비교전압을 제공하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서,상기 비교부는전류미러를 형성하기 위한 제1 및 제2 모스트랜지스터;상기 제1 모스트랜지스터와 일측이 접속되고 게이트로 상기 비교전압을 인가받는 제3 모스트랜지스터;상기 기준노드를 통해 제공되는 기준전압을 게이트로 인가받고 일측이 상기 제2 모스트랜지스터와 접속되는 제4 모스트랜지스터; 및상기 제3 및 제4 모스트랜지스터의 타측과 접지전압 공급단에 접속되며 게이트로 인에이블 신호를 입력받는 제5 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서,상기 레벨제어부는전원전압 공급단과 상기 비교부의 사이에 배치된 저항;상기 전압조절 회로에서 출력되는 제어신호를 게이트로 인가받으며, 상기 저항의 일측과 타측에 일측과 타측이 각각 접속된 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 21 항에 있어서상기 생성신호 출력부는 비교부의 출력신호를 반전하여 상기 내부전압 생성신호를 출력하기 위한 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제1 기준전압 또는 제2 기준전압을 생성하기 위한 기준전압 발생회로;번인모드에서 제1 전원전압을 인가받아 상기 제1 기준전압의 전압레벨을 감지하고, 노멀모드에서 제2 전원전압을 인가받아 상기 제2 기준전압의 전압레벨을 감지하기 위한 감지회로;상기 번인모드에서 상기 제1 전원전압의 레벨을 상기 제2 전원전압의 전압레벨로 변경하여 상기 감지회로 제공하기 위한 레벨제어부; 및상기 감지회로에 의해 감지한 결과에 대응하여 내부전압을 생성하기 위한 내 부전압발생회로를 구비하는 반도체 메모리 장치.
- 제 27 항에 있어서,상기 제1 기준전압의 전압레벨이 상기 제2 기준전압의 전압레벨보다 더 높은 것을 특징으로 하는 반도체 메모리 장치.
- 제 28 항에 있어서,상기 내부전압은벌크전압, 고전압. 코어전압중 하나인 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059263A KR100798804B1 (ko) | 2006-06-29 | 2006-06-29 | 반도체 메모리 장치 |
US11/647,707 US7539072B2 (en) | 2006-06-29 | 2006-12-29 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059263A KR100798804B1 (ko) | 2006-06-29 | 2006-06-29 | 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080001127A KR20080001127A (ko) | 2008-01-03 |
KR100798804B1 true KR100798804B1 (ko) | 2008-01-29 |
Family
ID=38876461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060059263A KR100798804B1 (ko) | 2006-06-29 | 2006-06-29 | 반도체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7539072B2 (ko) |
KR (1) | KR100798804B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100873613B1 (ko) * | 2006-11-14 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 및 방법 |
EP2116998B1 (en) * | 2007-03-02 | 2018-08-15 | III Holdings 12, LLC | Post-filter, decoding device, and post-filter processing method |
JP5104118B2 (ja) * | 2007-08-09 | 2012-12-19 | 富士通セミコンダクター株式会社 | 内部電源回路 |
KR20140068649A (ko) * | 2012-11-28 | 2014-06-09 | 에스케이하이닉스 주식회사 | 내부전압 생성회로 |
KR102043723B1 (ko) * | 2013-02-28 | 2019-12-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 프로세서와 시스템 |
KR20160122411A (ko) * | 2015-04-14 | 2016-10-24 | 에스케이하이닉스 주식회사 | 반도체 장치 |
USD804192S1 (en) | 2015-12-18 | 2017-12-05 | Kimberly-Clark Worldwide, Inc. | Wiping sheet with surface pattern |
USD825195S1 (en) | 2017-09-22 | 2018-08-14 | Kimberly-Clark Worldwide, Inc. | Wipe with embossing pattern |
KR20210139064A (ko) * | 2020-05-13 | 2021-11-22 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990006207A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 메모리 소자의 내부 전압 발생기 |
KR20030032680A (ko) * | 2001-10-19 | 2003-04-26 | 삼성전자주식회사 | 반도체 메모리 장치의 고전압 검출 회로 |
KR20040011835A (ko) * | 2002-07-30 | 2004-02-11 | 삼성전자주식회사 | 향상된 테스트 모드를 갖는 반도체 메모리 장치 |
KR20040108017A (ko) * | 2003-06-16 | 2004-12-23 | 주식회사 하이닉스반도체 | 내부전압 발생기 |
KR20050011453A (ko) * | 2003-07-23 | 2005-01-29 | 매그나칩 반도체 유한회사 | 내부전압 생성 회로 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2945508B2 (ja) * | 1991-06-20 | 1999-09-06 | 三菱電機株式会社 | 半導体装置 |
US6059450A (en) * | 1996-12-21 | 2000-05-09 | Stmicroelectronics, Inc. | Edge transition detection circuitry for use with test mode operation of an integrated circuit memory device |
US6014336A (en) * | 1997-04-30 | 2000-01-11 | Texas Instruments Incorporated | Test enable control for built-in self-test |
US6038181A (en) * | 1998-08-18 | 2000-03-14 | Internatioal Business Machines Corp. | Efficient semiconductor burn-in circuit and method of operation |
US6292415B1 (en) * | 1999-09-28 | 2001-09-18 | Aehr Test Systems, Inc. | Enhancements in testing devices on burn-in boards |
JP2001189099A (ja) * | 2000-01-04 | 2001-07-10 | Mitsubishi Electric Corp | 基準電圧発生回路、半導体記憶装置及びそのバーンイン方法 |
JP2002033363A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | 半導体ウエハ、半導体チップ、および半導体装置の製造方法 |
DE10345469A1 (de) * | 2003-09-30 | 2005-05-12 | Infineon Technologies Ag | Schaltungsanordnung zur Einstellung einer Spannungsversorgung für einen Testbetrieb eines integrierten Speichers |
KR100533385B1 (ko) * | 2004-04-16 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체 메모리 테스트 방법 |
-
2006
- 2006-06-29 KR KR1020060059263A patent/KR100798804B1/ko not_active IP Right Cessation
- 2006-12-29 US US11/647,707 patent/US7539072B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990006207A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 메모리 소자의 내부 전압 발생기 |
KR20030032680A (ko) * | 2001-10-19 | 2003-04-26 | 삼성전자주식회사 | 반도체 메모리 장치의 고전압 검출 회로 |
KR20040011835A (ko) * | 2002-07-30 | 2004-02-11 | 삼성전자주식회사 | 향상된 테스트 모드를 갖는 반도체 메모리 장치 |
KR20040108017A (ko) * | 2003-06-16 | 2004-12-23 | 주식회사 하이닉스반도체 | 내부전압 발생기 |
KR20050011453A (ko) * | 2003-07-23 | 2005-01-29 | 매그나칩 반도체 유한회사 | 내부전압 생성 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20080001127A (ko) | 2008-01-03 |
US7539072B2 (en) | 2009-05-26 |
US20080002482A1 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100798804B1 (ko) | 반도체 메모리 장치 | |
US6813210B2 (en) | Semiconductor memory device requiring refresh operation | |
US7859322B2 (en) | Internal power-supply circuit | |
KR20050050206A (ko) | 셀프 리프래쉬용 오실레이터 | |
KR100713083B1 (ko) | 내부전원 생성장치 | |
US7177219B1 (en) | Disabling clocked standby mode based on device temperature | |
KR100610024B1 (ko) | 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법 | |
US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
US7205829B2 (en) | Clocked standby mode with maximum clock frequency | |
US8553487B2 (en) | Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device | |
US20120218019A1 (en) | Internal voltage generating circuit and testing method of integrated circuit using the same | |
JP4495854B2 (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
KR20120068228A (ko) | 반도체 장치 및 그 동작방법 | |
KR20070080883A (ko) | 반도체 메모리 장치의 내부 전압 생성 회로 및 방법 | |
KR100937950B1 (ko) | 내부전압 방전회로 및 제어방법 | |
KR20070079111A (ko) | 반도체 메모리 장치의 기준 전압 생성 회로 | |
JPH08298722A (ja) | 半導体装置および半導体装置の内部電源電位の調整方法 | |
KR100457160B1 (ko) | 반도체 메모리 테스트 장치 | |
KR20010004581A (ko) | 온도감지기를 가진 셀프 리프레시 전류 감소 회로 | |
KR100825021B1 (ko) | 내부전압 생성기 | |
KR20050115061A (ko) | 반도체 기억 소자 및 그의 내부 전압 조절 방법 | |
KR100889324B1 (ko) | 코아전압 릴리즈 드라이버 | |
KR100922885B1 (ko) | 내부전압 발생회로 | |
KR101026380B1 (ko) | 전압레벨 검출회로 | |
KR100728903B1 (ko) | 반도체 메모리 장치의 내부 전압 제어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |