KR20010004007A - 모스 트랜지스터의 제조방법 - Google Patents
모스 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20010004007A KR20010004007A KR1019990024592A KR19990024592A KR20010004007A KR 20010004007 A KR20010004007 A KR 20010004007A KR 1019990024592 A KR1019990024592 A KR 1019990024592A KR 19990024592 A KR19990024592 A KR 19990024592A KR 20010004007 A KR20010004007 A KR 20010004007A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- spacer
- forming
- silicon substrate
- ion implantation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 저도핑 드레인 구조의 소오스/드레인 영역을 갖는 모스 트랜지스터의 제조방법에 관한 것으로, 본 발명의 모스 트랜지스터 제조방법은, 제1도전형의 실리콘 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 측벽에 제1스페이서를 형성하는 단계; 상기 제1스페이서를 갖는 게이트 전극을 마스크로 하는 이온주입 공정을 수행하여, 상기 게이트 전극 양측의 실리콘 기판 부분에 제2도전형의 저농도 불순물 영역을 형성하는 단계; 상기 제1스페이서의 측벽에 제2스페이서를 형성하는 단계; 및 상기 제1 및 제2스페이서를 갖는 게이트 전극을 마스크로 하는 이온주입 공정을 수행하여, 상기 게이트 전극 양측의 실리콘 기판 부분에 저도핑 드레인 구조를 갖는 제2도전형의 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 저도핑 드레인 구조의 소오스/드레인 영역을 갖는 모스 트랜지스터의 제조방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라, 소자 및 회로 측면에서 여러가지 접직 기술들이 제안되고 있다. 특히, 소자 측면에서의 고집적화는 소자가 형성되는 활성영역의 감소와 채널 길이의 감소가 필연적으로 수반되기 때문에, 이에 기인된 문제점들을 해결하기 위한 다각적인 기술들이 제안되고 있다.
그 한 예로서, 트랜지스터의 접합 영역을 저도핑 드레인(Lightly Doped Drain : 이하, LDD) 구조로 형성시키는 방법이 제안되었으며, 이러한 LDD 구조의 접합 영역은 채널 길이가 감소됨에 따라 야기되는 핫 캐리어(Hot Carrier)에 의해 소자 특성이 불안정해지는 것을 방지한다.
도 1a 및 도 1b는 LDD 구조의 접합 영역을 갖는 종래 기술에 따른 모스 트랜지스터 제조방법을 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다.
우선, 도 1a에 도시된 바와 같이, 실리콘 기판(1) 상에 게이트 산화막(2)과 도핑된 폴리실리콘막(3), 실리사이드막(4) 및 마스크용 산화막 패턴(5)을 순차적으로 형성하고, 이어서, 상기 산화막 패턴(5)을 이용한 식각 공정으로 상기 실리사이드막(4), 도핑된 폴리실리콘막(3) 및 게이트 산화막(2)을 식각하여, 도핑된 폴리실리콘막(3)과 실리사이드막(4)으로 이루어진 게이트 전극(6)을 형성한다. 그런다음, 상기 결과물에 소정의 불순물을 저농도로 이온주입하여, 노출된 실리콘 기판(1) 부분에 저농도 불순물 영역(7)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 결과물의 상부에 산화막을 증착하고, 이어서, 상기 산화막을 에치백하여 게이트 산화막(2)과 게이트 전극(6) 및 산화막 패턴(5)으로 이루어진 적층물의 측벽에 스페이서(8)를 형성한다. 그런다음, 노출된 실리콘 기판(1) 부분에 재차 소정의 불순물을 고농도로 이온주입한 후, 이온주입된 불순물이 활성화되도록 열처리 공정을 수행하여 게이트 전극(6) 양측의 실리콘 기판(1) 부분에 LDD 구조의 소오스/드레인 영역(10)을 형성한다.
그러나, LDD 구조의 접합 영역을 형성하는 종래의 방법은 다음과 같이 고집적 소자에는 그 적용이 어렵다는 문제점이 있다.
게이트 전극 하부에 배치되는 채널영역은 반도체 소자의 고집적화에 따라 그 길이가 0.15㎛ 이하로 감소되고 있는데, 이 경우, 일반적인 LDD 구조로는 단채널 효과(Short Channel Effect)에 의해 소자 특성이 나빠지게 된다. 따라서, 단채널 효과에 기인된 결함의 발생을 방지하기 위해서는 불순물의 이온주입 에너지를 낮추어 얕은 접합을 형성시켜야 한다.
그런데, 이러한 방법은 단채널 효과에 기인된 결함은 방지할 수 있지만, 접합 깊이가 낮아지는 것에 의해 후속의 콘택홀 형성시에 발생되는 접합 영역의 손상으로 인하여, 누설 전류가 급격히 증가하게 되고, 이에 따라, 소자 구동력이 저하되는 또 다른 문제점이 발생하게 된다.
결과적으로, LDD 구조 및 얕은 접합을 형성하는 종래의 방법은 고집적 소자의 제조 공정에 적용하기가 곤란하다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 단채널 효과에 기인된 문제와 소자 구동력이 저하되는 문제를 해결함으로써, 고집적 소자의 제조 공정에 적용이 가능한 모스 트랜지스터의 제조방법을 제공하는데, 그 목적이 있다.
도 1a 및 도 1b는 종래 기술에 따른 모스 트랜지스터 제조방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 모스 트랜지스터 제조방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 실리콘 기판 12 : 게이트 산화막
13 : 도핑된 폴리실리콘막 14 : 실리사이드막
15 : 산화막 패턴 16 : 게이트 전극
17 : 제1스페이서 18,21 : 불순물 영역
19 : 저농도 불순물 영역 20 : 제2스페이서
22 : 소오스/드레인 영역
상기와 같은 목적을 달성하기 위한 본 발명의 모스 트랜지스터 제조방법은, 제1도전형의 실리콘 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 측벽에 제1스페이서를 형성하는 단계; 상기 제1스페이서를 갖는 게이트 전극을 마스크로 하는 이온주입 공정을 수행하여, 상기 게이트 전극 양측의 실리콘 기판 부분에 제2도전형의 저농도 불순물 영역을 형성하는 단계; 상기 제1스페이서의 측벽에 제2스페이서를 형성하는 단계; 및 상기 제1 및 제2스페이서를 갖는 게이트 전극을 마스크로 하는 이온주입 공정을 수행하여, 상기 게이트 전극 양측의 실리콘 기판 부분에 저도핑 드레인 구조를 갖는 제2도전형의 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어진다.
본 발명에 따르면, LDD용 스페이서를 형성한 후에 LDD 이온을 주입하기 때문에, 접합 깊이의 감소없이 얕은 접합을 형성할 수 있으며, 이에 따라, 단채널 효과에 기인된 문제 및 접합 영역의 손실로 인한 누설 전류의 증가 문제를 방지할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 모스 트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
우선, 도 2a에 도시된 바와 같이, 제1도전형의 실리콘 기판(11) 상에 게이트 산화막(12), 도핑된 폴리실리콘막(13), 실리사이드막(14), 및 마스크용 산화막 패턴(15)을 순차적으로 형성하고, 이어서, 산화막 패턴(15)을 마스크로 하는 식각 공정으로 실리사이드막(14), 도핑된 폴리실리콘막(13) 및 게이트 산화막(12)을 식각하여, 상기 도핑된 폴리실리콘막(13) 및 실리사이드막(14)의 적층 구조로 이루어진 게이트 전극(16)을 형성한다. 여기서, 실리사이드막(14)은, 예컨데, 텅스텐 실리사이드막이다.
다음으로, 도 2b에 도시된 바와 같이, 게이트 전극(16)을 포함한 실리콘 기판(11)의 전면 상에 산화막을 증착하고, 이를 에치백하여 게이트 전극(16)의 측벽, 즉, 게이트 산화막(12)과 게이트 전극(16) 및 산화막 패턴(15)으로 이루어진 적층물의 측벽에 제1스페이서(17)를 형성한다. 여기서, 제1스페이서(17)는 LDD 이온주입용 스페이서이며, 산화막 대신에 질화막으로 형성하는 것도 가능하다.
그 다음, 도 2c에 도시된 바와 같이, 제1스페이서(17)가 형성된 적층물을 이온주입 마스크로 이용하여, 실리콘 기판(11)에 제2도전형의 불순물(18)을 저농도로 이온주입하고, 이어서, 도 2d에 도시된 바와 같이, 이온주입된 불순물이 활성화되도록, 실리콘 기판(11)의 열처리를 수행하여, 상기 실리콘 기판(11)의 표면에 저농도 불순물 영역(19)을 형성한다.
여기서, 저농도 불순물 영역(19)은 게이트 전극(16)과 오버랩되는 접합 길이가 종래와 동일하게 되도록 형성된다. 그런데, 본 발명의 실시예에서는 게이트 전극(16)의 측벽에는 제1스페이서(17), 즉, LDD 이온주입용 스페이서가 형성되어 있기 때문에, 이러한 제1스페이서(17)의 두께를 감안하여 LDD 이온을 이온주입하게 되면,도 2d에 도시된 바와 같이, 저농도 불순물 영역(19)의 접합 깊이는 종래 보다 증가하게 된다.
계속해서, 도 2e에 도시된 바와 같이, 결과물의 전체 상부에 산화막을 증착하고, 이 산화막에 대한 에치백 공정을 수행하여 제1스페이서(17)의 측벽에 제2스페이서(20)를 형성한다. 여기서, 제2스페이서(20)는 소오스/드레인 이온주입용 스페이서이다.
그리고나서, 도 2f에 도시된 바와 같이, 제1 및 제2스페이서(17, 20)를 갖는 적층물을 이온주입 마스크로 하는 이온주입 공정을 통해, 저농도 불순물 영역(19)이 형성되어 있는 실리콘 기판(11) 부분에 재차 제2도전형의 불순물을 고농도로 이온주입하고, 이어서, 이온주입된 불순물이 활성화되도록 열처리 공정을 수행하여 LDD 구조를 갖는 제2도전형의 소오스/드레인 영역(22)을 형성한다.
여기서, LDD 구조의 소오스/드레인 영역(22)을 갖는 본 발명의 실시예에 따른 모스 트랜지스터는 채널 길이는 종래와 동일하게 유지시키는데 반하여, 접합 깊이는 종래 보다 증가된다.
따라서, 단채널 효과를 감소시키기 위하여, 이온주입 에너지를 낮추어 얕은 접합을 형성하더라도, 실질적인 접합 깊이는 오히려 증가시킬 수 있기 때문에, 단채널 효과에 기인된 문제를 방지할 수 있고, 특히, 접합 영역의 깊이를 증가시킨 것에 의해 후속의 콘택홀 형성시에, 비록, 접합 영역의 손실이 발생되더라도, 이러한 접합 영역의 손실로 인한 누설 전류의 증가를 방지할 수 있다.
한편, 본 발명의 실시예는, 예를들어, 제1도전형이 P형이고, 제2도전형이 N형인 N채널 모스 트랜지스터를 제조할 경우에, 저농도 불순물 영역을 형성하기 위한 불순물로서 비소(As)를 사용한다. 이것은 비소가 인(P)에 비해 채널 길이를 효과적으로 증가시킬 수 있기 때문이다.
또한, 소오스/드레인 영역을 형성한 후에는 게이트 전극의 중심부쪽으로 틸트(Tilted) 이온주입을 수행하여, 역 단채널 효과(Reverse Short Channel Effect)를 감소시킨다.
이상에서와 같이, 본 발명은 얕은 접합을 형성하면서도 오히려 접합 깊이는 증가시킬 수 있기 때문에, 단채널 효과에 기인된 문제와, 접합 손실에 의한 누설 전류의 증가 문제를 방지할 수 있다.
따라서, 본 발명의 방법을 이용할 경우, 소자 특성의 안정화 및 향상을 얻을 수 있기 때문에 고집적 소자의 제조 공정에 매우 유리하게 적용시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (6)
- 제1도전형의 실리콘 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극의 측벽에 제1스페이서를 형성하는 단계;상기 제1스페이서를 갖는 게이트 전극을 마스크로 하는 이온주입 공정을 수행하여, 상기 게이트 전극 양측의 실리콘 기판 부분에 제2도전형의 저농도 불순물 영역을 형성하는 단계;상기 제1스페이서의 측벽에 제2스페이서를 형성하는 단계; 및상기 제1 및 제2스페이서를 갖는 게이트 전극을 마스크로 하는 이온주입 공정을 수행하여, 상기 게이트 전극 양측의 실리콘 기판 부분에 저도핑 드레인 구조를 갖는 제2도전형의 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 게이트 전극은 도핑된 폴리실리콘막과 실리사이드막의 적층 구조로 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제 2 항에 있어서, 상기 게이트 전극을 형성하는 단계는, 상기 실리사이드막 상에 마스크용 산화막 패턴을 형성하는 단계와, 상기 산화막 패턴을 식각 마스크로해서, 상기 실리사이드막 및 도핑된 폴리실리콘막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 제1도전형은 P형이고, 제2도전형은 N형인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 저농도 불순물 영역을 형성하기 위한 불순물은, 비소(As)인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 소오스/드레인 영역을 형성하는 단계 후,상기 게이트 전극의 중심부쪽으로 틸트 이온주입 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024592A KR20010004007A (ko) | 1999-06-28 | 1999-06-28 | 모스 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024592A KR20010004007A (ko) | 1999-06-28 | 1999-06-28 | 모스 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010004007A true KR20010004007A (ko) | 2001-01-15 |
Family
ID=19595799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024592A KR20010004007A (ko) | 1999-06-28 | 1999-06-28 | 모스 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010004007A (ko) |
-
1999
- 1999-06-28 KR KR1019990024592A patent/KR20010004007A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100794094B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR20010014940A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US6281085B1 (en) | Method of manufacturing a semiconductor device | |
| KR19990042916A (ko) | 반도체소자의 제조방법 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR20010004007A (ko) | 모스 트랜지스터의 제조방법 | |
| KR100406591B1 (ko) | 반도체소자의제조방법 | |
| KR20010066328A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR100973091B1 (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| KR20020017092A (ko) | 반도체 소자의 제조 방법 | |
| KR20020052680A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH09321287A (ja) | 半導体装置の製造方法 | |
| KR100226261B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| KR0161873B1 (ko) | 반도체 소자 제조방법 | |
| KR20030008332A (ko) | 반도체 소자의 제조 방법 | |
| KR20030058437A (ko) | 홈을 이용한 반도체 소자의 제조 방법 | |
| KR20010060039A (ko) | 반도체 소자의 제조방법 | |
| KR20000015244A (ko) | 모스 전계효과 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |