KR20000052162A - 다층 피씨비 및 그 제조방법 - Google Patents

Abstract

본 발명은 소형화 가능함과 동시에 신속하게 제조할 수 있는 다층 PCB를 제조하는 제조방법에 관한 것이다. 본 발명에 의한 제조방법은, 액상의 수지를 이용하여 기판상에 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과; 상기 비도전패턴의 상부에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정; 상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 과정을 포함하여 구성된다. 그리고 선택적으로 도체패턴을 동도금에 의하여 성형하는 것이 가능하다.

Description

다층 피씨비 및 그 제조방법{Multi-layer PCB and method for manufacturing the same}

본 발명은 다층 피씨비(PCB)의 제조방법에 관한 것으로, 더욱 상세하게는 복수개의 도체패턴(conductive pattern) 및 비도전패턴(non-conductive pattern)을 을 빌드업에 의하여 적층하는 것에 의하여 형성되는 다층 PCB의 제조방법에 관한 것이다.

인쇄회로기판(PCB)는 현재 제조되고 있는 많은 분야의 전자제품에 널리 사용되고 있다. 그리고 최근에는 도체패턴이 다층으로 성형된 다층 PCB가, 노트북 또는 이동전화기 등에서 많이 사용되고 있다.

먼저 도 1을 참고하면서 종래의 다층 PCB를 제조하는 공정에 대하여 살펴보기로 한다.

다층 PCB를 제조하기 위해서는 상면 또는 하면에 다층 패턴을 형성하기 위한 기본 기판(substrate)가 필요하다. 도 1에 도시한 종래의 실시예에서는 양면 동입힘 적층판(Double sided copper clad laminate)(10)를 기본 기판으로 사용하고 있다. 상기 양면 동입힘 적층판(10)은, 에폭시 유리섬유기판(12)의 양표면에 동막(14)이 처리되어 있는 것을 말한다. 이러한 양면 동입힘 적층판(10)의 양면에 여러층의 도체패턴을 형성하는 것에 의하여, 다층 PCB를 제조하게 될 것이다.

제2단계에서는, 상기 양면 동입힘 적층판(10)의 양면에 포토레지스트(16)를 도포한다. 이러한 포토레지스트의 도포는 소정의 액상 잉크를 사용하거나 드라이 필름 상태의 것을 사용한다.

그리고 제3단계에서는 소정의 마스크를 이용하여, 도포된 포토레지스트의 소정 부분을 노광(Exposure)시키고, 제4단계에서 노광된 부분을 현상한다. 그리고 제5단계에서 동막(14)의 에칭을 수행하는 것에 의하여, 상기 양면 동입힘 적층판(10)의 양면에 형성된 동막에는 소정의 도체패턴(17)이 형성된다. 이렇게 하여 양면 동입힘 적층판(10)의 양면에 한층의 도체패턴(17)의 형성이 완료되면, 제6단계에서는 상기 포토레지스트를 제거한다.

그리고 제7단계에서, 절연층(비도전패턴)을 형성하게 되는데 통상 상기 절연층은 수지를 사용하여 양면을 코팅하는 것으로 진행된다. 이렇게 하여 절연층(18)이 형성되면, 제8단계에서 상기 절연층(18)의 일정부분을 노광시키고, 제9단계에서 현상하는 것에 의하여, 후술하는 도금과정에 의하여 소정의 비아홀(18a)(via hole)가 형성된다. 상기 비아홀(18a)는 여러층의 도체패턴을 구비하는 다층 PCB에서, 층간접속(interlayer connection)을 위하여 형성되는 부분이다.

다음에는 제10단계에서, 상기 패턴부(18a)가 성형된 양면에 무전해도금 또는 전해도금 등의 방법으로 동도금을 시행하여 동도금층(20)을 형성한다. 그리고 성형된 동도금층(20)에 에칭을 수행하는 것에 의하여(제11단계) 소정의 제2도체패턴(22)을 형성하게 된다. 상기 제2도체패턴(22)은 베리드 비아홀(buried via hole)(21)를 통하여 도체패턴(17)과 전기적으로 연결되는 것임을 알 수 있다.

그리고 다시 제7단계 내지 제9단계를 반복 수행하는 것에 의하여 다층 패턴을 형성하게 된다(제12단계). 다음에는 제13단계에서 드릴을 이용하여 관통공(through hole)(H)을 형성한 후, 다시 상하면에 동도금층(24)을 형성한다. 그리고 상기 동도금층(24)을 에칭하는 것에 의하여 최상면 및 최하면에 원하는 도체패턴(26)을 형성하는 것이 가능하게 된다. 이와 같이 최종적인 도체패턴(26)이 성형되면 상면 및 하면에 솔더레지스트를 코팅하는 것에 의하여, 다층 PCB의 제조공정이 완료된다.

이상과 같이 구성되는 종래의 제조방법에 의하면, 복수층의 도체패턴은, 각각 전해도금 또는 무전해도금을 수행한 후, 에칭하는 것에 의하여 형성되는 것임을 알 수 있다. 그리고 복수층의 도체패턴의 상하부에 형성되는 절연층(비도전패턴)은 감광성수지를 이용하여 형성하고 있음을 알 수 있다. 더욱이 상기 절연층 및 도체패턴은, 기본적인 기판(10)의 상하면에 형성되는 것으로, 필수적으로 기판(10)을 필요로 하고 있음을 알 수 있다.

현재 전자제품의 추세를 감안하여 보면, 전체적으로 제품의 소형화 및 박형화를 추구하고 있음을 알 수 있다. 그러나 상술한 바와 같은 종래의 제조방법 및 이에 의하여 생산되는 제품에 의하면, 소형화 및 박형화에 일정한 한계가 지적된다.

제1도체패턴(17)과 제2도체패턴(22) 사이의 전기적 연결을 위하여 드릴을 이용한 관통공을 형성하여야 하고, 그 내부에 도금을 수행하지 않으면 안되기 때문에, 소형화에 일정한 한계가 지적된다.

그리고 실제로 상기와 같은 다층 PCB의 제조공정에 있어서, 도금층을 형성하는 공정이 가장 긴시간을 필요로 하는 공정이다. 즉 감광성수지를 이용하여 절연층을 형성하는 과정에서의 노광 및 현상에 따르는 공정시간은 상대적으로 현저하게 짧은 시간임에 비하여, 필요로 하는 일정한 두께의 도금층을 형성하는 과정에서 필수적으로 긴 시간이 소요된다. 따라서 다층 PCB를 제조하는 경우 각각의 회로패턴층을 도금에 의하여 형성하는 것은 전체적으로 상당히 긴시간을 필요로 한다는 시간상의 단점이 생기게 되는 것은 당연하다. 이러한 관점에서 살펴보면, 일반적인 기본 기판을 사용하는 종래의 경우에는 각층의 도체패턴을 도금에 의하여 형성하고 있어서, 제조공정에서 많은 시간이 필수적으로 소요되는 제조 공정상의 단점이 지적된다.

더욱이 기판을 사용하는 경우, 기판의 상하면의 도체패턴의 전기적 연결을 위하여 관통공(through hole)을 형성하지 않으면 안되나, 이렇게 복수개의 관통공을 사용하는 경우에는 고밀도화에 많은 지장을 초래하는 단점이 있는 것이다.

이상에서 살펴본 바와 같이, 종래의 다층 PCB의 제조방법 및 구조에 의하면, 제조공정에서 걸리는 시간이 과다하게 소요되고, 더욱이 구조적으로 박형화 및 소형화에 한계가 있는 단점을 알 수 있을 것이다.

본 발명의 제1목적은 전체적으로 소형화시킬 수 있는 다층 PCB를 제공하는 것이다.

본 발명의 제2목적은, 상대적으로 빠른 시간내에 원하는 층수를 가지는 다층 PCB의 제조방법을 제공하는 것이다.

본 발명의 제3목적은, 박형화 가능한 다층 PCB를 제공하는 것을 목적으로 한다.

도 1은 종래의 다층 PCB의 제조방법을 보인 공정도.

도 2는 본 발명의 다층 PCB의 제조방법을 보인 공정도.

도 3은 본 발명에 사용되는 기판의 다른 실시예의 단면도.

도 4는 본 발명의 다른 실시예에 의한 제조방법의 일부 공정도.

도 5a는 본 발명의 현상공정을 설명하는 공정도.

도 5b는 본 발명의 현상공정의 다른 예를 설명하는 공정도.

도 5c는 본 발명의 현상공정의 또 다른 예를 설명하는 공정도.

도 6a는 본 발명의 드릴링공정을 설명하는 공정도.

도 6b는 본 발명의 드릴링공정의 다른 예를 설명하는 공정도.

도 7은 본 발명의 한층의 패턴을 형성하는 공정을 보인 공정도.

상기 목적을 달성하기 위한 본 발명에 의한 다층 PCB의 제조방법에 의하면, 액상의 수지를 이용하여 기판상에 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과; 상기 비도전패턴의 상부에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정; 상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 과정을 포함하여 구성된다.

비도전패턴 형성과정에 대한 일실시예에 의하면, 감광성수지를 기판상에 도포하는 과정과, 도포된 감광성수지를 노광시키는 과정, 그리고 노광후, 비아홀로 성형될 부분을 현상하여 제거하는 과정으로 구성되고 있다.

그리고 비도전패턴의 형성과정에 대한 일실시예에 의하면, 상기 비도전패턴 형성과정을 반복하여 수행하는 것에 의하여, 비도전패턴의 두께를 조절할 수 있게 된다.

그리고 본 발명의 다른 실시예에 의하면, 다층의 도체패턴과 비도전패턴의 상하면중 적어도 일면에, 동박도금을 수행하고, 상기 동박도금을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하여 구성된다.

본 발명의 다른 실시예에 의하면, 액상의 수지를 이용하여 기판상에 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과; 상기 비도전패턴의 상부에 액상의 도전성물질을 이용하여 적어도 한층의 도체패턴을 형성하는 도체패턴 형성과정; 상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 반복과정; 그리고 상기 반복과정 중의 비도전패턴의 상면에, 적어도 한층에 동도금을 이용한 도체패턴을 형성하는 동도금 도체패턴 형성과정을 포함하여 구성된다.

본 발명의 또 다른 실시예에 의하면, 기판상에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정과; 상기 도체패턴 상에, 액상의 수지를 이용하여 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과; 상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 과정을 포함하여 구성된다.

그리고 본 발명에 의한 다층 PCB는, 액상의 수지를 이용하여 기판상에 성형되고, 소정의 비아홀을 구비하는 복수층의 비도전패턴과; 액상의 도전성물질을 이용하여, 상기 비도전패턴 사이에 형성되고, 상기 비아홀을 통하여 층간 연결이 가능하게 형성되는 복수개의 도체패턴을 포함하여 구성되고 있다.

본 발명에 의한 다층 PCB의 다른 실시예에 의하면, 최상면 또는 최하면의 적어도 일측에 형성되고, 동도금에 의하여 형성되는 도체패턴을 더 포함하여 구성된다.

이하에서는 도면에 도시한 실시예에 기초하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다. 본 발명의 일실시예를 도시한 도 2을 참조하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다.

이하 본 발명의 실시예의 설명에 있어서, 다층 PCB를 제조하기 위한 기판(Substrate)으로서, 제거 가능한 기판(Removable substrate)(1)을 사용하는 실시예를 통하여 본 발명을 설명하기로 한다.

제거 가능한 기판(1)의 일례로서 용해성 필름을 들 수 있다. 즉 일정한 용액에 의하여 용해되어 제거되는 기판(1)을 말한다. 구체적으로 예를 들면 물에 녹는 수용성 필름 또는 특정 성분의 용제에 의하여 녹는 용해성 필름이면 어떠한 것이라도 기판으로 사용하는 것도 가능하다. 단 이와 같은 용해성 필름을 사용할 때, 그 용해성 필름 상에 적층되는 다층 도체패턴 및 비도전패턴의 성형시 발생하는 주변환경에 의하여 용해되지 않아야 한다. 예를 들면 다층 회로패턴을 형성하는 과정에서 발생하는 열에 의한 온도보다 저온상태에서 녹는 것이면, 기판으로서 사용하는 것이 불가능하다는 것을 의미한다.

제거 가능한 기판(1)의 다른 예로서는 일정한 환경에서 제거되는 기판을 사용하는 것이 가능할 것이다. 예를 들면 일정 이상의 고온분위기 하에서 제거될 수 있는 기판을 사용하는 것도 가능할 것이며, 특정한 광 또는 가스 분위기에서 제거될 수 있는 기판을 사용하는 것도 가능할 것이다. 따라서 본 발명에 의한 기판은, 일정한 분위기 하에서 화학적 또는 물리적 반응에 의하여 제거될 수 있는 기판을 사용하는 것도 가능함은 물론이다.

그리고 본 발명에 의한 제거 가능한 기판은, 기판 전체가 특정 용액 또는 특정 분위기 하에서 제거될 수 있는 것을 사용하는 것도 가능하지만, 도 3에 도시한 바와 같이, 일반적인 기판(10a)의 상면에 제거 가능한 층(removable layer)(10b)이 코팅된 기판을 사용하는 것도 가능하다. 즉, 도 3에 도시한 제거 가능한 기판의 실시예에 있어서는, 상기 기판(10a)의 상면에 제거 가능한 층(10b)이 도포되어 있고, 상기 제거 가능한 층(10b)은 상술한 바와 같이 일정한 용제에 녹는 용해성 층 또는 물에 녹은 수용성 층으로 구현하는 것이 가능할 것이다. 그리고 상기 기판(10a)은 보다 내열성과 강도가 향상된 기판을 사용하는 것이 가능하다.

도 3과 같은 기판을 사용하는 경우에는, 상기 제거 가능한 층(10b)의 상부에 다층 도체패턴 및 비도전패턴을 성형한 다음, 상기 제거 가능한 층(10b)을 제거하는 것에 의하여, 기판(10a)이 다층 패턴에서 분리되어, 실질적으로 상기 실시예와 동일한 결과를 가져오게 될 것이다.

다음에는 제거 가능한 기판(1)의 일례로서, 용해성 필름을 기판으로 사용하는 실시예를 통하여 본 발명의 제조공정을 더욱 상세하게 설명한다.

도 1에 도시한 제1단계에서, 다층 PCB를 제조하기 위하여, 그 상부에 도체패턴 및 비도전패턴을 구비하는 다층 패턴을 구현하기 위하여 용해성 필름(1)을 준비한다.

이와 같이 용해성 필름(1)이 준비되면 제2단계에서 비도전패턴을 형성하기 위한 비도전패턴층(3)을 형성한다. 상기 비도전패턴층(3) 즉, 절연층은 예를 들면 광경화성수지와 같은 광감성수지 또는 자외선의 조사에 의하여 경화되는 자외선경화수지 등을 도포하는 것에 의하여 성형된다. 감광성수지와 같은 절연성수지를 상기 용ㅎ성 필름(1) 상에 도포하는 것은, 코팅, 스프레이, 디핑 등과 같은 여러가지 방법으로 가능할 것이다. 여기서 상기 비도체패턴층(3)을 성형하는 수지는, 전도성이 없는 절연성 물질로 성형해야 하는 것은 당연한 것이다.

그리고 상기 감광성수지의 도포후에는, 선택적으로 건조공정이 추가될 수 있고, 이러한 건조공정에서 수지에 포함된 희석재의 증발로 비도체패턴층의 두께를 감소시킬 수도 있다.

상기 제2단계에서 상기 용해성필름(1) 상에 도포된 광감성수지의 비도체패턴층(3)에 소정 형상의 마스크를 이용하여 노광(exposure)과정을 수행한다(제3단계). 상기 노광과정에 의하여, 광이 조사된 부분의 감광성수지는 경화된다(포지티브의 경우). 이러한 노광공정에서, 광에 대하여 네거티브 형의 수지를 사용하는 경우에는 이와는 반대로 될 것이다.

다음에 제4단계에서, 상기 노광과정에서 노광되지 않은 부분을 제거하는 현상과정이 수행된다. 상기 현상과정은, 노광과정에서 빛에 노출되지 않은 부분을 제거하는 것에 의하여, 후에 도전성물질이 채워지는 비아홀(3a)를 형성하는 과정이다. 따라서 제4단계에서 상기 노광과정을 거친 절연층(3)을 현상(developement)하는 것에 의하여, 상기 절연층은 소정의 비도전패턴을 가지는 비도전패턴층(3)으로, 즉 후술하는 도전성물질이 채워지는 비아홀(via hole)(3a)를 구비하는 비도전패턴층으로 구현되게 된다. 이하에서는 상기와 같은 과정을 거쳐 상기 비아홀(3a)를 가지는 절연층을 비도전패턴층이라고 칭하기로 한다.

이러한 현상과정에 대한 구체적인 방법이 도 5에 도시되어 있다. 도 5a에 도시된 실시예에 의하면, 압축된 공기를 감광성수지로 만들어지는 비도전패턴층(3)에 가하기 위한 노즐(104)과, 상기 노즐에서 발사되는 압축공기에 의하여 제거되는 부분의 잔여물질을 흡수하기 위한 흡입부(106)에 의하여 비아홀(3a)가 형성된다.

그리고 현상과정에 대하여, 도 5b에 도시한 실시예에 의하면, 일정한 용제(S)를 사용하는 것에 의하여 비아홀(3a)을 형성하고 있다. 도시한 바와 같이 감광성수지의 비도전패턴층(3)에 일정한 성분의 용제를 분사하면 노광에 의하여 경화된 부분은 변하지 않고, 노광된 부분은 용해되는 것을 이용하여 상기 현상과정을 수행하고 있다.

그리고 도 5c에 도시한 실시예에 의하면, 상기의 두가지 방법을 혼용하는 경우를 보이고 있다. 즉, 먼저 압축공기를 분사하는 노즐(104)과, 공기를 흡입하는 흡입부(106)에 의하여 일차적으로 노광되지 않은 감광성수지의 비아홀부분을 제거한 다음, 용제(S)를 이용하여 잔여물질을 완전하게 제거하는 것에 의하여 비도전패턴을 형성하게 되는 것이다.

상기 비도전패턴(3)에 성형되는 비아홀(3a)은, 다층의 도체패턴을 서로 전기적으로 연결하는 층간 연결(interlayer connection)을 위한 것이다.

이렇게 하여 소정의 비아홀(3a)를 구비하는 비도전패턴(3)이 완성되면, 제5단계에서 자외선 또는 일정한 열을 가하는 것에 의하여, 상기 비도전패턴(3)을 경화(curing)하는 공정이 수행된다. 이렇게 비아홀(3a)를 구비하는 비도전패턴(3)을 완전하게 경화하는 것에 의하여, 실질적으로 용해성필름(1) 상에 하나의 층이 완성되는 것이고, 이러한 층은, 감광성수지를 사용하여 소정의 비아홀(3a)을 가지는 비도전패턴층(3)임은 상술한 바와 같다.

다음에는 제6단계에서, 상기 비도전패턴층(3)의 상면 및 비아홀(3a)에 액상의 도전성물질 (conductive material)을 도포하는 것에 의하여, 도체패턴(5)을 형성하는 과정이 진행된다.

상기 도체패턴(5)을 형성하는 것은, 액상의 도전성물질 (conductive material)을 상기 비아홀(3a)에 도포하여 경화시키는 방법을 들 수 있다. 여기서 도전성물질은, PCB에서 필요로 하는 전기 전도성을 가지는 물질을 의미하는 것으로, 예를 들면 실버페이스트(silver paste), 골드페이스트(gold paste), 카퍼페이스트(copper paste) 등과 같이 도전성을 가지는 물질을 함유하고 있는 도전성 도료(conductive paste)를 포함한다. 이와 같은 액상의 도전성물질은, 상기 비도전패턴층(3)의 상면에 코팅되거나, 인쇄되는 것에 의하여, 소정의 도전성 패턴으로 형성될 것이다. 그리고 최근 개발된 도전성 플라스틱도 도전성 물질로 사용하는 것도 가능함은 물론이다.

그리고 통상 이러한 액상의 도전성 물질의 내부에는 일정한 외부 환경에 의하여 경화될 수 있는 수지를 포함하고 있다. 예를 들면 실버페이스트의 경우에는, 물론 조성물의 성분에 따라 상이하기는 하나 열경화성수지가 포함되어 있다.

제6단계에서 액상의 도전성물질이 상기 비아홀(3a)에 채워진 다음에는, 제7단계에서 도전성물질을 경화시키는 것에 의하여, 도체패턴(5)을 형성하는 과정이 완료된다.

상술한 과정에 의한 완성된 것은, 비아홀(3a)를 구비하는 한층의 비도전패턴(3)과, 상기 비도전패턴(3)의 상면 및 비아홀(3a)에 한층의 도체패턴(5)이 완성된 것임을 알 수 있다.

이와 같은 상태에서, 다시 상기 제2단계에서 제7단계를 반복하는 것에 의하여, 원하는 층수의 다층 패턴을 완성할 수 있을 것이고, 이러한 과정이 제8단계 및 제9단계로 도시되어 있다.

구체적으로 살펴보면, 제8단계에서 상기 도체패턴(5)의 상부에 제2단계 내지 제5단계를 반복하는 것에 의하여 제2비도전패턴(7)을 형성한다. 물론 상기 제2비도전패턴(7)에는 소정의 비아홀(7a)이 성형될 것이고, 이러한 비아홀(7a)의 성형과정은 상술한 바와 같다. 그리고 제9단계에서, 상기 제2비도전패턴(7)의 상부에 제2도체패턴(9)을 형성하고, 그 상부에 다시 제3비도체패턴(11)을 형성하게 된다. 이와 같은 과정, 즉 제8단계 및 제9단계를 반복하는 것에 의하여, 원하는 층수의 다층 PCB를 제조할 수 있을 것이다.

여기서 상기 비도전패턴(3)과 제2비도전패턴(7) 및 제3비도전패턴(11)의 성질에 대하여 간단하게 살펴본다. 수지로 성형되는 상기 비도전패턴(3,7,11)은 다층 PCB의 요구되는 성질에 따라, 강성과 유연성을 적절하게 가지는 것을 선택적으로 사용할 수 있다. 예를 들면 강성을 가지는 수지와, 유연성을 가지는 수지를 교대로 하여 성형하는 것에 의하여, 소정의 유연성 및 강도를 확보하는 것이 가능하게될 것이다.

이와 같은 과정의 반복에 의하여 다수개의 비도전패턴(3,7,11) 및 도체패턴(5,9)이 형성될 수 있을 것이다.

이상과 같은 과정에 의하여 원하는 층수의 다층 패턴이 완성되면, 제10단계에서, 원판으로 사용된 용해성 필름(1)을 제거하는 과정이 수행된다. 용해성 필름(1)의 제거는, 필름(1)을 녹일 수 있는 용제(solvant)를 사용하는 것에 의하여 용이하게 진행될 수 있을 것이다.

본 발명에서의 제거 가능한 기판으로 수용성필름을 사용한 경우에는, 수용성 필름을 물에 녹이는 것에 의하여, 원판으로 사용된 기판을 제거할 수 있을 것이다.

본 발명에서 사용하는 제거 가능한 기판은, 상술한 바와 같이 특정 용액은 물론 특정 분위기 하에서, 물리적 또는 화학적으로 제거 가능한 것을 사용할 수 있음은 물론이다. 따라서 본 발명에 있어서 상기 제10단계는, 본 발명에서 다층 패턴을 형성하기 위한 원판으로 사용되는 기판을 제거하는 과정을 의미하는 것이고, 이는 특정 용제를 사용하거나, 특정 분위기 하에서 기판을 제거하는 것을 포함하고 있다. 또한 도 3에서와 같이 일반적인 기판(10a) 상에 제거 가능한 층(10b)이 도포된 것을 사용한 경우에도, 상술한 바와 같은 방법, 즉 일정한 용제를 이용하는 것에 의하여, 제거 가능한 층(10b)를 제거하는 것에 의하여, 기판(10a)을 그 상부에 형성된 다층 패턴에서 분리하여 제거할 수 있음은 물론이다.

본 발명에서는, 이와 같이 용해성 필름(1)을 기판으로 사용하여, 그 상면에 다층 패턴을 형성한 후에, 용해성 필름(1)을 제거하는 것에 의하여 더욱 박형화 가능한 다층 PCB를 제공할 수 있을 것이다.

다음에는 제11단계에서, 상술한 과정에서 형성된 다층패턴에 관통공(Through hole)(H)을 천공한다. 상기 관통공(H)의 천공은 드릴링장치를 사용하여 형성할 수 있다. 상기 관통공(H)은 PCB상에 장착되는 전기적 소자의 실장을 위한 것이다.

상기 관통공(H)이 완성되면, 제12단계에서 다층패턴의 상하의 외곽면에 동도금을 실시하여 도금층(20)을 형성하게 된다. 이렇게 동도금을 실시하는 경우에는, 상기 관통공(H)의 내부에도 당연히 동도금층이 형성될 것이다. 상기 도금층(20)의 형성에 있어서는, 전기도금 또는 무전해도금과 같이 현재 PCB의 제조에 널리 사용되고 있는 방법을 사용할 수 있을 것이다.

상기와 같이 하여, 동도금층(20)이 형성되면, 제13단계에서 다층패턴의 상면 및 하면에 소정의 도체패턴을 형성하기 위한 이미징(Imaging) 및 에칭과정 (Etching)이 수행된다. 이러한 이미징 및 에칭과정을 통하여, 상기 다층패턴의 상면 및 하면에는, 원하는 도체패턴(22,24)이 형성된다. 상기 도체패턴(22,24)은 다층 PCB의 상하면에서 회로로서의 기능과 실질적으로 부품의 접속 또는 부착을 위하여 사용되는 랜드(land)로서의 기능을 수행하게 될 것이다.

그리고 제14단계에서 상기 과정을 거쳐 완성된 회로패턴에 솔더레지스트를 도포하는 것에 의하여 실제 사용이 가능한 다층 PCB가 완성될 것이다.

여기서 상기 관통공(H)과 관련된 부분의 구조에 대하여 설명한다. 상기 관통공(H)은 도 6의 (a)에 도시한 바와 같이 다층 PCB의 상하를 관통하도록 성형된다. 여기서 (a)에 도시한 관통공(H)은, 도체패턴(Ca,Cb,Cc)과 비도전패턴 (Na,Nb,Nc)을 교대로 관통하도록 성형되어 있다. 이렇게 관통공을 형성하는 경우에는, 관통공(H)의 내부에 형성되는 동도금층(20a)과 도체패턴(Ca,Cb,Cc) 사이의 전기적 연결에 대한 신뢰성이 확보되지 않는 경우가 발생하기도 한다. 이는 본 발명에 의한 다층 PCB의 전체적인 두께가 너무 얇은 것에 기인하는 것이다.

상기 도체패턴(Ca,Cb,Cc)과 상기 동도금층(20a)의 전기적 연결에 대한 신뢰성을 확보하기 위하여, 도 6의 (b)에 도시한 바와 같은 구성으로 하는 것이 바람직할 것이다. 즉 도시한 바와 같이, 관통공(Ha)가 형성되는 부분에는, 상부 및 하부의 도체패턴(C)를 서로 비아홀을 통하여 연결되는 형상으로 성형한다. 이러한 상태에서 상기 관통공(Ha)의 내부에 동도금이 수행되면, 상기 도체패턴(C)과 동도금층(20a) 사이의 전기적 연결에 신뢰성을 확보할 수 있게 된다.

상기와 같은 본 발명에 의하면, 기판(1) 상에 감광성수지로 비도전패턴을 형성하고, 그 상부에 액상의 도체패턴을 빌드업하는 것을 반복하는 것을 기술적 요지로 하고 있음을 알 수 있을 것이다. 이와 같이 상기 비도전패턴과 도체패턴을 빌드업하는 것에 의하여, 원하는 층수를 가지는 다층 PCB를 제조하는 것이 가능하게 될 것이다.

상술한 실시예의 설명에서는, 제거 가능한 기판상에 빌드업에 의하여 다층의 도체패턴 및 비도전패턴을 형성하는 실시예를 통하여 본 발명을 설명하고 있다. 그러나 본 발명에 의한 다층 PCB의 제조방법은 기판(1) 상에 감광성수지로 비도전패턴을 형성하고, 그 상부에 액상의 도체패턴을 빌드업하는 것을 반복하는 것을 기술적 요지로 하고 있으며, 이러한 기술적 요지의 범위 내에서 다른 변형이 가능함은 물론이다.

다음에는 본 발명의 기본적인 기술적 범위 내에서 변형 가능한 다른 실시예에 대하여 살펴보기로 한다.

상술한 실시예에 있어서 제거 가능한 기판상에 본 발명에 의한 비도전패턴 및 도체패턴을 빌드업하는 것으로 설명하였다. 그러나 본 발명에 의한 비도전패턴과 도체패턴의 빌드업과정은 일반적인 기판 상에도 구현하는 것이 가능함은 물론이다. 예를 들면 일반적인 에폭시 유리섬유기판 상에 적층하는 것도 가능하고, 상술한 바와 같은 양면 동입힘 적층판 상에 비도전패턴 및 도체패턴을 적층하는 것도 가능함은 물론이다.

다시 도 1을 참조하여 변형 가능한 실시예에 대하여 살펴본다. 도시한 실시예에서는, 액상의 도전성물질을 사용하여 도체패턴을 다층으로 형성하고 난 후에, 최종적으로 제13단계에서 도시한 바와 같이, 동도금에 의한 도체패턴(22,24)를 형성하고 있다. 그러나 동도금에 의한 도체패턴의 성형은 최상면 및 최하면이 아니더라도 어떠한 일부분에 성형하는 것도 가능하다.

예를 들어 설명하면, 제8단계에서 한층의 도체패턴(5)을 형성한 다음, 제2비도전패턴(7)을 형성한다. 그리고 상기 제2비도전패턴(7)의 상면에 동도금에 의한 도체패턴을 형성하는 것이 가능하다. 물론 이렇게 동도금에 의한 도체패턴을 형성하는경우에는, 제12단계 내지 제13단계에 의한 과정을 거쳐야 할 것이다. 이렇게 동도금에 의한 도체패턴을 형성한 다음에는 다시 제2단계 내지 제7단계를 반복하는 것에 의하여, 다시 감광성수지 및 액상의 도전성물질을 사용하여, 다층의 도체패턴 및 비도전패턴을 형성하는 것에 의하여, 원하는 층의 다층 패턴을 형성하게 될 것이다. 이와 같이 상기 제2비도전패턴(7)의 상부에 동도금에 의한 도체패턴을 형성하는 것은, 전기전도성에 대하여 높은 신뢰성이 요구되는 부분에 수행되는 것이다.

그리고 상술한 바와 같은 과정에 의하여 완성되는 도체패턴의 적어도 일부분의 상면에 도시 동도금에 의한 도체패턴보강층을 형성하는 것도 가능할 것이다. 이렇게 상기 도전성물질의 도포에 의하여 성형되는 도체패턴의 상면에 다시 동도금에 의한 동도금패턴을 형성하는 것은, 본 발명에 의한 도체패턴을 보강하는 경우에 유용할 것이다.

그리고 도 2에 있어서, 제1단계 내지 제7단계의 과정을 살펴보면, 기판(1)의 상면에 감광성수지로 비도전패턴층(절연층)을 형성한 후, 도체패턴을 형성하는 것으로 도시되어 설명되었다. 그러나 기판(1)의 상면에 먼저 도체패턴을 형성한 후, 비도전패턴층을 형성하는 순서로 다층 PCB를 빌드업하는 것도 가능할 것이다.

이와 같은 과정이 도 4에 도시되어 있다. 도시한 바와 같이 기판(1c)의 상부에 액상의 도전성물질을 도포 또는 인쇄하는 것에 의하여 도체패턴(5c)를 먼저 성형한다. 다음에, 상기 도체패턴(5c)의 상부에 비도전패턴(3c)를 감광성수지를 사용하여 성형하는데, 상기 비도전패턴(3c)에는 도체패턴간의 층간연결을 위하여 소정의 비아홀을 구비하고 있어야 한다. 그리고 상기 비도전패턴(3c)의 상부에 다시 제2도체패턴(7c)를 성형하고, 이러한 과정을 반복하는 것에 의하여, 다층 PCB를 제조할 수 있을 것이다.

상기 비도전패턴을 형성하는 과정에 있어서, 한번의 도포로 비도전패턴을 형성하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 비도전패턴의 두께를 조절하기 위하여, 감광성수지를 반복하여 도포하는 것에 의하여, 비도전패턴을 두께를 조절할 수 있을 것이다.

이러한 실시예를 도 7에 기초하면서 살펴보기로 한다. 상술한 비아홀은 그 직경을 작게하면 작게할 수도록 다층 PCB의 소형화에 유리함은 물론이다. 그러나 상기 비아홀을 무조건 작게하는 것은, 비아홀을 구비하는 비도전패턴상에, 전도성물질을 사용하여, 비아홀에 도체패턴을 형성하는데 어려움이 뒤따른다. 따라서 도 5에 도시한 바와 같은 방법을 이용할 수 있을 것이다.

도 7에 도시한 바와 같이, 용해성필름(1) 상에 제1비도전패턴부(3a)를 인쇄한다. 이 때 상기 제1비도전패턴부(3a)의 상면에는 비아홀이 형성되어 있음은 물론이고, 이러한 비아홀에 제1도체패턴부(5a)를 인쇄하게 된다. 그리고 상기 제1도체패턴부(5a)의 상면에는 다시 인쇄에 의하여 제2비도전패턴부(3b)를 형성한 후, 그 상면에 도전성물질의 인쇄에 의하여 제2도체패턴부(5b)를 형성하게 된다. 다음에는 상기 제2도체패턴부(5b)의 상면에 다시 제3비도체패턴부(3c)를 형성한 후, 그 상면에 다시 제5도체패턴부(5c)를 인쇄한다.

이와 같이 비도전패턴부(3a,3b,3c)를 여러번에 나눠서 인쇄하고, 그 사이에 각각의 도체패턴부(5a,5b,5c)를 성형하는 것에 의하여, 각각의 비도전패턴부 (3a,3b,3c)에 성형되는 비아홀, 즉 도체패턴부(5a,5b,5c)가 인쇄되는 부분에 도체패턴부를 형성하는 도전성물질을 쉽게 인쇄에 의하여 채울 수 있게 된다.

이와 같이 비도전패턴부 및 도체패턴부를 반복하여 적층하는 것에 의하여, 도체패턴부가 형성되는 비아홀을 더욱 좁게 성형하는 것이 가능하게 된다.

이상과 같이 구성되는 본 발명에 의하면 다음과 같은 효과를 기대할 수 있을 것이다.

먼저 본 발명에 의하여 완성되는 다층 PCB는 전체적으로 소형화 가능하다는 장점이 있다. 즉, 본 발명에 의하여 완성되는 다층 PCB에 있어서, 각각의 도체패턴은 액상의 도전성물질로 형성되고 있으므로, 층간 연결을 위한 비아홀을 더욱 고밀도 상태로 형성하는 것이 가능하기 때문에, 더욱 소형화된 다층 PCB를 제공하는 것이 가능하게 될 것이다.

그리고 본 발명에 의하면, 상대적으로 빠른 시간내에 다층 PCB를 제조하는 것이 가능하게 된다. 종래의 다층 PCB에 있어서 각각의 도체패턴은 동도금에 의하여 형성하고 있기 때문에, 필연적으로 장시간이 소요될 수 밖에 없었다. 그러나 본 발명에 의하면 각각의 도체패턴을 도전성물질을 코팅하여 후경화시키는 것에 의하여 한층의 도체패턴을 형성하는 것이 가능하기 때문에, 종래에 비하여 도체패턴을 형성하는 시간이 현저하게 줄어들게 된다. 따라서 전체적으로 신속하게 원하는 층의 다층 PCB를 제공할 수 있게 되는 잇점이 기대된다.

또한 다층 PCB의 제조시 제품의 외형 및 내부의 형상을 그대로 제작할 수 있기 때문에 완성후, V-컷의 천공 및 절단작업 등의 추가공정이 필요없는 제품을 생산하는 것이 가능하게 될 것이다.

Claims (11)

1. 액상의 수지를 이용하여 기판상에 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과;

   상기 비도전패턴의 상부에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정;

   상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 과정을 포함하여 구성되는 다층 PCB의 제조방법.
2. 제1항에 있어서, 상기 비도전패턴 형성과정은,

   감광성수지를 기판상에 도포하는 과정과,

   도포된 감광성수지를 노광시키는 과정, 그리고

   노광후, 비아홀로 성형될 부분을 현상하여 제거하는 과정으로 구성되는 다층 PCB의 제조방법.
3. 제2항에 있어서,

   한층의 도체패턴 및 비도전패턴을 형성하는 과정은, 도체패턴 및 비도전패턴을 교대로 반복하여 실시하는 것을 특징으로 하는 다층 PCB의 제조방법.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,

   다층의 도체패턴과 비도전패턴의 상하면중 적어도 일면에, 동박도금을 수행하고, 상기 동박도금을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하여 구성되는 다층 PCB의 제조방법.
5. 액상의 수지를 이용하여 기판상에 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과;

   상기 비도전패턴의 상부에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정;

   상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 반복과정; 그리고

   상기 반복과정에 있어서, 도체패턴의 일부만을 동도금에 의한 도체패턴으로 형성하는 과정을 포함하여 구성되는 다층 PCB의 제조방법.
6. 제5항에 있어서, 상기 비도전패턴 형성과정은,

   감광성수지를 기판상에 도포하는 과정과,

   도포된 감광성수지를 노광시키는 과정, 그리고

   노광후, 비아홀로 성형될 부분을 현상하여 제거하는 과정으로 구성되는 다층 PCB의 제조방법.
7. 제6항에 있어서, 한층의 도체패턴 및 비도전패턴을 형성하는 과정은, 도체패턴 및 비도전패턴을 교대로 반복하여 실시하는 것을 특징으로 하는 다층 PCB의 제조방법.
8. 제5항 내지 제7항 중 어느 한 항에 있어서,

   다층의 도체패턴과 비도전패턴의 상하면중 적어도 일면에, 동박도금을 수행하고, 상기 동박도금을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하여 구성되는 다층 PCB의 제조방법.
9. 기판상에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정과;

   상기 도체패턴 상에, 액상의 수지를 이용하여 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과;

   상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 과정을 포함하여 구성되는 다층 PCB의 제조방법.
10. 액상의 수지를 이용하여 기판상에 성형되고, 소정의 비아홀을 구비하는 복수층의 비도전패턴과;

    액상의 도전성물질을 이용하여, 상기 비도전패턴 사이에 형성되고, 상기 비아홀을 통하여 층간 연결이 가능하게 형성되는 복수개의 도체패턴을 포함하여 구성되는 것을 특징으로 하는 다층 PCB.
11. 제10항에 있어서, 최상면 또는 최하면의 적어도 일측에 형성되고, 동도금에 의하여 형성되는 도체패턴을 더 포함하여 구성되는 다층 PCB.