KR20000052162A - Multi-layer PCB and method for manufacturing the same - Google Patents
Multi-layer PCB and method for manufacturing the same Download PDFInfo
- Publication number
- KR20000052162A KR20000052162A KR1019990003065A KR19990003065A KR20000052162A KR 20000052162 A KR20000052162 A KR 20000052162A KR 1019990003065 A KR1019990003065 A KR 1019990003065A KR 19990003065 A KR19990003065 A KR 19990003065A KR 20000052162 A KR20000052162 A KR 20000052162A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- conductive
- conductive pattern
- conductor pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Abstract
Description
본 발명은 다층 피씨비(PCB)의 제조방법에 관한 것으로, 더욱 상세하게는 복수개의 도체패턴(conductive pattern) 및 비도전패턴(non-conductive pattern)을 을 빌드업에 의하여 적층하는 것에 의하여 형성되는 다층 PCB의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer PCB, and more particularly, a multilayer formed by stacking a plurality of conductive patterns and non-conductive patterns by build-up. It relates to a method for manufacturing a PCB.
인쇄회로기판(PCB)는 현재 제조되고 있는 많은 분야의 전자제품에 널리 사용되고 있다. 그리고 최근에는 도체패턴이 다층으로 성형된 다층 PCB가, 노트북 또는 이동전화기 등에서 많이 사용되고 있다.Printed circuit boards (PCBs) are widely used in many fields of electronic products that are currently manufactured. In recent years, multilayer PCBs having a conductive pattern formed into a multilayer have been widely used in notebooks or mobile phones.
먼저 도 1을 참고하면서 종래의 다층 PCB를 제조하는 공정에 대하여 살펴보기로 한다.First, a process of manufacturing a conventional multilayer PCB will be described with reference to FIG. 1.
다층 PCB를 제조하기 위해서는 상면 또는 하면에 다층 패턴을 형성하기 위한 기본 기판(substrate)가 필요하다. 도 1에 도시한 종래의 실시예에서는 양면 동입힘 적층판(Double sided copper clad laminate)(10)를 기본 기판으로 사용하고 있다. 상기 양면 동입힘 적층판(10)은, 에폭시 유리섬유기판(12)의 양표면에 동막(14)이 처리되어 있는 것을 말한다. 이러한 양면 동입힘 적층판(10)의 양면에 여러층의 도체패턴을 형성하는 것에 의하여, 다층 PCB를 제조하게 될 것이다.In order to manufacture a multilayer PCB, a substrate for forming a multilayer pattern on an upper surface or a lower surface is required. In the conventional embodiment shown in FIG. 1, a double sided copper clad laminate 10 is used as the base substrate. The double-sided copper clad laminate 10 refers to the copper film 14 being treated on both surfaces of the epoxy glass fiber substrate 12. By forming a plurality of conductor patterns on both sides of the double-sided copper clad laminate 10, a multilayer PCB will be manufactured.
제2단계에서는, 상기 양면 동입힘 적층판(10)의 양면에 포토레지스트(16)를 도포한다. 이러한 포토레지스트의 도포는 소정의 액상 잉크를 사용하거나 드라이 필름 상태의 것을 사용한다.In the second step, the photoresist 16 is applied to both surfaces of the double-sided copper clad laminate 10. The application of such photoresist uses a predetermined liquid ink or a dry film.
그리고 제3단계에서는 소정의 마스크를 이용하여, 도포된 포토레지스트의 소정 부분을 노광(Exposure)시키고, 제4단계에서 노광된 부분을 현상한다. 그리고 제5단계에서 동막(14)의 에칭을 수행하는 것에 의하여, 상기 양면 동입힘 적층판(10)의 양면에 형성된 동막에는 소정의 도체패턴(17)이 형성된다. 이렇게 하여 양면 동입힘 적층판(10)의 양면에 한층의 도체패턴(17)의 형성이 완료되면, 제6단계에서는 상기 포토레지스트를 제거한다.In the third step, a predetermined portion of the coated photoresist is exposed using a predetermined mask, and the exposed part is developed in the fourth step. By etching the copper film 14 in the fifth step, a predetermined conductor pattern 17 is formed on the copper film formed on both surfaces of the double-sided copper clad laminate 10. In this way, when the formation of a single conductive pattern 17 on both sides of the double-sided copper clad laminate 10 is completed, the photoresist is removed in the sixth step.
그리고 제7단계에서, 절연층(비도전패턴)을 형성하게 되는데 통상 상기 절연층은 수지를 사용하여 양면을 코팅하는 것으로 진행된다. 이렇게 하여 절연층(18)이 형성되면, 제8단계에서 상기 절연층(18)의 일정부분을 노광시키고, 제9단계에서 현상하는 것에 의하여, 후술하는 도금과정에 의하여 소정의 비아홀(18a)(via hole)가 형성된다. 상기 비아홀(18a)는 여러층의 도체패턴을 구비하는 다층 PCB에서, 층간접속(interlayer connection)을 위하여 형성되는 부분이다.In the seventh step, an insulating layer (non-conductive pattern) is formed, and the insulating layer usually proceeds by coating both surfaces using a resin. In this way, when the insulating layer 18 is formed, a predetermined portion of the insulating layer 18 is exposed in the eighth step, and developed in the ninth step, so that the predetermined via hole 18a ( via holes are formed. The via hole 18a is a part formed for interlayer connection in a multilayer PCB having a plurality of conductor patterns.
다음에는 제10단계에서, 상기 패턴부(18a)가 성형된 양면에 무전해도금 또는 전해도금 등의 방법으로 동도금을 시행하여 동도금층(20)을 형성한다. 그리고 성형된 동도금층(20)에 에칭을 수행하는 것에 의하여(제11단계) 소정의 제2도체패턴(22)을 형성하게 된다. 상기 제2도체패턴(22)은 베리드 비아홀(buried via hole)(21)를 통하여 도체패턴(17)과 전기적으로 연결되는 것임을 알 수 있다.Next, in a tenth step, copper plating is applied to both surfaces of the patterned portion 18a by electroless plating or electroplating to form a copper plating layer 20. The predetermined second conductor pattern 22 is formed by etching the molded copper plating layer 20 (step 11). It can be seen that the second conductor pattern 22 is electrically connected to the conductor pattern 17 through a buried via hole 21.
그리고 다시 제7단계 내지 제9단계를 반복 수행하는 것에 의하여 다층 패턴을 형성하게 된다(제12단계). 다음에는 제13단계에서 드릴을 이용하여 관통공(through hole)(H)을 형성한 후, 다시 상하면에 동도금층(24)을 형성한다. 그리고 상기 동도금층(24)을 에칭하는 것에 의하여 최상면 및 최하면에 원하는 도체패턴(26)을 형성하는 것이 가능하게 된다. 이와 같이 최종적인 도체패턴(26)이 성형되면 상면 및 하면에 솔더레지스트를 코팅하는 것에 의하여, 다층 PCB의 제조공정이 완료된다.The multi-layered pattern is formed again by repeating steps 7 to 9 (step 12). Next, after the through hole H is formed in the thirteenth step, a copper plating layer 24 is formed on the upper and lower surfaces. By etching the copper plating layer 24, it is possible to form the desired conductor pattern 26 on the top and bottom surfaces. When the final conductor pattern 26 is formed in this manner, the solder resist is coated on the upper and lower surfaces, thereby completing the manufacturing process of the multilayer PCB.
이상과 같이 구성되는 종래의 제조방법에 의하면, 복수층의 도체패턴은, 각각 전해도금 또는 무전해도금을 수행한 후, 에칭하는 것에 의하여 형성되는 것임을 알 수 있다. 그리고 복수층의 도체패턴의 상하부에 형성되는 절연층(비도전패턴)은 감광성수지를 이용하여 형성하고 있음을 알 수 있다. 더욱이 상기 절연층 및 도체패턴은, 기본적인 기판(10)의 상하면에 형성되는 것으로, 필수적으로 기판(10)을 필요로 하고 있음을 알 수 있다.According to the conventional manufacturing method configured as described above, it can be seen that the plurality of conductor patterns are formed by etching after performing electroplating or electroless plating, respectively. In addition, it can be seen that the insulating layers (non-conductive patterns) formed on the upper and lower portions of the plurality of conductor patterns are formed using photosensitive resin. In addition, the insulating layer and the conductor pattern are formed on the upper and lower surfaces of the basic substrate 10, and it can be seen that the substrate 10 is necessary.
현재 전자제품의 추세를 감안하여 보면, 전체적으로 제품의 소형화 및 박형화를 추구하고 있음을 알 수 있다. 그러나 상술한 바와 같은 종래의 제조방법 및 이에 의하여 생산되는 제품에 의하면, 소형화 및 박형화에 일정한 한계가 지적된다.Considering the current trend of electronic products, it can be seen that the overall pursuit of miniaturization and thinning of products. However, according to the conventional manufacturing method as described above and the product produced thereby, a certain limit is pointed out in miniaturization and thinning.
제1도체패턴(17)과 제2도체패턴(22) 사이의 전기적 연결을 위하여 드릴을 이용한 관통공을 형성하여야 하고, 그 내부에 도금을 수행하지 않으면 안되기 때문에, 소형화에 일정한 한계가 지적된다.Since a through hole using a drill must be formed for electrical connection between the first conductor pattern 17 and the second conductor pattern 22, and plating must be performed therein, a certain limit to miniaturization is pointed out.
그리고 실제로 상기와 같은 다층 PCB의 제조공정에 있어서, 도금층을 형성하는 공정이 가장 긴시간을 필요로 하는 공정이다. 즉 감광성수지를 이용하여 절연층을 형성하는 과정에서의 노광 및 현상에 따르는 공정시간은 상대적으로 현저하게 짧은 시간임에 비하여, 필요로 하는 일정한 두께의 도금층을 형성하는 과정에서 필수적으로 긴 시간이 소요된다. 따라서 다층 PCB를 제조하는 경우 각각의 회로패턴층을 도금에 의하여 형성하는 것은 전체적으로 상당히 긴시간을 필요로 한다는 시간상의 단점이 생기게 되는 것은 당연하다. 이러한 관점에서 살펴보면, 일반적인 기본 기판을 사용하는 종래의 경우에는 각층의 도체패턴을 도금에 의하여 형성하고 있어서, 제조공정에서 많은 시간이 필수적으로 소요되는 제조 공정상의 단점이 지적된다.In fact, in the manufacturing process of the multilayer PCB as described above, the process of forming the plating layer is a process that requires the longest time. That is, the process time due to exposure and development in the process of forming the insulating layer using the photosensitive resin is relatively short time, but takes a long time in the process of forming a plating layer of a certain thickness required. do. Therefore, when manufacturing a multi-layer PCB, it is natural that the formation of each circuit pattern layer by plating requires a time-consuming disadvantage in that it takes a very long time as a whole. From this point of view, in the conventional case of using a general base substrate, since the conductive pattern of each layer is formed by plating, it is pointed out a disadvantage in the manufacturing process that takes a lot of time in the manufacturing process.
더욱이 기판을 사용하는 경우, 기판의 상하면의 도체패턴의 전기적 연결을 위하여 관통공(through hole)을 형성하지 않으면 안되나, 이렇게 복수개의 관통공을 사용하는 경우에는 고밀도화에 많은 지장을 초래하는 단점이 있는 것이다.Moreover, when using a substrate, a through hole must be formed for electrical connection of conductor patterns on the upper and lower surfaces of the substrate. However, when using a plurality of through holes, there is a disadvantage in that a high density is caused. will be.
이상에서 살펴본 바와 같이, 종래의 다층 PCB의 제조방법 및 구조에 의하면, 제조공정에서 걸리는 시간이 과다하게 소요되고, 더욱이 구조적으로 박형화 및 소형화에 한계가 있는 단점을 알 수 있을 것이다.As described above, according to the manufacturing method and structure of the conventional multilayer PCB, it takes a long time in the manufacturing process, and further it can be seen that there is a limitation in the thinning and miniaturization of the structure.
본 발명의 제1목적은 전체적으로 소형화시킬 수 있는 다층 PCB를 제공하는 것이다.It is a first object of the present invention to provide a multilayer PCB which can be miniaturized as a whole.
본 발명의 제2목적은, 상대적으로 빠른 시간내에 원하는 층수를 가지는 다층 PCB의 제조방법을 제공하는 것이다.A second object of the present invention is to provide a method for manufacturing a multilayer PCB having a desired number of layers in a relatively fast time.
본 발명의 제3목적은, 박형화 가능한 다층 PCB를 제공하는 것을 목적으로 한다.A third object of the present invention is to provide a multilayer PCB that can be thinned.
도 1은 종래의 다층 PCB의 제조방법을 보인 공정도.1 is a process chart showing a conventional method for manufacturing a multilayer PCB.
도 2는 본 발명의 다층 PCB의 제조방법을 보인 공정도.Figure 2 is a process diagram showing a method of manufacturing a multilayer PCB of the present invention.
도 3은 본 발명에 사용되는 기판의 다른 실시예의 단면도.3 is a cross-sectional view of another embodiment of a substrate used in the present invention.
도 4는 본 발명의 다른 실시예에 의한 제조방법의 일부 공정도.4 is a partial process diagram of a manufacturing method according to another embodiment of the present invention.
도 5a는 본 발명의 현상공정을 설명하는 공정도.5A is a process chart illustrating a developing step of the present invention.
도 5b는 본 발명의 현상공정의 다른 예를 설명하는 공정도.5B is a flowchart for explaining another example of the developing step of the present invention.
도 5c는 본 발명의 현상공정의 또 다른 예를 설명하는 공정도.5C is a flowchart for explaining another example of the developing step of the present invention.
도 6a는 본 발명의 드릴링공정을 설명하는 공정도.6A is a process chart illustrating a drilling process of the present invention.
도 6b는 본 발명의 드릴링공정의 다른 예를 설명하는 공정도.6B is a process chart for explaining another example of the drilling process of the present invention.
도 7은 본 발명의 한층의 패턴을 형성하는 공정을 보인 공정도.7 is a process chart showing a step of forming a further pattern of the present invention.
상기 목적을 달성하기 위한 본 발명에 의한 다층 PCB의 제조방법에 의하면, 액상의 수지를 이용하여 기판상에 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과; 상기 비도전패턴의 상부에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정; 상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 과정을 포함하여 구성된다.According to the manufacturing method of the multilayer PCB according to the present invention for achieving the above object, a non-conductive pattern forming process of forming a non-conductive pattern having a predetermined via hole on the substrate using a liquid resin; A conductor pattern forming process of forming a conductor pattern using a liquid conductive material on the non-conductive pattern; By repeating the above process, a plurality of conductive patterns and non-conductive patterns are formed.
비도전패턴 형성과정에 대한 일실시예에 의하면, 감광성수지를 기판상에 도포하는 과정과, 도포된 감광성수지를 노광시키는 과정, 그리고 노광후, 비아홀로 성형될 부분을 현상하여 제거하는 과정으로 구성되고 있다.According to an embodiment of the process for forming a non-conductive pattern, the method includes applying a photosensitive resin to a substrate, exposing the coated photosensitive resin, and developing and removing a portion to be formed into a via hole after exposure. It is becoming.
그리고 비도전패턴의 형성과정에 대한 일실시예에 의하면, 상기 비도전패턴 형성과정을 반복하여 수행하는 것에 의하여, 비도전패턴의 두께를 조절할 수 있게 된다.According to an embodiment of the process of forming the non-conductive pattern, the thickness of the non-conductive pattern can be adjusted by repeatedly performing the process of forming the non-conductive pattern.
그리고 본 발명의 다른 실시예에 의하면, 다층의 도체패턴과 비도전패턴의 상하면중 적어도 일면에, 동박도금을 수행하고, 상기 동박도금을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하여 구성된다.According to another embodiment of the present invention, the method may further include performing copper foil plating on at least one surface of upper and lower surfaces of the multilayer conductor pattern and the non-conductive pattern, and etching the copper foil plating to form a predetermined conductor pattern. do.
본 발명의 다른 실시예에 의하면, 액상의 수지를 이용하여 기판상에 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과; 상기 비도전패턴의 상부에 액상의 도전성물질을 이용하여 적어도 한층의 도체패턴을 형성하는 도체패턴 형성과정; 상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 반복과정; 그리고 상기 반복과정 중의 비도전패턴의 상면에, 적어도 한층에 동도금을 이용한 도체패턴을 형성하는 동도금 도체패턴 형성과정을 포함하여 구성된다.According to another embodiment of the present invention, a non-conductive pattern forming process of forming a non-conductive pattern having a predetermined via hole on a substrate using a liquid resin; A conductor pattern forming process of forming at least one conductor pattern on the non-conductive pattern by using a liquid conductive material; An iterative process of forming a plurality of conductor patterns and non-conductive patterns by repeating the above steps; And a copper plating conductor pattern forming step of forming a conductor pattern using copper plating on at least one layer on an upper surface of the non-conductive pattern during the repetition process.
본 발명의 또 다른 실시예에 의하면, 기판상에 액상의 도전성물질을 이용하여 도체패턴을 형성하는 도체패턴 형성과정과; 상기 도체패턴 상에, 액상의 수지를 이용하여 소정의 비아홀을 구비하는 비도전패턴을 형성하는 비도전패턴 형성과정과; 상기 과정을 반복하는 것에 의하여 복수층의 도체패턴 및 비도전패턴을 형성하는 과정을 포함하여 구성된다.According to another embodiment of the present invention, the conductive pattern forming process for forming a conductive pattern using a liquid conductive material on the substrate; A non-conductive pattern forming process of forming a non-conductive pattern having a predetermined via hole on the conductor pattern by using a liquid resin; By repeating the above process, a plurality of conductive patterns and non-conductive patterns are formed.
그리고 본 발명에 의한 다층 PCB는, 액상의 수지를 이용하여 기판상에 성형되고, 소정의 비아홀을 구비하는 복수층의 비도전패턴과; 액상의 도전성물질을 이용하여, 상기 비도전패턴 사이에 형성되고, 상기 비아홀을 통하여 층간 연결이 가능하게 형성되는 복수개의 도체패턴을 포함하여 구성되고 있다.The multilayer PCB according to the present invention comprises: a plurality of layers of non-conductive patterns formed on a substrate using a liquid resin and having a predetermined via hole; The conductive material includes a plurality of conductive patterns formed between the non-conductive patterns by using a liquid conductive material and formed to enable interlayer connection through the via holes.
본 발명에 의한 다층 PCB의 다른 실시예에 의하면, 최상면 또는 최하면의 적어도 일측에 형성되고, 동도금에 의하여 형성되는 도체패턴을 더 포함하여 구성된다.According to another embodiment of the multilayer PCB according to the present invention, it is formed on at least one side of the uppermost surface or the lowermost surface, and further comprises a conductor pattern formed by copper plating.
이하에서는 도면에 도시한 실시예에 기초하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다. 본 발명의 일실시예를 도시한 도 2을 참조하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the embodiments shown in the drawings. The present invention will be described in more detail with reference to FIG. 2, which shows one embodiment of the present invention.
이하 본 발명의 실시예의 설명에 있어서, 다층 PCB를 제조하기 위한 기판(Substrate)으로서, 제거 가능한 기판(Removable substrate)(1)을 사용하는 실시예를 통하여 본 발명을 설명하기로 한다.In the following description of the embodiment of the present invention, the present invention will be described through an embodiment using a removable substrate 1 as a substrate for manufacturing a multilayer PCB.
제거 가능한 기판(1)의 일례로서 용해성 필름을 들 수 있다. 즉 일정한 용액에 의하여 용해되어 제거되는 기판(1)을 말한다. 구체적으로 예를 들면 물에 녹는 수용성 필름 또는 특정 성분의 용제에 의하여 녹는 용해성 필름이면 어떠한 것이라도 기판으로 사용하는 것도 가능하다. 단 이와 같은 용해성 필름을 사용할 때, 그 용해성 필름 상에 적층되는 다층 도체패턴 및 비도전패턴의 성형시 발생하는 주변환경에 의하여 용해되지 않아야 한다. 예를 들면 다층 회로패턴을 형성하는 과정에서 발생하는 열에 의한 온도보다 저온상태에서 녹는 것이면, 기판으로서 사용하는 것이 불가능하다는 것을 의미한다.A soluble film is mentioned as an example of the removable substrate 1. In other words, the substrate 1 is dissolved and removed by a constant solution. Specifically, for example, any substrate can be used as long as it is a water-soluble film soluble in water or a soluble film soluble by a solvent of a specific component. However, when using such a soluble film, it should not be dissolved by the surrounding environment generated during the molding of the multilayer conductor pattern and the non-conductive pattern laminated on the soluble film. For example, if it melts at a lower temperature than the temperature due to heat generated in the process of forming the multilayer circuit pattern, it means that it cannot be used as a substrate.
제거 가능한 기판(1)의 다른 예로서는 일정한 환경에서 제거되는 기판을 사용하는 것이 가능할 것이다. 예를 들면 일정 이상의 고온분위기 하에서 제거될 수 있는 기판을 사용하는 것도 가능할 것이며, 특정한 광 또는 가스 분위기에서 제거될 수 있는 기판을 사용하는 것도 가능할 것이다. 따라서 본 발명에 의한 기판은, 일정한 분위기 하에서 화학적 또는 물리적 반응에 의하여 제거될 수 있는 기판을 사용하는 것도 가능함은 물론이다.As another example of the removable substrate 1, it will be possible to use a substrate which is removed in a constant environment. For example, it may be possible to use a substrate that can be removed under a certain high temperature atmosphere, or it may be possible to use a substrate that can be removed in a specific light or gas atmosphere. Therefore, the substrate according to the present invention, of course, it is also possible to use a substrate that can be removed by a chemical or physical reaction under a constant atmosphere.
그리고 본 발명에 의한 제거 가능한 기판은, 기판 전체가 특정 용액 또는 특정 분위기 하에서 제거될 수 있는 것을 사용하는 것도 가능하지만, 도 3에 도시한 바와 같이, 일반적인 기판(10a)의 상면에 제거 가능한 층(removable layer)(10b)이 코팅된 기판을 사용하는 것도 가능하다. 즉, 도 3에 도시한 제거 가능한 기판의 실시예에 있어서는, 상기 기판(10a)의 상면에 제거 가능한 층(10b)이 도포되어 있고, 상기 제거 가능한 층(10b)은 상술한 바와 같이 일정한 용제에 녹는 용해성 층 또는 물에 녹은 수용성 층으로 구현하는 것이 가능할 것이다. 그리고 상기 기판(10a)은 보다 내열성과 강도가 향상된 기판을 사용하는 것이 가능하다.The removable substrate according to the present invention may be used in which the entire substrate can be removed under a specific solution or under a specific atmosphere. However, as shown in FIG. 3, a removable layer ( It is also possible to use a substrate coated with a removable layer 10b. That is, in the embodiment of the removable substrate shown in Fig. 3, the removable layer 10b is applied to the upper surface of the substrate 10a, and the removable layer 10b is coated with a constant solvent as described above. It would be possible to implement with a soluble soluble layer or a water soluble layer dissolved in water. In addition, the substrate 10a may use a substrate having improved heat resistance and strength.
도 3과 같은 기판을 사용하는 경우에는, 상기 제거 가능한 층(10b)의 상부에 다층 도체패턴 및 비도전패턴을 성형한 다음, 상기 제거 가능한 층(10b)을 제거하는 것에 의하여, 기판(10a)이 다층 패턴에서 분리되어, 실질적으로 상기 실시예와 동일한 결과를 가져오게 될 것이다.In the case of using the substrate as shown in FIG. 3, the multilayered conductive pattern and the non-conductive pattern are formed on the removable layer 10b, and then the removable layer 10b is removed to remove the substrate 10a. It will be separated in this multilayer pattern, resulting in substantially the same results as the above embodiment.
다음에는 제거 가능한 기판(1)의 일례로서, 용해성 필름을 기판으로 사용하는 실시예를 통하여 본 발명의 제조공정을 더욱 상세하게 설명한다.Next, as an example of the removable substrate 1, the manufacturing process of this invention is demonstrated in detail through the Example which uses a soluble film as a board | substrate.
도 1에 도시한 제1단계에서, 다층 PCB를 제조하기 위하여, 그 상부에 도체패턴 및 비도전패턴을 구비하는 다층 패턴을 구현하기 위하여 용해성 필름(1)을 준비한다.In the first step shown in FIG. 1, in order to manufacture a multilayer PCB, a soluble film 1 is prepared to implement a multilayer pattern having a conductor pattern and a non-conductive pattern thereon.
이와 같이 용해성 필름(1)이 준비되면 제2단계에서 비도전패턴을 형성하기 위한 비도전패턴층(3)을 형성한다. 상기 비도전패턴층(3) 즉, 절연층은 예를 들면 광경화성수지와 같은 광감성수지 또는 자외선의 조사에 의하여 경화되는 자외선경화수지 등을 도포하는 것에 의하여 성형된다. 감광성수지와 같은 절연성수지를 상기 용ㅎ성 필름(1) 상에 도포하는 것은, 코팅, 스프레이, 디핑 등과 같은 여러가지 방법으로 가능할 것이다. 여기서 상기 비도체패턴층(3)을 성형하는 수지는, 전도성이 없는 절연성 물질로 성형해야 하는 것은 당연한 것이다.When the soluble film 1 is prepared as described above, the non-conductive pattern layer 3 for forming the non-conductive pattern is formed in the second step. The non-conductive pattern layer 3, that is, the insulating layer is formed by applying, for example, a photosensitive resin such as a photocurable resin or an ultraviolet curable resin cured by irradiation with ultraviolet rays. Application of an insulating resin such as photosensitive resin on the solvent-soluble film 1 may be possible by various methods such as coating, spraying, dipping, and the like. It is a matter of course that the resin for molding the non-conductive pattern layer 3 should be molded from an insulating material having no conductivity.
그리고 상기 감광성수지의 도포후에는, 선택적으로 건조공정이 추가될 수 있고, 이러한 건조공정에서 수지에 포함된 희석재의 증발로 비도체패턴층의 두께를 감소시킬 수도 있다.After the application of the photosensitive resin, a drying step may be optionally added, and the thickness of the non-conductive pattern layer may be reduced by evaporation of the diluent included in the resin in this drying step.
상기 제2단계에서 상기 용해성필름(1) 상에 도포된 광감성수지의 비도체패턴층(3)에 소정 형상의 마스크를 이용하여 노광(exposure)과정을 수행한다(제3단계). 상기 노광과정에 의하여, 광이 조사된 부분의 감광성수지는 경화된다(포지티브의 경우). 이러한 노광공정에서, 광에 대하여 네거티브 형의 수지를 사용하는 경우에는 이와는 반대로 될 것이다.In the second step, an exposure process is performed using a mask having a predetermined shape on the non-conductive pattern layer 3 of the photosensitive resin coated on the soluble film 1 (step 3). By the exposure process, the photosensitive resin of the portion to which light is irradiated is cured (positive case). In such an exposure process, the case of using a negative resin for light will be reversed.
다음에 제4단계에서, 상기 노광과정에서 노광되지 않은 부분을 제거하는 현상과정이 수행된다. 상기 현상과정은, 노광과정에서 빛에 노출되지 않은 부분을 제거하는 것에 의하여, 후에 도전성물질이 채워지는 비아홀(3a)를 형성하는 과정이다. 따라서 제4단계에서 상기 노광과정을 거친 절연층(3)을 현상(developement)하는 것에 의하여, 상기 절연층은 소정의 비도전패턴을 가지는 비도전패턴층(3)으로, 즉 후술하는 도전성물질이 채워지는 비아홀(via hole)(3a)를 구비하는 비도전패턴층으로 구현되게 된다. 이하에서는 상기와 같은 과정을 거쳐 상기 비아홀(3a)를 가지는 절연층을 비도전패턴층이라고 칭하기로 한다.Next, in a fourth step, a developing process of removing an unexposed portion in the exposing process is performed. The developing process is a process of forming a via hole 3a filled with a conductive material by removing a portion not exposed to light during the exposure process. Accordingly, by developing the insulating layer 3 subjected to the exposure process in the fourth step, the insulating layer is a non-conductive pattern layer 3 having a predetermined non-conductive pattern, that is, a conductive material to be described later. The non-conductive pattern layer having a via hole 3a to be filled is implemented. Hereinafter, the insulating layer having the via hole 3a through the above process will be referred to as a non-conductive pattern layer.
이러한 현상과정에 대한 구체적인 방법이 도 5에 도시되어 있다. 도 5a에 도시된 실시예에 의하면, 압축된 공기를 감광성수지로 만들어지는 비도전패턴층(3)에 가하기 위한 노즐(104)과, 상기 노즐에서 발사되는 압축공기에 의하여 제거되는 부분의 잔여물질을 흡수하기 위한 흡입부(106)에 의하여 비아홀(3a)가 형성된다.A specific method for this development process is shown in FIG. 5. According to the embodiment shown in FIG. 5A, the nozzle 104 for applying the compressed air to the non-conductive pattern layer 3 made of the photosensitive resin, and the residual material of the part removed by the compressed air emitted from the nozzle The via hole 3a is formed by the suction part 106 for absorbing the water.
그리고 현상과정에 대하여, 도 5b에 도시한 실시예에 의하면, 일정한 용제(S)를 사용하는 것에 의하여 비아홀(3a)을 형성하고 있다. 도시한 바와 같이 감광성수지의 비도전패턴층(3)에 일정한 성분의 용제를 분사하면 노광에 의하여 경화된 부분은 변하지 않고, 노광된 부분은 용해되는 것을 이용하여 상기 현상과정을 수행하고 있다.And in the development process, according to the Example shown in FIG. 5B, the via hole 3a is formed by using a fixed solvent S. As shown in FIG. As shown in the drawing, when a solvent having a certain component is sprayed onto the non-conductive pattern layer 3 of the photosensitive resin, the above-described developing process is performed by using the melted portion of the exposed portion and the exposed portion being dissolved.
그리고 도 5c에 도시한 실시예에 의하면, 상기의 두가지 방법을 혼용하는 경우를 보이고 있다. 즉, 먼저 압축공기를 분사하는 노즐(104)과, 공기를 흡입하는 흡입부(106)에 의하여 일차적으로 노광되지 않은 감광성수지의 비아홀부분을 제거한 다음, 용제(S)를 이용하여 잔여물질을 완전하게 제거하는 것에 의하여 비도전패턴을 형성하게 되는 것이다.In addition, according to the embodiment shown in FIG. 5C, the above two methods are mixed. That is, the via hole portion of the photoresist that is not first exposed by the nozzle 104 for injecting the compressed air and the suction unit 106 for inhaling the air is first removed, and then the remaining material is completely removed by using the solvent (S). By removing it to form a non-conductive pattern.
상기 비도전패턴(3)에 성형되는 비아홀(3a)은, 다층의 도체패턴을 서로 전기적으로 연결하는 층간 연결(interlayer connection)을 위한 것이다.The via hole 3a formed in the non-conductive pattern 3 is for interlayer connection that electrically connects multiple conductor patterns to each other.
이렇게 하여 소정의 비아홀(3a)를 구비하는 비도전패턴(3)이 완성되면, 제5단계에서 자외선 또는 일정한 열을 가하는 것에 의하여, 상기 비도전패턴(3)을 경화(curing)하는 공정이 수행된다. 이렇게 비아홀(3a)를 구비하는 비도전패턴(3)을 완전하게 경화하는 것에 의하여, 실질적으로 용해성필름(1) 상에 하나의 층이 완성되는 것이고, 이러한 층은, 감광성수지를 사용하여 소정의 비아홀(3a)을 가지는 비도전패턴층(3)임은 상술한 바와 같다.In this manner, when the non-conductive pattern 3 having the predetermined via hole 3a is completed, a process of curing the non-conductive pattern 3 is performed by applying ultraviolet rays or constant heat in the fifth step. do. By completely curing the non-conductive pattern 3 including the via holes 3a, one layer is substantially completed on the soluble film 1, and this layer is formed by using a photosensitive resin. The non-conductive pattern layer 3 having the via holes 3a has been described above.
다음에는 제6단계에서, 상기 비도전패턴층(3)의 상면 및 비아홀(3a)에 액상의 도전성물질 (conductive material)을 도포하는 것에 의하여, 도체패턴(5)을 형성하는 과정이 진행된다.Next, in the sixth step, a process of forming the conductor pattern 5 is performed by applying a liquid conductive material to the upper surface of the non-conductive pattern layer 3 and the via hole 3a.
상기 도체패턴(5)을 형성하는 것은, 액상의 도전성물질 (conductive material)을 상기 비아홀(3a)에 도포하여 경화시키는 방법을 들 수 있다. 여기서 도전성물질은, PCB에서 필요로 하는 전기 전도성을 가지는 물질을 의미하는 것으로, 예를 들면 실버페이스트(silver paste), 골드페이스트(gold paste), 카퍼페이스트(copper paste) 등과 같이 도전성을 가지는 물질을 함유하고 있는 도전성 도료(conductive paste)를 포함한다. 이와 같은 액상의 도전성물질은, 상기 비도전패턴층(3)의 상면에 코팅되거나, 인쇄되는 것에 의하여, 소정의 도전성 패턴으로 형성될 것이다. 그리고 최근 개발된 도전성 플라스틱도 도전성 물질로 사용하는 것도 가능함은 물론이다.The conductive pattern 5 may be formed by applying a liquid conductive material to the via hole 3a and curing the conductive pattern 5. Herein, the conductive material refers to a material having electrical conductivity required by a PCB. For example, a conductive material such as silver paste, gold paste, copper paste, or the like may be used. Containing conductive paste is included. Such a liquid conductive material may be formed on a predetermined conductive pattern by coating or printing on the upper surface of the non-conductive pattern layer 3. In addition, it is also possible to use a recently developed conductive plastic as a conductive material.
그리고 통상 이러한 액상의 도전성 물질의 내부에는 일정한 외부 환경에 의하여 경화될 수 있는 수지를 포함하고 있다. 예를 들면 실버페이스트의 경우에는, 물론 조성물의 성분에 따라 상이하기는 하나 열경화성수지가 포함되어 있다.In general, the liquid conductive material includes a resin that can be cured by a constant external environment. For example, in the case of silver paste, a thermosetting resin is included although it differs depending on a component of a composition.
제6단계에서 액상의 도전성물질이 상기 비아홀(3a)에 채워진 다음에는, 제7단계에서 도전성물질을 경화시키는 것에 의하여, 도체패턴(5)을 형성하는 과정이 완료된다.After the liquid conductive material is filled in the via hole 3a in the sixth step, the process of forming the conductor pattern 5 is completed by curing the conductive material in the seventh step.
상술한 과정에 의한 완성된 것은, 비아홀(3a)를 구비하는 한층의 비도전패턴(3)과, 상기 비도전패턴(3)의 상면 및 비아홀(3a)에 한층의 도체패턴(5)이 완성된 것임을 알 수 있다.As a result of the above-described process, one non-conductive pattern 3 including the via holes 3a, and one conductor pattern 5 on the upper surface and the via hole 3a of the non-conductive pattern 3 are completed. It can be seen that.
이와 같은 상태에서, 다시 상기 제2단계에서 제7단계를 반복하는 것에 의하여, 원하는 층수의 다층 패턴을 완성할 수 있을 것이고, 이러한 과정이 제8단계 및 제9단계로 도시되어 있다.In such a state, by repeating the seventh to seventh steps again, the multi-layered pattern having the desired number of layers may be completed, and this process is illustrated as the eighth and ninth steps.
구체적으로 살펴보면, 제8단계에서 상기 도체패턴(5)의 상부에 제2단계 내지 제5단계를 반복하는 것에 의하여 제2비도전패턴(7)을 형성한다. 물론 상기 제2비도전패턴(7)에는 소정의 비아홀(7a)이 성형될 것이고, 이러한 비아홀(7a)의 성형과정은 상술한 바와 같다. 그리고 제9단계에서, 상기 제2비도전패턴(7)의 상부에 제2도체패턴(9)을 형성하고, 그 상부에 다시 제3비도체패턴(11)을 형성하게 된다. 이와 같은 과정, 즉 제8단계 및 제9단계를 반복하는 것에 의하여, 원하는 층수의 다층 PCB를 제조할 수 있을 것이다.In detail, in the eighth step, the second non-conductive pattern 7 is formed by repeating the second to fifth steps on the conductive pattern 5. Of course, a predetermined via hole 7a will be formed in the second non-conductive pattern 7, and the forming process of the via hole 7a is as described above. In the ninth step, the second conductor pattern 9 is formed on the second non-conductive pattern 7, and the third non-conductor pattern 11 is formed again on the second non-conductive pattern 7. By repeating this process, i.e., the eighth and ninth steps, a multilayer PCB having a desired number of layers may be manufactured.
여기서 상기 비도전패턴(3)과 제2비도전패턴(7) 및 제3비도전패턴(11)의 성질에 대하여 간단하게 살펴본다. 수지로 성형되는 상기 비도전패턴(3,7,11)은 다층 PCB의 요구되는 성질에 따라, 강성과 유연성을 적절하게 가지는 것을 선택적으로 사용할 수 있다. 예를 들면 강성을 가지는 수지와, 유연성을 가지는 수지를 교대로 하여 성형하는 것에 의하여, 소정의 유연성 및 강도를 확보하는 것이 가능하게될 것이다.Herein, the properties of the non-conductive pattern 3, the second non-conductive pattern 7, and the third non-conductive pattern 11 will be briefly described. The non-conductive patterns 3, 7, and 11 formed of resin may be selectively used having appropriate rigidity and flexibility according to the required properties of the multilayer PCB. For example, by alternately molding a resin having rigidity and a resin having flexibility, it will be possible to secure predetermined flexibility and strength.
이와 같은 과정의 반복에 의하여 다수개의 비도전패턴(3,7,11) 및 도체패턴(5,9)이 형성될 수 있을 것이다.By repeating this process, a plurality of non-conductive patterns 3, 7 and 11 and conductor patterns 5 and 9 may be formed.
이상과 같은 과정에 의하여 원하는 층수의 다층 패턴이 완성되면, 제10단계에서, 원판으로 사용된 용해성 필름(1)을 제거하는 과정이 수행된다. 용해성 필름(1)의 제거는, 필름(1)을 녹일 수 있는 용제(solvant)를 사용하는 것에 의하여 용이하게 진행될 수 있을 것이다.When the multilayered pattern having the desired number of layers is completed by the above process, in the tenth step, a process of removing the soluble film 1 used as the original plate is performed. Removal of the soluble film 1 may be easily proceeded by using a solvent capable of dissolving the film 1.
본 발명에서의 제거 가능한 기판으로 수용성필름을 사용한 경우에는, 수용성 필름을 물에 녹이는 것에 의하여, 원판으로 사용된 기판을 제거할 수 있을 것이다.In the case of using the water-soluble film as the removable substrate in the present invention, the substrate used as the original may be removed by dissolving the water-soluble film in water.
본 발명에서 사용하는 제거 가능한 기판은, 상술한 바와 같이 특정 용액은 물론 특정 분위기 하에서, 물리적 또는 화학적으로 제거 가능한 것을 사용할 수 있음은 물론이다. 따라서 본 발명에 있어서 상기 제10단계는, 본 발명에서 다층 패턴을 형성하기 위한 원판으로 사용되는 기판을 제거하는 과정을 의미하는 것이고, 이는 특정 용제를 사용하거나, 특정 분위기 하에서 기판을 제거하는 것을 포함하고 있다. 또한 도 3에서와 같이 일반적인 기판(10a) 상에 제거 가능한 층(10b)이 도포된 것을 사용한 경우에도, 상술한 바와 같은 방법, 즉 일정한 용제를 이용하는 것에 의하여, 제거 가능한 층(10b)를 제거하는 것에 의하여, 기판(10a)을 그 상부에 형성된 다층 패턴에서 분리하여 제거할 수 있음은 물론이다.As described above, the removable substrate used in the present invention can be used to remove physically or chemically in a specific solution as well as a specific atmosphere. Therefore, in the present invention, the tenth step refers to a process of removing a substrate used as an original plate for forming a multilayer pattern in the present invention, which includes using a specific solvent or removing a substrate under a specific atmosphere. Doing. In addition, even when the removable layer 10b is applied on the general substrate 10a as shown in FIG. 3, the removable layer 10b is removed by the above-described method, that is, by using a constant solvent. As a result, the substrate 10a can be removed and removed from the multilayer pattern formed thereon.
본 발명에서는, 이와 같이 용해성 필름(1)을 기판으로 사용하여, 그 상면에 다층 패턴을 형성한 후에, 용해성 필름(1)을 제거하는 것에 의하여 더욱 박형화 가능한 다층 PCB를 제공할 수 있을 것이다.In the present invention, by using the soluble film 1 as a substrate and forming a multi-layer pattern on the upper surface thereof, the multilayer PCB can be further thinned by removing the soluble film 1.
다음에는 제11단계에서, 상술한 과정에서 형성된 다층패턴에 관통공(Through hole)(H)을 천공한다. 상기 관통공(H)의 천공은 드릴링장치를 사용하여 형성할 수 있다. 상기 관통공(H)은 PCB상에 장착되는 전기적 소자의 실장을 위한 것이다.Next, in the eleventh step, a through hole H is drilled into the multilayer pattern formed in the above-described process. The perforation of the through hole (H) can be formed using a drilling device. The through hole H is for mounting an electric element mounted on a PCB.
상기 관통공(H)이 완성되면, 제12단계에서 다층패턴의 상하의 외곽면에 동도금을 실시하여 도금층(20)을 형성하게 된다. 이렇게 동도금을 실시하는 경우에는, 상기 관통공(H)의 내부에도 당연히 동도금층이 형성될 것이다. 상기 도금층(20)의 형성에 있어서는, 전기도금 또는 무전해도금과 같이 현재 PCB의 제조에 널리 사용되고 있는 방법을 사용할 수 있을 것이다.When the through hole H is completed, the plating layer 20 is formed by copper plating the upper and lower outer surfaces of the multilayer pattern in the twelfth step. When copper plating is performed in this way, a copper plating layer will naturally be formed inside the through hole H. In the formation of the plating layer 20, a method widely used in the manufacture of the PCB, such as electroplating or electroless plating, may be used.
상기와 같이 하여, 동도금층(20)이 형성되면, 제13단계에서 다층패턴의 상면 및 하면에 소정의 도체패턴을 형성하기 위한 이미징(Imaging) 및 에칭과정 (Etching)이 수행된다. 이러한 이미징 및 에칭과정을 통하여, 상기 다층패턴의 상면 및 하면에는, 원하는 도체패턴(22,24)이 형성된다. 상기 도체패턴(22,24)은 다층 PCB의 상하면에서 회로로서의 기능과 실질적으로 부품의 접속 또는 부착을 위하여 사용되는 랜드(land)로서의 기능을 수행하게 될 것이다.As described above, when the copper plating layer 20 is formed, imaging and etching processes for forming a predetermined conductor pattern on the upper and lower surfaces of the multilayer pattern are performed in the thirteenth step. Through the imaging and etching process, desired conductive patterns 22 and 24 are formed on the upper and lower surfaces of the multilayer pattern. The conductor patterns 22 and 24 will function as circuits on the upper and lower surfaces of the multilayer PCB and as lands used for connection or attachment of components.
그리고 제14단계에서 상기 과정을 거쳐 완성된 회로패턴에 솔더레지스트를 도포하는 것에 의하여 실제 사용이 가능한 다층 PCB가 완성될 것이다.In addition, by applying solder resist to the circuit pattern completed through the above process in step 14, a multi-layer PCB which can be actually used will be completed.
여기서 상기 관통공(H)과 관련된 부분의 구조에 대하여 설명한다. 상기 관통공(H)은 도 6의 (a)에 도시한 바와 같이 다층 PCB의 상하를 관통하도록 성형된다. 여기서 (a)에 도시한 관통공(H)은, 도체패턴(Ca,Cb,Cc)과 비도전패턴 (Na,Nb,Nc)을 교대로 관통하도록 성형되어 있다. 이렇게 관통공을 형성하는 경우에는, 관통공(H)의 내부에 형성되는 동도금층(20a)과 도체패턴(Ca,Cb,Cc) 사이의 전기적 연결에 대한 신뢰성이 확보되지 않는 경우가 발생하기도 한다. 이는 본 발명에 의한 다층 PCB의 전체적인 두께가 너무 얇은 것에 기인하는 것이다.Here, the structure of the part related to the said through-hole H is demonstrated. The through hole H is formed to penetrate the upper and lower sides of the multilayer PCB as shown in FIG. Here, the through hole H shown in (a) is molded so as to alternately pass through the conductor patterns Ca, Cb and Cc and the non-conductive patterns Na, Nb and Nc. When the through-holes are formed in this way, the reliability of the electrical connection between the copper plating layer 20a formed in the through-hole H and the conductor patterns Ca, Cb and Cc may not be secured. . This is due to the too thin overall thickness of the multilayer PCB according to the present invention.
상기 도체패턴(Ca,Cb,Cc)과 상기 동도금층(20a)의 전기적 연결에 대한 신뢰성을 확보하기 위하여, 도 6의 (b)에 도시한 바와 같은 구성으로 하는 것이 바람직할 것이다. 즉 도시한 바와 같이, 관통공(Ha)가 형성되는 부분에는, 상부 및 하부의 도체패턴(C)를 서로 비아홀을 통하여 연결되는 형상으로 성형한다. 이러한 상태에서 상기 관통공(Ha)의 내부에 동도금이 수행되면, 상기 도체패턴(C)과 동도금층(20a) 사이의 전기적 연결에 신뢰성을 확보할 수 있게 된다.In order to secure the reliability of the electrical connection between the conductor patterns Ca, Cb, and Cc and the copper plating layer 20a, the configuration as shown in FIG. That is, as shown in the figure, the upper and lower conductor patterns C are formed in the shape where the through holes Ha are formed to be connected to each other via via holes. In this state, when copper plating is performed inside the through hole Ha, reliability of electrical connection between the conductor pattern C and the copper plating layer 20a can be ensured.
상기와 같은 본 발명에 의하면, 기판(1) 상에 감광성수지로 비도전패턴을 형성하고, 그 상부에 액상의 도체패턴을 빌드업하는 것을 반복하는 것을 기술적 요지로 하고 있음을 알 수 있을 것이다. 이와 같이 상기 비도전패턴과 도체패턴을 빌드업하는 것에 의하여, 원하는 층수를 가지는 다층 PCB를 제조하는 것이 가능하게 될 것이다.According to the present invention as described above, it will be understood that the technical gist of the present invention is to form a non-conductive pattern on the substrate 1 with a photosensitive resin, and to repeat the build-up of a liquid conductor pattern thereon. By building up the non-conductive pattern and the conductor pattern in this manner, it will be possible to manufacture a multilayer PCB having a desired number of layers.
상술한 실시예의 설명에서는, 제거 가능한 기판상에 빌드업에 의하여 다층의 도체패턴 및 비도전패턴을 형성하는 실시예를 통하여 본 발명을 설명하고 있다. 그러나 본 발명에 의한 다층 PCB의 제조방법은 기판(1) 상에 감광성수지로 비도전패턴을 형성하고, 그 상부에 액상의 도체패턴을 빌드업하는 것을 반복하는 것을 기술적 요지로 하고 있으며, 이러한 기술적 요지의 범위 내에서 다른 변형이 가능함은 물론이다.In the above description of the embodiments, the present invention has been described through embodiments in which a multilayer conductor pattern and a non-conductive pattern are formed by buildup on a removable substrate. However, the manufacturing method of the multilayer PCB according to the present invention has a technical point of forming a non-conductive pattern with a photosensitive resin on the substrate (1), and repeating the build-up of a liquid conductor pattern on the upper portion thereof. Of course, other variations are possible within the scope of the subject matter.
다음에는 본 발명의 기본적인 기술적 범위 내에서 변형 가능한 다른 실시예에 대하여 살펴보기로 한다.Next, another embodiment that can be modified within the basic technical scope of the present invention will be described.
상술한 실시예에 있어서 제거 가능한 기판상에 본 발명에 의한 비도전패턴 및 도체패턴을 빌드업하는 것으로 설명하였다. 그러나 본 발명에 의한 비도전패턴과 도체패턴의 빌드업과정은 일반적인 기판 상에도 구현하는 것이 가능함은 물론이다. 예를 들면 일반적인 에폭시 유리섬유기판 상에 적층하는 것도 가능하고, 상술한 바와 같은 양면 동입힘 적층판 상에 비도전패턴 및 도체패턴을 적층하는 것도 가능함은 물론이다.In the above-described embodiment, the non-conductive pattern and the conductor pattern according to the present invention are described as being built up on the removable substrate. However, the build-up process of the non-conductive pattern and the conductor pattern according to the present invention can also be implemented on a general substrate. For example, it is possible to laminate on a general epoxy glass fiber substrate, and it is of course possible to laminate a non-conductive pattern and a conductor pattern on the double-sided copper clad laminate as described above.
다시 도 1을 참조하여 변형 가능한 실시예에 대하여 살펴본다. 도시한 실시예에서는, 액상의 도전성물질을 사용하여 도체패턴을 다층으로 형성하고 난 후에, 최종적으로 제13단계에서 도시한 바와 같이, 동도금에 의한 도체패턴(22,24)를 형성하고 있다. 그러나 동도금에 의한 도체패턴의 성형은 최상면 및 최하면이 아니더라도 어떠한 일부분에 성형하는 것도 가능하다.Referring back to Figure 1 will be described with respect to the deformable embodiment. In the illustrated embodiment, after the conductor pattern is formed into a multilayer using a liquid conductive material, the conductor patterns 22 and 24 made of copper plating are finally formed, as shown in the thirteenth step. However, the forming of the conductor pattern by copper plating may be formed on any part of the top surface and not the bottom surface.
예를 들어 설명하면, 제8단계에서 한층의 도체패턴(5)을 형성한 다음, 제2비도전패턴(7)을 형성한다. 그리고 상기 제2비도전패턴(7)의 상면에 동도금에 의한 도체패턴을 형성하는 것이 가능하다. 물론 이렇게 동도금에 의한 도체패턴을 형성하는경우에는, 제12단계 내지 제13단계에 의한 과정을 거쳐야 할 것이다. 이렇게 동도금에 의한 도체패턴을 형성한 다음에는 다시 제2단계 내지 제7단계를 반복하는 것에 의하여, 다시 감광성수지 및 액상의 도전성물질을 사용하여, 다층의 도체패턴 및 비도전패턴을 형성하는 것에 의하여, 원하는 층의 다층 패턴을 형성하게 될 것이다. 이와 같이 상기 제2비도전패턴(7)의 상부에 동도금에 의한 도체패턴을 형성하는 것은, 전기전도성에 대하여 높은 신뢰성이 요구되는 부분에 수행되는 것이다.For example, in the eighth step, one conductive pattern 5 is formed, and then a second non-conductive pattern 7 is formed. And it is possible to form a conductor pattern by copper plating on the upper surface of the second non-conductive pattern 7. Of course, in the case of forming the conductor pattern by copper plating, the process according to the twelfth to thirteenth steps will be required. After forming the conductor pattern made of copper plating, the second to seventh steps are repeated again, and the multilayer conductive pattern and the non-conductive pattern are formed by using the photosensitive resin and the liquid conductive material again. It will form a multi-layer pattern of the desired layer. As described above, forming the conductor pattern by copper plating on the second nonconductive pattern 7 is performed at a portion where high reliability for electrical conductivity is required.
그리고 상술한 바와 같은 과정에 의하여 완성되는 도체패턴의 적어도 일부분의 상면에 도시 동도금에 의한 도체패턴보강층을 형성하는 것도 가능할 것이다. 이렇게 상기 도전성물질의 도포에 의하여 성형되는 도체패턴의 상면에 다시 동도금에 의한 동도금패턴을 형성하는 것은, 본 발명에 의한 도체패턴을 보강하는 경우에 유용할 것이다.And it will be possible to form a conductor pattern reinforcement layer by copper plating shown on the upper surface of at least a portion of the conductor pattern completed by the above process. Thus, forming the copper plating pattern by copper plating again on the upper surface of the conductor pattern formed by the application of the conductive material will be useful when reinforcing the conductor pattern according to the present invention.
그리고 도 2에 있어서, 제1단계 내지 제7단계의 과정을 살펴보면, 기판(1)의 상면에 감광성수지로 비도전패턴층(절연층)을 형성한 후, 도체패턴을 형성하는 것으로 도시되어 설명되었다. 그러나 기판(1)의 상면에 먼저 도체패턴을 형성한 후, 비도전패턴층을 형성하는 순서로 다층 PCB를 빌드업하는 것도 가능할 것이다.In FIG. 2, a process of the first to seventh steps will be described. After the non-conductive pattern layer (insulating layer) is formed on the upper surface of the substrate 1 with photosensitive resin, the conductive pattern is illustrated. It became. However, it may be possible to build up the multilayer PCB in the order of forming the conductive pattern on the upper surface of the substrate 1 and then forming the non-conductive pattern layer.
이와 같은 과정이 도 4에 도시되어 있다. 도시한 바와 같이 기판(1c)의 상부에 액상의 도전성물질을 도포 또는 인쇄하는 것에 의하여 도체패턴(5c)를 먼저 성형한다. 다음에, 상기 도체패턴(5c)의 상부에 비도전패턴(3c)를 감광성수지를 사용하여 성형하는데, 상기 비도전패턴(3c)에는 도체패턴간의 층간연결을 위하여 소정의 비아홀을 구비하고 있어야 한다. 그리고 상기 비도전패턴(3c)의 상부에 다시 제2도체패턴(7c)를 성형하고, 이러한 과정을 반복하는 것에 의하여, 다층 PCB를 제조할 수 있을 것이다.This process is illustrated in FIG. 4. As illustrated, the conductive pattern 5c is first formed by applying or printing a liquid conductive material on the upper portion of the substrate 1c. Next, the non-conductive pattern 3c is formed on the upper portion of the conductive pattern 5c by using photosensitive resin. The non-conductive pattern 3c should be provided with a predetermined via hole for interlayer connection between the conductive patterns. . In addition, by forming the second conductor pattern 7c on the upper portion of the non-conductive pattern 3c and repeating this process, a multilayer PCB may be manufactured.
상기 비도전패턴을 형성하는 과정에 있어서, 한번의 도포로 비도전패턴을 형성하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 비도전패턴의 두께를 조절하기 위하여, 감광성수지를 반복하여 도포하는 것에 의하여, 비도전패턴을 두께를 조절할 수 있을 것이다.In the process of forming the non-conductive pattern, it was described as forming the non-conductive pattern by one application, but is not limited thereto. In order to adjust the thickness of the non-conductive pattern, the thickness of the non-conductive pattern may be adjusted by repeatedly applying the photosensitive resin.
이러한 실시예를 도 7에 기초하면서 살펴보기로 한다. 상술한 비아홀은 그 직경을 작게하면 작게할 수도록 다층 PCB의 소형화에 유리함은 물론이다. 그러나 상기 비아홀을 무조건 작게하는 것은, 비아홀을 구비하는 비도전패턴상에, 전도성물질을 사용하여, 비아홀에 도체패턴을 형성하는데 어려움이 뒤따른다. 따라서 도 5에 도시한 바와 같은 방법을 이용할 수 있을 것이다.This embodiment will be described with reference to FIG. 7. Of course, the above-mentioned via hole is advantageous in miniaturization of the multilayer PCB so that the diameter thereof can be made small. However, it is difficult to form the via hole unconditionally by using a conductive material on the non-conductive pattern including the via hole, thereby forming a conductor pattern in the via hole. Therefore, the method as shown in FIG. 5 may be used.
도 7에 도시한 바와 같이, 용해성필름(1) 상에 제1비도전패턴부(3a)를 인쇄한다. 이 때 상기 제1비도전패턴부(3a)의 상면에는 비아홀이 형성되어 있음은 물론이고, 이러한 비아홀에 제1도체패턴부(5a)를 인쇄하게 된다. 그리고 상기 제1도체패턴부(5a)의 상면에는 다시 인쇄에 의하여 제2비도전패턴부(3b)를 형성한 후, 그 상면에 도전성물질의 인쇄에 의하여 제2도체패턴부(5b)를 형성하게 된다. 다음에는 상기 제2도체패턴부(5b)의 상면에 다시 제3비도체패턴부(3c)를 형성한 후, 그 상면에 다시 제5도체패턴부(5c)를 인쇄한다.As shown in FIG. 7, the first non-conductive pattern portion 3a is printed on the soluble film 1. At this time, the via hole is formed on the upper surface of the first non-conductive pattern portion 3a, and the first conductor pattern portion 5a is printed on the via hole. Then, the second non-conductive pattern portion 3b is formed on the upper surface of the first conductor pattern portion 5a by printing again, and then the second conductor pattern portion 5b is formed on the upper surface by printing of a conductive material. Done. Next, after forming the third non-conductive pattern portion 3c again on the upper surface of the second conductor pattern portion 5b, the fifth conductor pattern portion 5c is printed again on the upper surface.
이와 같이 비도전패턴부(3a,3b,3c)를 여러번에 나눠서 인쇄하고, 그 사이에 각각의 도체패턴부(5a,5b,5c)를 성형하는 것에 의하여, 각각의 비도전패턴부 (3a,3b,3c)에 성형되는 비아홀, 즉 도체패턴부(5a,5b,5c)가 인쇄되는 부분에 도체패턴부를 형성하는 도전성물질을 쉽게 인쇄에 의하여 채울 수 있게 된다.In this manner, the non-conductive pattern portions 3a, 3b, and 3c are printed in a plurality of times, and the respective conductive pattern portions 5a, 5b, and 5c are formed therebetween, thereby forming respective non-conductive pattern portions 3a, Via holes formed in 3b and 3c, that is, conductive materials forming conductive pattern portions in portions where the conductive pattern portions 5a, 5b and 5c are printed can be easily filled by printing.
이와 같이 비도전패턴부 및 도체패턴부를 반복하여 적층하는 것에 의하여, 도체패턴부가 형성되는 비아홀을 더욱 좁게 성형하는 것이 가능하게 된다.By repeatedly stacking the non-conductive pattern portion and the conductor pattern portion in this way, it is possible to form a narrower via hole in which the conductor pattern portion is formed.
이상과 같이 구성되는 본 발명에 의하면 다음과 같은 효과를 기대할 수 있을 것이다.According to the present invention configured as described above it can be expected the following effects.
먼저 본 발명에 의하여 완성되는 다층 PCB는 전체적으로 소형화 가능하다는 장점이 있다. 즉, 본 발명에 의하여 완성되는 다층 PCB에 있어서, 각각의 도체패턴은 액상의 도전성물질로 형성되고 있으므로, 층간 연결을 위한 비아홀을 더욱 고밀도 상태로 형성하는 것이 가능하기 때문에, 더욱 소형화된 다층 PCB를 제공하는 것이 가능하게 될 것이다.First, the multilayer PCB completed by the present invention has the advantage that it can be miniaturized as a whole. That is, in the multilayer PCB completed by the present invention, since each conductor pattern is formed of a liquid conductive material, it is possible to form a via hole for interlayer connection in a higher density state, thereby making a more compact multilayer PCB possible. It will be possible to provide.
그리고 본 발명에 의하면, 상대적으로 빠른 시간내에 다층 PCB를 제조하는 것이 가능하게 된다. 종래의 다층 PCB에 있어서 각각의 도체패턴은 동도금에 의하여 형성하고 있기 때문에, 필연적으로 장시간이 소요될 수 밖에 없었다. 그러나 본 발명에 의하면 각각의 도체패턴을 도전성물질을 코팅하여 후경화시키는 것에 의하여 한층의 도체패턴을 형성하는 것이 가능하기 때문에, 종래에 비하여 도체패턴을 형성하는 시간이 현저하게 줄어들게 된다. 따라서 전체적으로 신속하게 원하는 층의 다층 PCB를 제공할 수 있게 되는 잇점이 기대된다.According to the present invention, it becomes possible to manufacture a multilayer PCB in a relatively quick time. In the conventional multilayer PCB, since each conductor pattern is formed by copper plating, it inevitably takes a long time. However, according to the present invention, since it is possible to form a further conductive pattern by coating each conductive pattern on a conductive material and then curing the conductive pattern, the time for forming the conductive pattern is remarkably reduced. Thus, it is expected to be able to quickly provide a multilayer PCB of a desired layer as a whole.
또한 다층 PCB의 제조시 제품의 외형 및 내부의 형상을 그대로 제작할 수 있기 때문에 완성후, V-컷의 천공 및 절단작업 등의 추가공정이 필요없는 제품을 생산하는 것이 가능하게 될 것이다.In addition, since the external appearance and internal shape of the product can be manufactured as it is during the manufacture of the multilayer PCB, it will be possible to produce a product that does not require additional processes such as drilling and cutting of the V-cut after completion.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990003065A KR20000052162A (en) | 1999-01-30 | 1999-01-30 | Multi-layer PCB and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990003065A KR20000052162A (en) | 1999-01-30 | 1999-01-30 | Multi-layer PCB and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000052162A true KR20000052162A (en) | 2000-08-16 |
Family
ID=19572831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990003065A KR20000052162A (en) | 1999-01-30 | 1999-01-30 | Multi-layer PCB and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000052162A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003013201A1 (en) * | 2001-08-02 | 2003-02-13 | Dap Corporation | Method for forming device-landing pad of multi-layered printed circuit board |
| WO2015119349A1 (en) * | 2014-02-10 | 2015-08-13 | 두두테크 주식회사 | Multilayered transformer pcb structure for electric car and method for manufacturing multilayered transformer pcb for same |
| CN113923884A (en) * | 2021-11-22 | 2022-01-11 | 上达电子（深圳）股份有限公司 | Circuit forming process for heating decomposable substrate |
-
1999
- 1999-01-30 KR KR1019990003065A patent/KR20000052162A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003013201A1 (en) * | 2001-08-02 | 2003-02-13 | Dap Corporation | Method for forming device-landing pad of multi-layered printed circuit board |
| WO2015119349A1 (en) * | 2014-02-10 | 2015-08-13 | 두두테크 주식회사 | Multilayered transformer pcb structure for electric car and method for manufacturing multilayered transformer pcb for same |
| CN113923884A (en) * | 2021-11-22 | 2022-01-11 | 上达电子（深圳）股份有限公司 | Circuit forming process for heating decomposable substrate |
| CN113923884B (en) * | 2021-11-22 | 2024-03-22 | 江苏上达半导体有限公司 | Circuit forming process for heating decomposable base material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4915983A (en) | Multilayer circuit board fabrication process | |
| KR100688743B1 (en) | Manufacturing method of PCB having multilayer embedded passive-chips | |
| KR100716810B1 (en) | Print circuit board embedded capacitor having blind via hole and method for manufacturing thereof | |
| US20200365313A1 (en) | Inductor and method of manufacturing the same | |
| AU622100B2 (en) | Multilayer circuit board fabrication process | |
| KR20010074918A (en) | Method for producing multi-layer circuits | |
| US20080209722A1 (en) | Method for forming via hole having fine hole land | |
| US20120298409A1 (en) | Circuit board and method of manufacturing the same | |
| CN110366310B (en) | Soft and hard composite board and its making method | |
| KR100302631B1 (en) | Manufacturing method for multi-layer pcb | |
| KR20000052162A (en) | Multi-layer PCB and method for manufacturing the same | |
| CN116133251A (en) | Component carrier and method for producing the same | |
| KR100332304B1 (en) | Manufacturing method for multi-layer printed circuit board | |
| KR100651422B1 (en) | Method for fabricating the multi layer using Layup Process | |
| KR100338668B1 (en) | method for manufacturing multi-layer PCB | |
| KR20020022477A (en) | Manufacturing method for build-up multi layer printed circuit board using physical vapor deposition | |
| KR20110110664A (en) | Manufacturing method of double-sided printed circuit board | |
| KR100601471B1 (en) | Manufacturing method for printed circuit board using a multi-injection form | |
| TWI766342B (en) | Circuit board and method for manufacturing the same | |
| KR100651342B1 (en) | Method for fabricating the multi layer PCB using the conductivity-photosensitivity liquefied matter | |
| KR101770895B1 (en) | Method of manufacturing a circuit board to form a fine via | |
| CA1269759A (en) | Multi-layer circuit board fabrication process | |
| JP2622848B2 (en) | Manufacturing method of printed wiring board | |
| JPH05167332A (en) | Antenna for mobile object communication | |
| KR101480557B1 (en) | Printed circuit board and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |