KR20000044611A - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR20000044611A
KR20000044611A KR1019980061110A KR19980061110A KR20000044611A KR 20000044611 A KR20000044611 A KR 20000044611A KR 1019980061110 A KR1019980061110 A KR 1019980061110A KR 19980061110 A KR19980061110 A KR 19980061110A KR 20000044611 A KR20000044611 A KR 20000044611A
Authority
KR
South Korea
Prior art keywords
film
lower electrode
forming
upper electrode
capacitor
Prior art date
Application number
KR1019980061110A
Other languages
Korean (ko)
Other versions
KR100326241B1 (en
Inventor
이석재
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061110A priority Critical patent/KR100326241B1/en
Publication of KR20000044611A publication Critical patent/KR20000044611A/en
Application granted granted Critical
Publication of KR100326241B1 publication Critical patent/KR100326241B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A method for fabricating a capacitor is provided to suppress a lifting phenomenon and a surface characteristic drop between upper and lower metal electrodes. CONSTITUTION: In a method for fabricating a capacitor, a flattened interlayer insulation film(20) is formed on a wafer, and a titanium film(21) as an adhesion layer is formed on the flattened interlayer insulation film(20). A platinum film(22) for a lower electrode is deposited on the platinum film(22) by a sputtering method, and a lower electrode is formed by etching the films(22,21). A ferroelectric film(23) is formed so as to cover the lower electrode. A titanium film(24) is deposited on an entire surface of a resultant structure, and the titanium film(24) on a surface of the ferroelectric film(23) is selectively etched. A titanium film(25) for an upper electrode is deposited on an entire surface, and an upper electrode is formed by etching the films(25,24).

Description

반도체 소자의 캐패시터 형성방법Capacitor Formation Method of Semiconductor Device

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly to a method of forming a capacitor of a semiconductor device.

DRAM(Dynamic Random Access Memory)을 비롯한 반도체 소자의 고집적화에 따라 캐패시터의 충분한 정전용량을 확보하는 것이 큰 문제로 부각되었으며, 이를 해결하는 하나의 방안으로서 캐패시터의 하부 전극인 전하저장 전극의 표면적을 증가시키는 기술에 대한 많은 연구·개발이 진행되어 왔다. 그러나, 역시 고집적화에 수반되는 공정 마진의 저하 때문에 전하저장 전극의 표면적을 증가시키는데는 한계가 있다.With high integration of semiconductor devices including DRAM (Dynamic Random Access Memory), securing a sufficient capacitance of a capacitor has emerged as a big problem. As a solution to this problem, the surface area of the charge storage electrode, which is the lower electrode of the capacitor, is increased. Many researches and developments on technology have been conducted. However, there is also a limit to increase the surface area of the charge storage electrode due to the decrease in the process margin associated with high integration.

이러한 한계를 극복하기 위하여 초고집적 DRAM에는 고유전체인 BST 등의 고유전 물질을 캐패시터 유전막으로 사용하는 고유전체 캐패시터를 적용하고 있다. 이는 캐패시터의 정전용량이 유전율에 비례하는 원리를 적용한 것이다.In order to overcome this limitation, high-density DRAMs have been applied to high-density DRAMs using high-k dielectric materials such as BST, which are high-k dielectrics, as capacitor dielectric layers. This applies the principle that the capacitance of the capacitor is proportional to the permittivity.

한편, 차세대 비휘발성 메모리 소자로서 각광 받고 있는 강유전체 메모리 소자(FeRAM)에서는 캐패시터를 구성하는 유전물질로서 SrBi2Ta2O9(SBT), Pb(ZrxTi1-x)O3(PZT) 등의 강유전 물질이 사용되고 있다.On the other hand, ferroelectric memory devices (FeRAM), which are in the spotlight as the next generation of nonvolatile memory devices, include SrBi 2 Ta 2 O 9 (SBT) and Pb (Zr x Ti 1-x ) O 3 (PZT) as dielectric materials constituting a capacitor. Ferroelectric materials are used.

이와 같이 고유전체 캐패시터 또는 강유전체 캐패시터를 제조함에 있어서, 우수한 유전체 박막 특성을 확보하기 위해서는 상·하부 전극 및 그 주변 물질의 선택과 적절한 공정의 제어가 필수적이다.As described above, in manufacturing a high dielectric capacitor or a ferroelectric capacitor, in order to secure excellent dielectric thin film characteristics, selection of upper and lower electrodes and surrounding materials and control of an appropriate process are essential.

현재, 고유전체 캐패시터 또는 강유전체 캐패시터의 상·하부 전극 재료로서 전극 특성이 우수한 백금(Pt)을 주로 사용하고 있다. 백금막은 산소와의 반응성이 거의 없어 옥사이드계 유전체와 접합에서 옥사이드 화합물을 형성하지 않고, 또한 유전체 특성을 향상시키기 위해 행해지는 산소 분위기에서의 고온 열공정 등에 대해서도 우수한 화학적 안정성을 가지고 있다. 이러한 백금막을 하부 전극으로 사용할 때, 하부의 층간절연막(주로, 실리콘산화막)과의 결합력이 좋지 않기 때문에 접착층으로서 산화막과 백금막 모두와 접착력이 우수한 타이타늄(Ti)막을 사용하고 있다.Currently, platinum (Pt) having excellent electrode characteristics is mainly used as the upper and lower electrode materials of high dielectric capacitors or ferroelectric capacitors. The platinum film has little reactivity with oxygen and thus does not form an oxide compound at the junction with the oxide-based dielectric, and also has excellent chemical stability against high temperature thermal processes in an oxygen atmosphere which is performed to improve dielectric properties. When such a platinum film is used as the lower electrode, since the bonding strength with the lower interlayer insulating film (mainly silicon oxide film) is not good, a titanium (Ti) film having excellent adhesion with both the oxide film and the platinum film is used as the adhesive layer.

첨부된 도면 도 1은 종래기술에 따라 형성된 강유전체 캐패시터의 단면을 도시한 것으로, 이하 이를 참조하여 설명한다.1 is a cross-sectional view of a ferroelectric capacitor formed according to the prior art, which will be described with reference to the following.

종래의 강유전체 캐패시터 형성 공정은 우선, 소정의 하부층 공정을 마치고 평탄화된 층간절연막(10)이 형성된 전체구조 상부에 접착층으로 Ti막(후속 열공정시 산화되어 TiOx막으로 변화됨)(11)을 증착하고, 그 상부에 하부 전극용 백금막(12), 강유전체 박막(13) 및 상부 전극용 백금막(14)을 차례로 증착하고, 마스크 공정을 거쳐 상부 전극용 백금막(14), 강유전체 박막(13), 하부 전극용 백금막 및 Ti막(11)을 선택 식각하여 이른바 MIM(Metal/Insulator/Metal) 적층 구조의 캐패시터를 패터닝한다.The conventional ferroelectric capacitor forming process first deposits a Ti film (which is oxidized and changed into a TiO x film during the subsequent thermal process) 11 as an adhesive layer on top of the entire structure on which the planarized interlayer insulating film 10 is formed after completing a predetermined lower layer process. The upper electrode platinum film 12, the ferroelectric thin film 13, and the upper electrode platinum film 14 are sequentially deposited thereon, and the upper electrode platinum film 14 and the ferroelectric thin film 13 are subjected to a mask process. The lower electrode platinum film and the Ti film 11 are selectively etched to pattern a capacitor having a so-called MIM (Metal / Insulator / Metal) stacked structure.

그런데, 캐패시터 형성 공정시 통상적으로 수행되는 여러 차례의 산소 분위기에서의 고온 열처리 공정을 거치면서 백금막(12, 14)과 강유전체 박막(13) 간의 큰 열팽창 계수 차이에 의해 유기되는 박막의 스트레스로 인해 백금막(12, 14)과 강유전체 박막(13)의 계면이 매우 거칠어지거나, 그 사이가 벌어지는 리프팅(lifting) 현상(A)이 일어나는 문제점이 있었다. 이러한 리프팅 현상(A)은 캐패시터의 특성을 크게 저하시키는 요인이 되고 있다.However, due to the stress of the thin film induced by the large thermal expansion coefficient difference between the platinum film (12, 14) and the ferroelectric thin film (13) during the high temperature heat treatment process in the oxygen atmosphere which is usually performed in the capacitor formation process The interface between the platinum films 12 and 14 and the ferroelectric thin film 13 is very rough, or there is a problem in that a lifting phenomenon A occurs between them. This lifting phenomenon A is a factor that greatly reduces the characteristics of the capacitor.

이러한 문제점은 비단 백금 전극 사용시에만 나타나는 현상이 아니라, 다른 금속 전극을 사용하는 강유전체 캐패시터 및 고유전체 캐패시터 형성 공정시에도 문제점으로 지적되고 있다.This problem has been pointed out as a problem not only in the use of non-platinum electrodes but also in the formation of ferroelectric capacitors and high-k dielectric capacitors using other metal electrodes.

본 발명은 유전체 박막과 그 상·하부의 금속 전극의 계면 특성의 저하와 리프팅 현상을 억제할 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of suppressing the deterioration and the lifting phenomenon of the interface between the dielectric thin film and the metal electrodes above and below.

도 1은 종래기술에 따라 형성된 강유전체 캐패시터의 단면도.1 is a cross-sectional view of a ferroelectric capacitor formed in accordance with the prior art.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 강유전체 캐패시터 제조 공정도.2A to 2D are ferroelectric capacitor manufacturing process diagrams according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 층간절연막 21, 24 : Ti막20: interlayer insulating film 21, 24: Ti film

22 : 하부 전극용 백금막 23 : 강유전체 박막22: platinum film for lower electrode 23: ferroelectric thin film

25 : 상부 전극용 백금막 26 : 캐핑 산화막25 platinum film for upper electrode 26 capping oxide film

27 : 금속배선27 metal wiring

본 발명은 하부 전극을 패터닝한 후 그 전체를 덮도록 유전체 박막을 증착하고, 다시 그 상부를 상부 전극이 덮는 구조를 취함으로써 평형 배열식의 MIM 적층 구조에서의 스트레스 유발을 줄여 고온 열공정시 MIM 구조의 금속 전극과 유전체 박막 계면에서 리프팅 현상이 유발되는 것을 방지하는 기술이다. 또한, 본 발명은 하부 전극은 물론 상부 전극에도 접착층을 적용하여 그 효과를 더욱 증대시킬 수 있다.According to the present invention, a dielectric thin film is deposited to cover the entire bottom electrode after patterning, and then the upper electrode is covered with the upper electrode, thereby reducing stress induction in a balanced MIM stacked structure, thereby increasing the MIM structure during a high temperature thermal process. This is a technique for preventing the lifting phenomenon from occurring at the interface between the metal electrode and the dielectric thin film. In addition, the present invention can further increase the effect by applying the adhesive layer to the upper electrode as well as the lower electrode.

상기의 기술적 과제를 달성하기 위하여 본 발명으로부터 제공되는 특징적인 반도체 소자의 캐패시터 형성방법은, 소정의 하부층 상부에 하부 전극용 금속막을 형성하는 제1 단계; 상기 하부 전극용 금속막을 선택 식각하여 하부 전극을 패터닝하는 제2 단계; 상기 하부 전극 표면을 덮는 유전체막을 형성하는 제3 단계; 상기 제3 단계 수행 후, 전체구조 상부에 상부 전극용 금속막을 형성하는 제4 단계; 및 상기 상부 전극용 금속막을 선택 식각하여 상부 전극을 패터닝하는 제5 단계를 포함하여 이루어진다.In order to achieve the above technical problem, a method of forming a capacitor of a characteristic semiconductor device provided by the present invention includes: a first step of forming a lower electrode metal film on a predetermined lower layer; A second step of patterning the lower electrode by selectively etching the lower electrode metal film; Forming a dielectric film covering the lower electrode surface; A fourth step of forming a metal film for the upper electrode on the entire structure after performing the third step; And a fifth step of patterning the upper electrode by selectively etching the upper electrode metal film.

또한, 상기의 기술적 과제를 달성하기 위하여 본 발명으로부터 제공되는 특징적인 반도체 소자의 캐패시터 형성방법은, 소정의 하부층 상부에 형성된 층간절연막 상에 제1 접착층을 형성하는 제1 단계; 상기 제1 접착층 상에 하부 전극용 금속막을 형성하는 제2 단계; 상기 하부 전극용 금속막 및 상기 제1 접착층을 선택 식각하여 하부 전극을 패터닝하는 제3 단계; 상기 하부 전극 표면을 덮는 유전체막을 형성하는 제4 단계; 상기 제4 단계 수행 후, 노출된 상기 층간절연막 상에 제2 접착층을 형성하는 제5 단계; 상기 제5 단계 수행 후, 전체구조 상부에 상부 전극용 금속막을 형성하는 제6 단계; 및 상기 상부 전극용 금속막 및 상기 제2 접착층을 선택 식각하여 상부 전극을 패터닝하는 제7 단계를 포함하여 이루어진다.In addition, a method of forming a capacitor of a characteristic semiconductor device provided from the present invention to achieve the above technical problem, the first step of forming a first adhesive layer on the interlayer insulating film formed on a predetermined lower layer; Forming a lower electrode metal film on the first adhesive layer; A third step of patterning the lower electrode by selectively etching the lower electrode metal layer and the first adhesive layer; A fourth step of forming a dielectric film covering the lower electrode surface; A fifth step of forming a second adhesive layer on the exposed interlayer insulating film after performing the fourth step; A sixth step of forming a metal film for the upper electrode on the entire structure after the fifth step; And a seventh step of patterning the upper electrode by selectively etching the upper electrode metal layer and the second adhesive layer.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

첨부된 도면 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 강유전체 캐패시터 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.2A to 2D illustrate a ferroelectric capacitor manufacturing process according to an embodiment of the present invention, which will be described below with reference to the drawings.

본 실시예에 따른 공정은, 우선 도 2a에 도시된 바와 같이 소정의 하부층 공정을 마치고, 평탄화된 층간절연막(20)이 형성된 웨이퍼 상에 접착층으로서 Ti막(21)을 형성한 다음, 그 상부에 스퍼터링(sputtering)법을 사용하여 하부 전극용 백금막(22)을 증착한 다음, 백금막(22) 및 Ti막(21)을 선택 식각하여 하부 전극을 패터닝한다.The process according to the present embodiment first finishes a predetermined lower layer process as shown in FIG. 2A, and then forms a Ti film 21 as an adhesive layer on the wafer on which the planarized interlayer insulating film 20 is formed, and then on top of it. The lower electrode platinum film 22 is deposited using a sputtering method, and then the lower electrode is patterned by selectively etching the platinum film 22 and the Ti film 21.

계속하여, 도 2b에 도시된 바와 같이 백금막(22) 상에 강유전체 박막(23)을 증착하고, 이를 패터닝하여 강유전체 박막(23)이 하부 전극을 덮는 구조로 형성한다.Subsequently, as shown in FIG. 2B, the ferroelectric thin film 23 is deposited on the platinum film 22 and patterned to form a structure in which the ferroelectric thin film 23 covers the lower electrode.

다음으로, 도 2c에 도시된 바와 같이 전체구조 상부에 다시 Ti막(24)을 증착하고, 강유전체 박막(23) 표면의 Ti막(24)을 선택적으로 제거한 다음, 전체구조 상부에 상부 전극용 백금막(25)을 증착하고, 백금막(25) 및 Ti막(24)을 선택 식각하여 상부 전극을 패터닝한다.Next, as shown in FIG. 2C, the Ti film 24 is further deposited on the entire structure, the Ti film 24 on the surface of the ferroelectric thin film 23 is selectively removed, and then the upper electrode platinum is formed on the entire structure. The film 25 is deposited, and the platinum film 25 and the Ti film 24 are selectively etched to pattern the upper electrode.

이후, 도 2d에 도시된 바와 같이 통상의 캐패시터 제조 공정을 진행하여 캐핑 산화막(26) 및 그를 관통하여 백금막(25)에 콘택되는 금속배선(27)을 형성한다.Thereafter, as shown in FIG. 2D, a conventional capacitor manufacturing process is performed to form the capping oxide layer 26 and the metal wiring 27 contacting the platinum layer 25 through the capping oxide layer 26.

상기와 같은 공정을 통해 완성된 캐패시터는 하부 전극은 물론 상부 전극의 양끝단이 접착층과 강하게 결합되어 있으므로 캐패시터 형성시 통상적으로 진행되는 수 차례의 열 공정에 의해 발생하는 금속 전극과 유전체 박막 사이의 스트레스를 지탱할 수 있게 된다.In the capacitor completed through the above process, both ends of the upper electrode as well as the lower electrode are strongly bonded to the adhesive layer, so that the stress between the metal electrode and the dielectric thin film generated by the thermal process that is typically performed when the capacitor is formed. It can support.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

예를 들어, 전술한 실시예에서는 백금막을 상·하부 전극으로 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 이리듐(Ir)과 같은 다른 종류의 금속 전극을 사용하는 경우에도 적용될 수 있다.For example, in the above-described embodiment, the case where the platinum film is used as the upper and lower electrodes has been described as an example, but the present invention can be applied to the case of using other kinds of metal electrodes such as iridium (Ir).

또한, 전술한 실시예에서는 접착층으로 Ti막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 다른 물질을 접착층으로 사용하는 경우에도 적용될 수 있다.In addition, in the above-described embodiment, the case of using the Ti film as the adhesive layer has been described as an example, but the present invention may be applied to the case of using other materials as the adhesive layer.

전술한 본 발명은 캐패시터의 금속 전극과 유전체 간의 계면 특성을 개선하고 리프팅 현상을 억제하는 효과가 있으며, 이로 인하여 캐패시터 특성 및 소자의 신뢰도를 향상시키는 효과를 기대할 수 있다. 또한, 본 발명은 하부 전극의 측벽을 이용하므로 유효 캐패시터 면적을 증가시킬 수 있는 부수적인 효과가 있다.The present invention described above has the effect of improving the interfacial characteristics between the metal electrode and the dielectric of the capacitor and suppressing the lifting phenomenon, thereby improving the capacitor characteristics and the reliability of the device can be expected. In addition, since the present invention uses the sidewall of the lower electrode, there is a side effect of increasing the effective capacitor area.

Claims (7)

소정의 하부층 상부에 하부 전극용 금속막을 형성하는 제1 단계;Forming a lower electrode metal film on the predetermined lower layer; 상기 하부 전극용 금속막을 선택 식각하여 하부 전극을 패터닝하는 제2 단계;A second step of patterning the lower electrode by selectively etching the lower electrode metal film; 상기 하부 전극 표면을 덮는 유전체막을 형성하는 제3 단계;Forming a dielectric film covering the lower electrode surface; 상기 제3 단계 수행 후, 전체구조 상부에 상부 전극용 금속막을 형성하는 제4 단계; 및A fourth step of forming a metal film for the upper electrode on the entire structure after performing the third step; And 상기 상부 전극용 금속막을 선택 식각하여 상부 전극을 패터닝하는 제5 단계A fifth step of patterning the upper electrode by selectively etching the upper electrode metal film 를 포함하여 이루어진 반도체 소자의 캐패시터 형성방법.Capacitor formation method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 하부 전극용 금속막이 백금막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the metal film for the lower electrode is a platinum film. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 상부 전극용 금속막이 백금막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the metal film for the upper electrode is a platinum film. 소정의 하부층 상부에 형성된 층간절연막 상에 제1 접착층을 형성하는 제1 단계;A first step of forming a first adhesive layer on the interlayer insulating film formed on the predetermined lower layer; 상기 제1 접착층 상에 하부 전극용 금속막을 형성하는 제2 단계;Forming a lower electrode metal film on the first adhesive layer; 상기 하부 전극용 금속막 및 상기 제1 접착층을 선택 식각하여 하부 전극을 패터닝하는 제3 단계;A third step of patterning the lower electrode by selectively etching the lower electrode metal layer and the first adhesive layer; 상기 하부 전극 표면을 덮는 유전체막을 형성하는 제4 단계;A fourth step of forming a dielectric film covering the lower electrode surface; 상기 제4 단계 수행 후, 노출된 상기 층간절연막 상에 제2 접착층을 형성하는 제5 단계;A fifth step of forming a second adhesive layer on the exposed interlayer insulating film after performing the fourth step; 상기 제5 단계 수행 후, 전체구조 상부에 상부 전극용 금속막을 형성하는 제6 단계; 및A sixth step of forming a metal film for the upper electrode on the entire structure after the fifth step; And 상기 상부 전극용 금속막 및 상기 제2 접착층을 선택 식각하여 상부 전극을 패터닝하는 제7 단계A seventh step of patterning the upper electrode by selectively etching the upper electrode metal layer and the second adhesive layer 를 포함하여 이루어진 반도체 소자의 캐패시터 형성방법.Capacitor formation method of a semiconductor device comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 및 제2 접착층이 타이타늄막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the first and second adhesive layers are titanium films. 제 4 항에 있어서,The method of claim 4, wherein 상기 하부 전극용 금속막이 백금막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the metal film for the lower electrode is a platinum film. 제 4 항 또는 제 6 항에 있어서,The method according to claim 4 or 6, 상기 상부 전극용 금속막이 백금막인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the metal film for the upper electrode is a platinum film.
KR1019980061110A 1998-12-30 1998-12-30 A method for forming capacitor in semiconductor device KR100326241B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061110A KR100326241B1 (en) 1998-12-30 1998-12-30 A method for forming capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061110A KR100326241B1 (en) 1998-12-30 1998-12-30 A method for forming capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20000044611A true KR20000044611A (en) 2000-07-15
KR100326241B1 KR100326241B1 (en) 2002-09-04

Family

ID=19567866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061110A KR100326241B1 (en) 1998-12-30 1998-12-30 A method for forming capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100326241B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955509B2 (en) 2021-05-25 2024-04-09 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319928B2 (en) * 1995-12-13 2002-09-03 シャープ株式会社 Method for manufacturing semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955509B2 (en) 2021-05-25 2024-04-09 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor

Also Published As

Publication number Publication date
KR100326241B1 (en) 2002-09-04

Similar Documents

Publication Publication Date Title
US5416042A (en) Method of fabricating storage capacitors using high dielectric constant materials
KR20020013154A (en) Semiconductor memory device having capacitor encapsulated by multi-layer which includes double layeres being made of same material and method of manufacturing thereof
JP2003068988A (en) Ferroelectric memory device using ferroelectric film as a flattening film and its manufacturing method
KR0147639B1 (en) High dielectronics capacitor electrode & its fabrication method
JP2010062329A (en) Semiconductor device and method of manufacturing the same
KR100273689B1 (en) memory device and method for fabricating the same
JPH11265989A (en) High dielectric capacitor and its manufacture
KR20020073443A (en) Semiconductor memory and process for fabricating the same
US7547638B2 (en) Method for manufacturing semiconductor device
KR100362189B1 (en) Semiconductor memory device having oxide and Ti double layer capable of preventing hydrogen diffusion and method for forming the same
KR100362179B1 (en) Semiconductor memory device having oxide and Ti double layer capable of preventing hydrogen diffusion and method for forming the same
KR100420120B1 (en) Method of forming a memory device having a ferroelectric capacitor
US6596580B2 (en) Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure
KR100326241B1 (en) A method for forming capacitor in semiconductor device
KR100333667B1 (en) Method for fabricating capacitor of ferroelectric random access memory device
KR0165408B1 (en) Method for manufacturing capacitor of high dielectric film
KR100321691B1 (en) A method for forming capacitor having platinum electrode in semiconductor device
KR100277939B1 (en) bottom electrode of capacitor with ferroelectric
KR20030028044A (en) Ferroelectric memory device and method of fabricating the same
KR100316020B1 (en) Method for forming capacitor of semiconductor device
JP2001127267A (en) Preventive method for interaction and multi-layer electric device
KR100476380B1 (en) Method for fabricating cylindrical capacitor in semiconductor device
KR100582352B1 (en) Method for fabricating capacitor in semiconductor device
KR100772530B1 (en) Method for forming concave capacitor in semiconductor device
KR100321713B1 (en) method for forming capacitor with platinum lower electrode in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee