KR20000022794A - 반도체소자의 트렌치 소자 분리 방법 - Google Patents

반도체소자의 트렌치 소자 분리 방법 Download PDF

Info

Publication number
KR20000022794A
KR20000022794A KR1019990036331A KR19990036331A KR20000022794A KR 20000022794 A KR20000022794 A KR 20000022794A KR 1019990036331 A KR1019990036331 A KR 1019990036331A KR 19990036331 A KR19990036331 A KR 19990036331A KR 20000022794 A KR20000022794 A KR 20000022794A
Authority
KR
South Korea
Prior art keywords
trench
pattern
film
stress
etching
Prior art date
Application number
KR1019990036331A
Other languages
English (en)
Other versions
KR100297737B1 (ko
Inventor
송종국
김한밀
안동호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990036331A priority Critical patent/KR100297737B1/ko
Priority to US09/404,209 priority patent/US6159823A/en
Publication of KR20000022794A publication Critical patent/KR20000022794A/ko
Application granted granted Critical
Publication of KR100297737B1 publication Critical patent/KR100297737B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

트렌치 소자 분리 영역과 활성 영역 사이에 홈(dent)이 형성되는 것을 방지하고, 트렌치 식각후 세정 공정시 물반점이 발생하는 것을 방지할 수 있는 트렌치 소자 분리 방법이 제공된다. 본 발명에 따른 트렌치 소자 분리 방법은 활성 영역을 정의하는 마스크 패턴인 질화막 패턴의 하부에 형성되어 있는 스트레스 완화용 산화막 패드 패턴(stress relief oxide pad pattern)에 언더컷을 형성한 후, 스트레스 완충막(stress buffer layer)인 질화막 라이너를 언더컷을 따라 자기 정합적으로 형성한다. 따라서, 하드 마스크 패턴인 질화막 패턴 제거시 스트레스 완충막이 일부 식각되더라도 반도체 기판 상부면 이하로는 식각되지 않는다. 또, 물반점을 발생시키는 주된 요인인 반사 방지막이 언더컷 형성시 함께 제거된다.

Description

반도체 소자의 트렌치 소자 분리 방법{Trench Isolation Method of Semiconductor Device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 반도체 소자의 트렌치 소자 분리 방법에 관한 것이다.
소자 분리 영역을 형성하는 공정은 반도체 장치를 제조하는 모든 제조공정 단계에 있어서 초기 단계의 공정으로서, 활성 영역의 크기 및 후속 공정 단계의 공정 마진(margin)을 좌우하는 중요한 공정 단계이다. 최근 반도체 소자의 집적도가 크게 증가함에 따라 소자 분리 영역 또한 축소되어 64M DRAM급에서는 0.26㎛ 기술이, 256M DRAM급에서는 0.19㎛ 기술이 요구되고 있다.
따라서, 최근에는 좁은 면적으로도 소자 분리가 가능한 트렌치 소자 분리 방법이 널리 사용되고 있다. 종래 기술에 의한 트렌치 소자 분리 방법을 첨부 도면 도 1 내지 도 3을 참조하여 설명한다.
도 1에 도시된 바와 같이, 반도체 기판(10) 상부에 활성 영역(12)을 정의하는 패드 산화막 패턴(15)과 질화막 패턴(20)을 형성한다. 질화막 패턴(20)은 트렌치 식각시 하드 마스크 패턴으로 기능하며, 패드 산화막 패턴(15)은 질화막 패턴(20)과 기판(10)간에 스트레스의 전이를 완화시키기 위하여 형성한다. 이어서, 질화막 패턴(20) 및 패드 산화막 패턴(15)을 식각마스크로 사용하여 반도체 기판(10)을 소정 깊이로 식각하여 트렌치(23)를 형성한다. 계속해서, 트렌치(23)의 측벽에 열 산화막(25)을 형성한 후, 결과물 전면에 자기정합적으로(conformally) 질화막라이너(30)를 형성한다. 열 산화막(25)은 트렌치(23) 식각시 기판이 받은 손상을 회복시키기 위하여 형성하는 것이며, 질화막 라이너(30)는 후속 열처리 공정시 기판에 가해지는 스트레스를 완충시키기 위하여 형성한다. 마지막으로 트렌치(23) 내부를 절연막(35)으로 매립한다.
도 2를 참조하면, 질화막 패턴(20)의 상면을 평탄화 종료점으로하여 절연막(35)을 평탄화하여 소자 분리막(35a)을 형성한다. 이어서, 질화막 패턴(20)을 제거한다. 그 결과 패드 산화막 패턴(15)이 노출되고, 트렌치 내부를 채우는 소자 분리막(35a)도 일부 변형된다. 질화막 패턴(20) 제거 공정은 통상 인산 용액을 사용한다. 이 때, 질화막 라이너(30)는 질화막 패턴(20)과 직접적으로 연결되어 있으므로 식각액인 인산 용액이 질화막 라이너(30)를 따라 유입된다. 따라서 질화막 라이너(30) 또한 질화막 패턴과 함께 식각된다. 더군다나 질화막 패턴(20)의 완전한 제거를 위해서 30 내지 40% 정도의 오버 에치를 행하게되므로 질화막 라이너(30)가 기판(10)의 상부면 아래로까지 식각된다. 따라서, 활성 영역(12)과 트렌치 소자 분리막(35a)사이에 홈(dent)(A)이 형성된다.
도 3을 참고하면, 패드 산화막 패턴(15)을 제거하여 트렌치 소자 분리 공정을 완료한다. 이 때, 소자 분리막(35a) 또한 일정량 식각되어 기판(10)의 높이와 거의 동일한 높이로 변형된 소자 분리막(35b)이 형성된다. 패드 산화막 패턴(15) 전부와 소자 분리막(35a)의 일부가 제거됨으로써 도 2의 홈(A)보다 폭이 더 넓어진 홈(B)이 형성된다.
이렇게 홈(B)이 형성되면, 활성 영역(12)상에 게이트를 형성할 때, 게이트를 구성하는 폴리실리콘이 홈(B)에 채워져 제거되지 않고 남게된다. 따라서, 활성영역(12)이 게이트용 폴리실리콘으로 둘러쌓이게 된다. 이로 인하여 트렌치 소자 분리 영역의 가장자리 부분에 전계집중이 일어나면서 트랜지스터의 문턱전압(threshold voltage)이 떨어지게(drop) 된다. 트랜지스터가 적정값 이하의 문턱전압을 갖게되면, 트랜지스터가 동작 전압 이하의 저전압에서도 오동작을 하게되며, 이때에 커패시터에 저장되어있는 전하가 손실될 수 있다. 이러한 전하의 손실은 메모리 셀 내의 데이터의 손상을 의미한다. 따라서, 일정시간마다 손실되는 전하를 보상하여 데이터의 손상을 방지하여야 하는 리플래쉬(refresh) 동작이 빈번하게 요구된다.
한편, 도 1에 도시되어 있는 패드 산화막 패턴(15) 및 질화막 패턴(20)은 기판상에 패드 산화막, 질화막, 반사 방지막 및 포토레지스트 패턴을 차례대로 형성한 후, 포토레지스트 패턴을 식각마스크로 사용하여 반사방지막, 질화막 및 패드산화막을 차례대로 식각함으로써 형성한다. 이후, 포토레지스트 패턴을 제거한 후, 패드산화막 패턴(15), 질화막 패턴(20) 및 반사 방지막 패턴(미도시)을 식각 마스크로 사용하여 트렌치(23)를 형성한다. 이어서, 식각 공정시 발생한 오염물질들을 제거하기 위해서 세정 공정을 실시한다. 세정 공정은 수산화암모늄, 과산화수소 및 물의 혼합 용액(SC-1: standard cleaning solution-1) 및 묽은 불화 수소 용액을 차례대로 처리하여 실시한다. 그런데, 이러한 세정 공정시 세정액과 반사방지막간의 반응에 의해 물반점(water spot)이 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 트렌치 소자 분리 영역과 활성 영역 사이에 홈이 발생하여 트랜지스터의 특성을 열화시키는 것을 방지하고, 물반점의 발생을 최소화할 수 있는 트렌치 소자 분리 방법을 제공하는 것이다.
도 1 내지 도 3은 종래의 트렌치 소자 분리 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 10은 본 발명에 따른 트렌치 소자 분리 방법의 제1 실시예를 설명하기 위한 단면도들이다.
도 11 내지 도 12는 본 발명에 따른 트렌치 소자분리 방법의 제2 실시예를 설명하기 위한 단면도들이다.
도 13은 본 발명에 따른 트렌치 소자 분리 방법의 제3 실시예를 설명하기 위한 단면도이다.
도 14 및 도 15는 본 발명에 따른 트렌치 소자 분리 방법의 제4 실시예를 설명하기 위한 단면도들이다.
도 16은 본 발명에 따른 트렌치 소자 분리 방법에 의해 정의된 활성 영역상에 형성된 셀 트랜지스터의 문턱 전압과 종래 기술에 따른 트렌치 소자 분리 방법에 의해 정의된 활성 영역상에 형성된 셀 트랜지스터의 문턱 전압을 측정한 결과를 나타내는 그래프이다.
도 17은 본 발명에 따른 트렌치 소자 분리 방법에 의해 정의된 활성 영역상에 형성된 셀 트랜지스터의 드레인 전류와 종래 기술에 따른 트렌치 소자 분리 방법에 의해 정의된 활성 영역상에 형성된 셀 트랜지스터의 드레인 전류를 측정한 결과를 나타내는 그래프이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 먼저, 반도체기판 상에 트렌치 소자 분리 영역을 정의하는 마스크 패턴으로 스트레스 완화용 패드 패턴과 하드 마스크 패턴이 차례로 적층되며, 상기 스트레스 완화용 패드 패턴은 상기 하드 마스크 패턴과 상기 기판간에 스트레스의 전이를 완화시키기 위한 패턴인 마스크 패턴을 형성한다. 이어서, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 반도체기판을 소정 깊이로 식각하여 트렌치를 형성한다. 계속해서, 상기 하드 마스크 패턴으로부터 상기 스트레스 완화용 패드 패턴을 언더컷팅한다. 상기 트렌치의 측벽에 상기 식각 단계시 받은 손상을 회복시키기 위한 물질막을 형성하고, 상기 결과물 전면에 후속 열처리 공정시 기판에 가해지는 스트레스를 완충시키기 위한 스트레스 완충막(conformal stress-buffer layer)을 형성한다. 이 때, 상기 스트레스 완충막을 상기 언더컷을 따라 자기정합적으로 형성한다. 상기 트렌치 내부를 절연물질로 매립한 후, 상기 하드 마스크 패턴을 제거한다. 마지막으로 상기 스트레스 완화용 패드 패턴을 제거하여 트렌치 소자 분리 영역을 완성한다.
상기 언더컷팅 단계는 등방성 식각 공정, 예컨대 불화수소 0.32 내지 2.50 중량%와 불화 암모늄(NH4F) 17 내지 20 중량%가 혼합된 혼합 용액을 3분 이하로 사용하는 등방성 식각 공정으로 실시한다.
본 발명에 있어서, 상기 마스크 패턴은 상기 반도체 기판상에 스트레스 완화용 패드막과, 하드 마스크막, 반사방지막 및 활성 영역을 정의하는 포토레지스트 패턴을 차례대로 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 반사방지막, 상기 하드 마스크막 및 스트레스 완화용 패드막을 차례대로 식각하여 형성하고, 상기 언더컷팅 단계는 상기 스트레스 완화용 패드막을 언더컷팅함과 동시에 상기 반사방지막도 제거하는 단계인 것이 바람직하다.
상기 언더컷팅 단계 후에는 상기 기판을 세정하는 단계, 예컨대 수산화암모늄, 과산화수소 및 물의 혼합 용액인 SC-1 용액을 처리한 후 물에 희석된 묽은 불화 수소 용액을 처리하는 세정 단계를 포함하는 것이 바람직하다.
그리고, 상기 언더컷팅 단계 이후에는 상기 트렌치의 상단 코너 부분을 둥글게하는(rounding) 단계를 더 포함할 수 있다. 둥글게하는 단계는 700℃ 이상의 온도에서 수소 어닐링에 의해 진행한다.
또, 상기 트렌치 내부를 절연물질로 매립하는 단계는 상기 트렌치가 형성된 결과물상에 자기 정합적으로 형성되면서 언더컷팅된 부분을 매립하는 제1 절연물질막을 형성한 후, 상기 트렌치 내부를 제2 절연물질막으로 완전히 매립하는 2 단계로 실시하되, 상기 제1 절연물질은 상기 제2 절연물질에 비해 단차 도포성이 큰 물질인 것이 바람직하다.
그리고, 상기 패드 패턴은 식각 선택비가 다른 이중막 이상의 적층 구조로 형성되어 상기 언더컷팅 단계시 상기 패드 패턴내에는 계단형태의 언더컷이 형성되도록 한다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 트렌치 소자 분리 방법의 바람직한 실시예들을 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었다. 또한 어느 한 막이 다른 막 또는 기판위에 존재하는 것으로 지칭될 때, 다른 막 또는 기판 바로 위에 있을 수도 있고, 층간막이 존재할 수도 있다. 도면에서 동일참조부호는 동일부재를 나타낸다.
도 4 내지 도 6은 본 발명에 따른 트렌치 소자분리 방법의 제1 실시예를 설명하기 위한 단면도들이다.
도 4를 참조하면, 반도체 기판(110) 상에 스트레스 완화용 패드막(115), 하드 마스크막(120) 및 반사 방지막(122)을 차례대로 형성한다. 반사 방지막(122)상에 활성 영역(112)을 정의한 포토레지스트 패턴(125)을 사진 공정으로 형성한다. 스트레스 완화용 패드막(115)은 하드 마스크막(120)과 기판(110)간에 스트레스가 전이되는 것을 완화시키기 위하여 형성하는 것이다. 일반적으로 스트레스 완화용 패드막(115)은 산화막으로 형성하며, 100Å 내지 500Å 두께의 박막으로 형성한다. 하드 마스크막(120)은 질화막을 사용하여 형성하며, 식각 마스크로서의 기능을 충분히 수행할 수 있는 두께로, 예컨대 500Å 내지 3000Å 두께로 형성한다. 반사방지막(122)은 하부 물질층들의 반사 특성을 고려하여 적절한 반사방지물을 사용하여 형성한다. 스트레스 완화용 패드막(115)으로 산화막을 하드 마스크막(120)으로 질화막을 사용할 경우에는 PESiON을 사용하여 200Å 내지 900Å 두께로 반사방지막 (122)을 형성하는 것이 바람직하다.
도 5를 참조하면, 포토레지스트 패턴(125)을 식각 마스크로 사용하여 반사 방지막(122), 하드 마스크막(120) 및 스트레스 완화용 패드막(115)을 차례대로 식각하여 반사 방지막 패턴(122a), 하드 마스크 패턴(120a) 및 스트레스 완화용 패드 패턴(115a)을 형성한다.
도 6을 참조하면, 포토레지스트 패턴(125)을 제거한 후, 반사 방지막 패턴(122a), 하드 마스크 패턴(120a) 및 스트레스 완화용 패드 패턴(115a)을 식각마스크로 사용하여 기판(110)을 소정 깊이로 식각하여 트렌치(123)를 형성한다. 트렌치(123)는 건식 식각 공정으로 형성하는 것이 바람직하며, 트렌치(123)의 깊이는 요구되는 소자 분리 정도에 따라 결정된다. 일반적으로 300Å 내지 10000Å 깊이로 형성한다.
도 7을 참조하면, 하드 마스크 패턴(120a)으로부터 언더컷팅된 스트레스 완화용 패드 패턴(115b)을 형성한다. 언더컷팅(124)되는 거리(d)는 후속공정에서 형성되는 스트레스 완충막이 식각되는 속도를 고려하여 결정한다. 즉, 기판(110)의 상부면 아래에 형성되는 스트레스 완충막이 식각되지 않도록 하기에 적합한 우회 경로를 제공할수 있을 정도로 언더컷팅한다.
또한, 언더컷팅시 반사 방지막 패턴(도 6의 122a 참고)도 동시에 제거되는 것이 바람직하다. 그러므로 언더컷팅 거리(d)는 제거되어야 할 반사 방지막 패턴(122a)의 두께와도 관련된다.
일반적으로 반사 방지막을 200Å 내지 900Å 두께로 형성하므로, 언더컷팅 거리(d)는 300 내지 600Å 정도가 적합하다. 언더컷팅은 등방성 식각 공정으로 실시하며, 바람직하기로는 불화 수소(HF) 0.32 내지 2.50 중량%와 불화 암모늄(NH4F) 17 내지 20 중량 %가 혼합된 혼합 용액을 사용하여 진행한다. 이 혼합 용액의 식각 속도는 약 100Å/분 내지 200Å/분이다. 따라서, 언더컷팅 단계는 3분 이하로 실시하는 것이 바람직하다.
계속해서 언더컷팅 단계 후에 기판을 세정한다. 세정은 트렌치(123) 식각시 발생한 오염원들을 제거하기 위해서 실시한다.
세정은 수산화암모늄, 과산화수소 및 물의 혼합 용액인 SC-1과, 물에 희석된 묽은 불화 수소 용액을 차례대로 처리하여 실시한다.
SC-1 용액은 70℃ 이하의 온도에서 3 내지 20분간 처리하는 것이 적합하다. 묽은 불화 수소 용액은 불화 수소:초순수의 비율이 1:200인 용액인 것이 바람직하다. 그리고 묽은 불화 수소 용액을 처리하는 시간은 10초 내지 150초가 적합하다.
언더컷팅시 반사방지막패턴(122a)도 함께 제거되었기 때문에 세정 공정을 실시하더라도 물반점이 발생하지 않는다.
도 8을 참조하면, 트렌치(123)를 형성하기 위한 건식 식각 공정에 의해 반도체 기판(110)이 받은 손상을 회복시키기 위한 물질막(125)을 형성한다. 통상적으로 반도체 기판이 받은 손상은 열처리 공정으로 회복시키므로 물질막(125)으로 열산화막이 형성된다. 열산화막(125)은 기판(110)이 받은 손상을 회복시킬 뿐만 아니라 기판(110) 표면을 안정된 결합(Si-O2) 상태로 유지하여 트렌치 표면을 통한 누설전류를 방지한다. 열산화막(125)의 두께는 트렌치의 폭등을 고려하여 적당한 정도로 조절한다.
계속해서, 스트레스 완충막(stress-buffer layer)(130)을 열산화막(125)이 형성된 결과물 전면에 형성한다. 특히 스트레스 완충막(130)은 언더컷(124)을 따라 자기정합적으로 형성한다. 이어서, 트렌치(123) 내부를 절연막(135)으로 매립한 후, 절연막의 막질을 치밀하게 하기 위한 열처리 공정을 실시한다. 열처리 공정은 700℃ 내지 1200℃의 온도에서 수분 내지 수 시간, 예컨대 1시간 정도 실시한다.
스트레스 완충막(130)은 절연막(135)의 막질을 치밀하게 하기 위한 열처리 공정시, 반도체 기판(110)과 절연막(135)간의 열팽창 계수가 달라서 반도체 기판(110)쪽으로 응력(stress)이 가해지므로써 반도체 기판(110)에 결정결함이나 전위를 유발시키는 것을 방지하기 위해 형성하는 것이다. 결정결함이나 전위는 누설 전류를 발생시키는 원인으로 작용한다. 비록 트렌치(123) 측벽에 산화막(125)이 형성되어 있으나 산화막(125)만으로는 반도체 기판(110)이 받는 응력에 대한 부담을 감소시키기에는 한계가 있다. 이러한 한계를 극복하기 위하여 산화막(125) 상부에 다시 스트레스 완충막(130)을 형성하는 것이다. 스트레스 완충막(130)은 저압화학기상증착(Low Pressure Chemical Vapor Deposition, "LPCVD"라 약하기도 한다)법으로 형성된 질화막 라이너인 것이 바람직하다. 스트레스 완충막(130)의 두께는 후속 열처리 공정시 스트레스 완충막(130)이 산화되는 정도와 그 식각 속도를 고려하여 결정한다. 스트레스 완충막(130)을 질화막 라이너로 형성할 경우 그 두께는 20Å 내지 150Å 두께로 바람직하기로는 40Å 내지 70Å 두께로 형성한다.
절연막(135)은 유동성이 커서 트렌치(123)를 용이하게 매립할 수 있는 물질을 사용하여 형성한다. 예를 들면, USG(Undoped Silicate Glass) 또는 SOG(Spin On Glass)등이 사용된다.
도 9를 참조하면, 하드 마스크 패턴(120a)의 상면을 평탄화종료점으로 하여 절연막(135)을 평탄화하여 소자 분리막(135a)을 형성한다. 평탄화는 화학 기계적 폴리싱 공정 또는 에치백 공정을 사용하여 실시한다.
도 10을 참조하면, 하드 마스크 패턴(120a)을 제거한다. 하드 마스크 패턴(120a)의 제거 공정은 인산 용액을 사용하여 실시하며 하드 마스크 패턴(120a)의 제거에 필요한 식각 공정의 30% 내지 40%의 오버 에치를 실시하여 하드 마스크 패턴(120a)을 완전히 제거한다. 이 때 하드 마스크 패턴(120a)과 연결되어 있는 스트레스 완충막(130)에도 식각액이 유입되어 스트레스 완충막(130)도 식각된다. 그러나, 스트레스 완충막(130)이 언더컷(124)을 따라 자기 정합적으로 형성되어 있으므로, 스트레스 완충막(130)의 식각 경로 또한 종래보다 길어져 있다. 따라서, 하드 마스크 패턴(120a)을 제거하기 위한 오버에치를 실시하더라도 C부분과 같이 스트레스 완충막(130a)이 기판(110)의 상부면 아래로 식각되지 않는다. 다시 말하면 종래 기술과 달리 소자 분리 영역과 활성 영역 사이에 홈이 형성되지 않는다.
이어서, 스트레스 완화용 패드 패턴(115b)을 통상의 공정을 사용하여 제거한다. 이 때 소자 분리막(135a)의 일부도 함께 식각되어 최종적인 소자 분리막(135b)이 완성된다.
제1 실시예에 따르면, 스트레스 완화용 패드 패턴에 언더컷을 형성한 후, 스트레스 완충막을 언더컷을 따라 자기정합적으로 우회하여 형성한다. 따라서, 하드 마스크 패턴의 제거시 식각되는 스트레스 완충막의 길이가 길어진다. 그러므로, 기판의 상부면 아래에 형성되어 있는 스트레스 완충막이 식각되어 트렌치 소자 분리 영역과 활성 영역 사이에 홈이 형성되는 문제점이 효과적으로 방지된다. 게다가, 물반점의 주원인인 반사방지막이 언더컷 형성시 동시에 제거되므로, 물반점의 발생에 의한 불량 또한 방지할 수 있다.
본 발명의 제2 실시예에 따른 소자 분리 방법이 도 11 내지 도 12에 도시되어 있다.
도 11을 참조하면, 제2 실시예가 제1 실시예와 다른 점은 D 영역과 같이 트렌치의 상단 코너 부분을 둥글게하는(rounding) 단계를 더 포함한다는 것이다.
언더컷(124) 형성단계까지는 제1 실시예와 동일하게 진행한 후, 언더컷(124)이 형성된 결과물을 700℃ 이상의 온도, 10-3Torr 이상의 압력하에서 수소 어닐링을 실시한다. 어닐링 공정에 의해 실리콘 원자가 표면 이동하게 된다. 그 결과 D 영역과 같이 트렌치의 상단 코너가 둥글게 된다.
도 12를 참조하면, 식각 손상을 회복시키기 위한 열 산화막(125), 스트레스 완충용 막(130) 및 트렌치 매립용 절연막(135)을 제1 실시예와 동일한 방법을 사용하여 형성한다.
트렌치(123)의 상단 코너가 둥글게 되어 있으므로 그 위에 형성되는 산화막(125) 및 스트레스 완충용 막(130) 또한 둥글게 형성된다. 따라서, 게이트 전극에 의해 유기되는 트렌치 상단 코너의 전계 강도(electric field strength)를 감소시키며, 코너 부분에 내재적으로 형성되는 기생 트랜지스터의 문턱 전압(VT)을 증가시키는 효과가 있다. 또, 후속공정에서 형성되는 게이트 산화막이 얇아지는 현상(gate oxide thinning)을 억제하여 게이트 산화막의 신뢰성을 향상시킨다.
이후 공정은 제1 실시예와 동일하게 실시하여 트렌치 소자 분리 영역을 완성한다.
도 13에는 본 발명의 제3 실시예에 따른 트렌치 소자 분리 방법이 도시되어 있다. 제3 실시예가 제1 실시예와 다른 점은 트렌치를 하나의 물질막으로 매립하는 것이 아니라 적어도 두 가지 서로 다른 물질막으로 매립한다는 것이다.
먼저, 언더컷(124) 부분을 제1 물질막(132)으로 매립한다. 계속해서 트렌치의 나머지 부분을 제2 물질막(135)으로 완전히 매립한다. 제1 물질막(132)은 스트레스 완충용 막(130)의 표면을 따라 자기 정합적으로 형성될 수 있으며, 매립이?? 어려운 언더컷(124)을 용이하게 매립할 수 있는 물질인 것이 바람직하다. 그러므로 제1 물질은 제2 물질에 비해 단차 도포성이 큰 물질인 것이 바람직하다. 예컨대 제1 물질막(132)으로는 HTO(high temperature oxide)가 제2 물질막(135)으로는 USG(undoped silicate glass) 또는 HDP(high density plasma oxide)가 사용될 수 있다.
도 14 및 도 15에는 본 발명의 제4 실시예에 따른 트렌치 소자 분리 방법이 도시되어 있다. 제4 실시예가 제1 실시예와 다른 점은 언더컷이 형성되는 스트레스 완화용 패드 패턴(115b)을 식각 선택비가 다른 이중막 이상의 적층 구조로 형성한다는 것이다. 따라서, 스트레스 완화용 패드 패턴(115b)내에는 계단형태의 언더컷이 형성된다.
도 14는 하부 패드 패턴(113b)이 상부 패드 패턴(114b)에 비해 식각 선택비가 큰 경우를, 도 15는 하부 패드 패턴(113b)이 상부 패드 패턴(114b)에 비해 식각 선택비가 작은 경우를 각각 도시한 것이다.
식각 선택비가 큰 물질로는 CVD Ox(chemical vapor deposition oxide) 또는 PEOx(plasma enhanced oxide)가 식각 선택비가 작은 물질로는 HTO(high temperature oxide) 또는 HDP(high density plasma oxide)가 사용될수 있다.
이렇게 식각 선택비가 다른 이중막 이상의 적층 구조로 패드 패턴(115b)을 형성한 후, 언더컷팅을 진행하여 계단 형태의 언더컷을 형성하면, 스트레스 완충막(130)의 우회 경로가 더 길어지게 되므로, 하드 마스크 패턴(120a)의 제거시 기판 상부면 아래에 형성되어 있는 스트레스 완충막(130)이 식각되는 것을 보다 효과적으로 방지할 수 있다.
본 발명은 하기의 실험예를 참고로 더욱 상세히 설명되며, 이 실험예가 본 발명을 제한하려는 것은 아니다.
<실험예 1: 트랜지스터의 문턱 전압 측정>
본 발명에 따른 트렌치 소자 분리 방법을 적용한 실험군을 다음과 같이 준비하였다. 먼저, 반도체 기판상에 패드 산화막, 질화막 및 반사방지막인 PESiON막을 각각 160Å, 1460Å 및 600Å 두께로 형성하였다. 이어서, 반사방지막상에 포토레지스트막을 도포한 후 패터닝하여 포토레지스트 패턴을 형성하였다. 포토레지스트 패턴을 식각마스크로 사용하여 PESiON막, 질화막 및 패드 산화막을 차례대로 식각하여 폭이 2100Å인 트렌치를 정의하는 하드 마스크 패턴을 형성하였다. 이어서 에싱 및 스트립 공정을 통해 포토레지스트 패턴을 제거한 후, 하드 마스크 패턴을 식각 마스크로 사용하여 기판을 2600Å 깊이로 식각하여 트렌치를 형성하였다.
계속해서 열산화막의 식각률이 200Å/분인 LAL200 용액을 180초간, SC-1 용액을 10분간, 마지막으로 불화수소: 초순수의 비율을 1:200으로하여 희석한 묽은 불화 수소 용액을 90초간 처리하여 언더컷팅 및 세정 공정을 실시하였다.
이어서, 트렌치 측벽에 열산화막을 110Å 두께로 형성한 후, 질화막 라이너를 60Å 두께로 형성하였다. 트렌치를 USG로 매립한 후, 화학 기계적 폴리싱 공정으로 평탄화한 후, 인산 용액을 처리하여 하드 마스크 패턴을 구성하는 질화막 패턴을 제거하였다. 마지막으로 불화 수소 용액을 처리하여 패드 산화막 패턴을 제거하여 트렌치 소자 분리 영역을 완성하였다.
트렌치 소자 분리 영역에 의해 정의된 활성 영역상에 게이트 산화막 및 게이트 전극을 차례대로 형성하고, 불순물을 주입하여 소오스/드레인 영역을 형성하였다. 완성된 트랜지스터의 문턱 전압을 기판상의 서로 다른 10개의 위치에 대하여 측정하였다.
기타 공정은 동일하게 하고, 종래의 방법으로 세정한 제1 대조군과 제2 대조군을 준비하였다. 제1 대조군은 트렌치 형성후 열산화막 형성전에 SC-1 용액을 70℃에서 10분간 그리고 200:1로 희석된 불화 수소 용액을 180초간 처리한 경우이며, 제2 대조군은 200:1로 희석된 불화 수소 용액을 180초간 SC-1 용액을 70℃에서 10분간 처리한 경우이다. 제1 대조군과 제2 대조군에 대해서도 동일한 방법으로 트랜지스터의 문턱 전압을 측정하였다.
그 결과가 도 16에 도시되어 있다. ①번 그래프는 실험군의 경우를, ②번 그래프는 제1 대조군의 경우를, ③번 그래프는 제2 대조군의 경우를 각각 도시한다.
도 16으로부터 알 수 있듯이, 본 발명에 따라 형성한 트랜지스터의 문턱 전압(①)이 종래의 방법으로 형성한 트랜지스터의 문턱 전압(②, ③)에 비해 훨씬 높게 나타남을 알 수 있었다.
<실험예 2: 트랜지스터의 드레인 전류 측정>
실험예 1에 따라 형성한 실험군과 제1 대조군 및 제2 대조군에 대하여 드레인 전류를 측정하였다. 그 결과가 도 17에 도시되어 있다. ①번 그래프는 실험군의 경우를, ②번 그래프는 제1 대조군의 경우를, ③번 그래프는 제2 대조군의 경우를 각각 도시한다.
도 17로부터 알 수 있듯이, 본 발명에 따라 형성한 트랜지스터의 드레인 전류(①)가, 종래의 방법으로 형성한 트랜지스터의 드레인 전류(②, ③)에 비해 낮게 나타남을 알 수 있었다.
<실험예 3: 물반점 밀도의 측정>
실험예 1에서 준비한 실험군 1과 대조군 1 및 2에 대하여 세정 공정 진행후, 트렌치 측벽에 열산화막을 형성하기 전에, 물반점의 발생 빈도를 측정하였다. 그 결과가 하기 표1 에 나타나있다.
구분 전체 파티클의 수 물반점 결함의 수 물반점 결함 밀도(물반점 수 /㎠)
실험군 13 0 0
대조군 1 993 910 8.46
대조군 2 54 43 0.40
상기 표 1의 결과로부터 본 발명에 따를 경우 거의 물반점 결함이 발생하지 않음을 알 수 있었다.
본 발명에 따른 트렌치 소자 분리 방법은 활성 영역을 정의하는 하드 마스크 패턴인 질화막 패턴 아래에 형성되어 하드 마스크 패턴과 기판간의 스트레스의 전이를 완화시키는 스트레스 완화용 산화막 패드 패턴에 언더컷을 형성한다. 이어서, 트렌치 매립 물질의 열처리시 기판에 가해지는 응력을 최소화시키기 위한 스트레스 완충막을 언더컷을 따라 자기 정합적으로 형성하여 스트레스 완충막의 경로를 우회시킨다. 따라서, 하드 마스크 패턴 제거시 스트레스 완충막도 동시에 과도하게 식각되어 트렌치 소자 분리 영역과 활성 영역 사이에 홈이 형성되는 것을 효과적으로 방지할 수 있다. 따라서, 트렌치 소자 분리 영역과 활성 영역 사이의 홈에 의해 활성 영역에 형성되는 트랜지스터의 문턱 전압이 감소하는 문제점이 방지된다. 또, 언더컷 형성시 반사방지막을 동시에 제거함으로써 트렌치 식각후 실시하는 세정 공정에 의해 물반점이 생성되는 종래의 문제점 또한 해결된다.

Claims (16)

  1. 반도체기판 상에 트렌치 소자 분리 영역을 정의하는 마스크 패턴으로 스트레스 완화용 패드 패턴과 하드 마스크 패턴이 차례로 적층된 마스크 패턴을 형성하는 단계로, 상기 스트레스 완화용 패드 패턴은 상기 하드 마스크 패턴과 상기 기판간에 스트레스의 전이를 완화시키기 위한 패턴인, 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 사용하여 상기 반도체기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 하드 마스크 패턴으로부터 상기 스트레스 완화용 패드 패턴을 언더컷팅하는 단계;
    상기 트렌치의 측벽에 상기 식각 단계시 받은 손상을 회복시키기 위한 물질막을 형성하는 단계;
    상기 결과물 전면에 후속 열처리 공정시 기판에 가해지는 스트레스를 완충시키기 위한 스트레스 완충막(conformal stress-buffer layer)을 형성하는 단계로 상기 스트레스 완충막을 상기 언더컷을 따라 자기정합적으로 형성하는 단계;
    상기 트렌치 내부를 절연물질로 매립하는 단계;
    상기 하드 마스크 패턴을 제거하는 단계; 및
    상기 스트레스 완화용 패드 패턴을 제거하여 트렌치 소자 분리 영역을 완성하는 단계를 구비하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  2. 제1 항에 있어서, 상기 스트레스 완화용 패드 패턴은 산화막으로, 상기 하드 마스크 패턴과 상기 스트레스 완충막은 질화막으로 형성되는 것을 특징으로 하는 트렌치 소자 분리 방법.
  3. 제1 항에 있어서, 상기 언더컷팅 단계는 등방성 식각 공정을 사용하여 진행하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  4. 제3 항에 있어서, 상기 언더컷팅 단계는 불화수소 0.32 내지 2.50중량%와 불화 암모늄(NH4F) 17 내지 20 중량 %가 혼합된 혼합 용액을 사용하여 진행하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  5. 제4 항에 있어서, 상기 언더컷팅 단계는 3분 이하로 실시하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  6. 제1 항에 있어서, 상기 마스크 패턴을 형성하는 단계는
    상기 반도체 기판상에 스트레스 완화용 패드막과, 하드 마스크막, 반사방지막을 차례대로 형성하는 단계;
    상기 반사방지막상에 활성 영역을 정의하는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 반사방지막, 상기 하드 마스크막 및 스트레스 완화용 패드막을 차례대로 식각하여 상기 마스크 패턴을 형성하는 단계를 포함하고,
    상기 언더컷팅 단계는 상기 스트레스 완화용 패드막을 언더컷팅함과 동시에 상기 반사방지막도 제거하는 단계인 것을 특징으로 하는 트렌치 소자 분리 방법.
  7. 제6 항에 있어서, 상기 언더컷팅 단계는 불화수소(HF) 0.32 내지 2.50중량%와 불화 암모늄(NH4F) 17 내지 20 중량 %가 혼합된 혼합 용액을 사용하여 진행하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  8. 제7 항에 있어서, 상기 언더컷팅 단계는 3분 이하로 실시하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  9. 제6 항에 있어서, 상기 언더컷팅 단계 후에 상기 기판을 세정하는 단계를 더 구비하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  10. 제9 항에 있어서, 상기 세정 단계는 수산화암모늄, 과산화수소 및 물의 혼합 용액인 SC-1 용액을 처리하는 단계; 및
    물에 희석된 묽은 불화 수소 용액을 처리하는 단계를 포함하는 것을 특징으로 하는 트렌치 소자 분리 방법
  11. 제10 항에 있어서, 상기 SC-1 용액은 3 내지 20분간 처리하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  12. 제10 항에 있어서, 상기 묽은 불화 수소 용액은 10초 내지 150초간 처리하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  13. 제1 항에 있어서, 상기 언더컷팅 단계 이후에
    상기 트렌치의 상단 코너 부분을 둥글게하는(rounding) 단계를 더 포함하는 것을 특징으로 하는 트렌치 소자 분리 방법.
  14. 제13 항에 있어서, 상기 둥글게하는 단계는 700℃ 이상의 온도에서 수소 어닐링에 의해 진행되는 것을 특징으로 하는 트렌치 소자 분리 방법.
  15. 제1 항에 있어서, 상기 트렌치 내부를 절연물질로 매립하는 단계는
    상기 트렌치가 형성된 결과물상에 자기 정합적으로 형성되면서 언더컷팅된 부분을 매립하는 제1 절연물질막을 형성하는 단계와
    상기 트렌치 내부를 제2 절연물질막으로 완전히 매립하는 단계를 포함하며,
    상기 제1 절연물질은 상기 제2 절연물질에 비해 단차 도포성이 큰 물질인 것을 특징으로 하는 트렌치 소자 분리 방법.
  16. 제1 항에 있어서, 상기 패드 패턴은 식각 선택비가 다른 이중막 이상의 적층 구조로 형성되어 상기 언더컷팅 단계시 상기 패드 패턴내에는 계단형태의 언더컷이 형성되는 것을 특징으로 하는 트렌치 소자 분리 방법.
KR1019990036331A 1998-09-24 1999-08-30 반도체소자의 트렌치 소자 분리 방법 KR100297737B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990036331A KR100297737B1 (ko) 1998-09-24 1999-08-30 반도체소자의 트렌치 소자 분리 방법
US09/404,209 US6159823A (en) 1998-09-24 1999-09-23 Trench isolation method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980039723 1998-09-24
KR19980039723 1998-09-24
KR1019990036331A KR100297737B1 (ko) 1998-09-24 1999-08-30 반도체소자의 트렌치 소자 분리 방법

Publications (2)

Publication Number Publication Date
KR20000022794A true KR20000022794A (ko) 2000-04-25
KR100297737B1 KR100297737B1 (ko) 2001-11-01

Family

ID=26634152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036331A KR100297737B1 (ko) 1998-09-24 1999-08-30 반도체소자의 트렌치 소자 분리 방법

Country Status (2)

Country Link
US (1) US6159823A (ko)
KR (1) KR100297737B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419688B1 (ko) * 2000-05-18 2004-02-21 인터내셔널 비지네스 머신즈 코포레이션 반도체 소자 제조 방법
KR100431320B1 (ko) * 2001-08-16 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 격리막 형성 방법
KR100671155B1 (ko) * 2001-06-26 2007-01-17 매그나칩 반도체 유한회사 반도체 장치의 소자분리막 형성 방법
KR100801363B1 (ko) * 2000-07-31 2008-02-05 어플라이드 머티어리얼스, 인코포레이티드 실리콘 기판상에서 실리콘 질화물상의 실리콘 이산화물 증착율을 감소시키기 위한 웨이퍼 선처리 방법
KR100821487B1 (ko) * 2006-12-26 2008-04-14 동부일렉트로닉스 주식회사 반도체 소자의 에스티아이 형성 방법
KR100846385B1 (ko) * 2002-07-19 2008-07-15 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
KR20100005678A (ko) * 2008-07-07 2010-01-15 세이코 인스트루 가부시키가이샤 반도체 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338767B1 (ko) * 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6825087B1 (en) * 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS
KR100557943B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 플라즈마공정에 의한 에스티아이 공정의 특성개선방법
US8030172B1 (en) 2000-09-12 2011-10-04 Cypress Semiconductor Corporation Isolation technology for submicron semiconductor devices
KR100407567B1 (ko) * 2001-04-10 2003-12-01 삼성전자주식회사 덴트 없는 트렌치 격리 형성 방법
US7125783B2 (en) * 2001-04-18 2006-10-24 Integrated Device Technology, Inc. Dielectric anti-reflective coating surface treatment to prevent defect generation in associated wet clean
US6518148B1 (en) * 2001-09-06 2003-02-11 Taiwan Semiconductor Manufacturing Company, Ltd Method for protecting STI structures with low etching rate liners
US6746933B1 (en) 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US6727158B2 (en) * 2001-11-08 2004-04-27 Micron Technology, Inc. Structure and method for forming a faceted opening and a layer filling therein
JP2003273206A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法
US6613648B1 (en) * 2002-07-15 2003-09-02 Chartered Semiconductor Manufacturing Limited Shallow trench isolation using TEOS cap and polysilicon pullback
US6828212B2 (en) * 2002-10-22 2004-12-07 Atmel Corporation Method of forming shallow trench isolation structure in a semiconductor device
US20040229470A1 (en) * 2003-05-14 2004-11-18 Applied Materials, Inc. Method for etching an aluminum layer using an amorphous carbon mask
US20050158897A1 (en) * 2004-01-21 2005-07-21 Jhy-Jyi Sze Image sensor device and method of fabricating the same
US7507521B2 (en) * 2004-08-09 2009-03-24 Intel Corporation Silicon based optically degraded arc for lithographic patterning
US7687225B2 (en) * 2004-09-29 2010-03-30 Intel Corporation Optical coatings
US7655973B2 (en) * 2005-10-31 2010-02-02 Micron Technology, Inc. Recessed channel negative differential resistance-based memory cell
KR100649872B1 (ko) * 2005-12-29 2006-11-27 동부일렉트로닉스 주식회사 반도체소자의 트랜치 소자분리막 형성방법
KR100698085B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 트랜치 형성방법
DE102006025364B4 (de) * 2006-05-31 2015-01-22 Globalfoundries Inc. Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
KR100937661B1 (ko) * 2007-12-24 2010-01-19 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
USRE46464E1 (en) 2010-12-14 2017-07-04 Lam Research Corporation Method for forming stair-step structures
US8535549B2 (en) 2010-12-14 2013-09-17 Lam Research Corporation Method for forming stair-step structures
US8329051B2 (en) 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
CN103681499B (zh) * 2012-09-12 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9564530B2 (en) 2014-06-23 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method with solid phase diffusion
US9673057B2 (en) 2015-03-23 2017-06-06 Lam Research Corporation Method for forming stair-step structures
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
WO2020098738A1 (en) * 2018-11-16 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device and fabricating method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US5612248A (en) * 1995-10-11 1997-03-18 Micron Technology, Inc. Method for forming field oxide or other insulators during the formation of a semiconductor device
US5863827A (en) * 1997-06-03 1999-01-26 Texas Instruments Incorporated Oxide deglaze before sidewall oxidation of mesa or trench

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419688B1 (ko) * 2000-05-18 2004-02-21 인터내셔널 비지네스 머신즈 코포레이션 반도체 소자 제조 방법
KR100801363B1 (ko) * 2000-07-31 2008-02-05 어플라이드 머티어리얼스, 인코포레이티드 실리콘 기판상에서 실리콘 질화물상의 실리콘 이산화물 증착율을 감소시키기 위한 웨이퍼 선처리 방법
KR100671155B1 (ko) * 2001-06-26 2007-01-17 매그나칩 반도체 유한회사 반도체 장치의 소자분리막 형성 방법
KR100431320B1 (ko) * 2001-08-16 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 격리막 형성 방법
KR100846385B1 (ko) * 2002-07-19 2008-07-15 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
KR100821487B1 (ko) * 2006-12-26 2008-04-14 동부일렉트로닉스 주식회사 반도체 소자의 에스티아이 형성 방법
KR20100005678A (ko) * 2008-07-07 2010-01-15 세이코 인스트루 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
KR100297737B1 (ko) 2001-11-01
US6159823A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
KR100297737B1 (ko) 반도체소자의 트렌치 소자 분리 방법
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
KR100532503B1 (ko) 쉘로우 트렌치 소자 분리막의 형성 방법
KR100322531B1 (ko) 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
KR100338767B1 (ko) 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
JPH10189708A (ja) トレンチ素子分離方法
EP0981158A2 (en) Method of forming buried strap for trench capacitor
US20030045051A1 (en) Self-aligned STI process using nitride hard mask
JP3076772B2 (ja) 半導体素子の素子分離膜形成方法
US7476622B2 (en) Method of forming a contact in a semiconductor device
KR20040081897A (ko) 트렌치 소자 분리 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
KR19990061066A (ko) 반도체소자의 소자분리막 형성방법
KR100244299B1 (ko) 반도체소자의 격리영역 및 그 형성방법
KR100486210B1 (ko) 프로파일을개선할수있는트랜치소자분리공정의세정방법
US6087233A (en) Forming trench isolators in semiconductor devices
US6664170B1 (en) Method for forming device isolation layer of a semiconductor device
KR100256821B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR100309816B1 (ko) 플래쉬메모리소자의제조방법
KR19990006018A (ko) 반도체소자의 소자분리막 형성방법
KR19990057375A (ko) 반도체 소자의 소자분리막 형성방법
KR100475047B1 (ko) 반도체장치의 소자분리방법
KR100248510B1 (ko) 반도체 장치 제조 방법
KR100390240B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee