KR100459724B1 - 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 - Google Patents

저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100459724B1
KR100459724B1 KR10-2002-0055005A KR20020055005A KR100459724B1 KR 100459724 B1 KR100459724 B1 KR 100459724B1 KR 20020055005 A KR20020055005 A KR 20020055005A KR 100459724 B1 KR100459724 B1 KR 100459724B1
Authority
KR
South Korea
Prior art keywords
etch stop
nitride film
layer
stop layer
low temperature
Prior art date
Application number
KR10-2002-0055005A
Other languages
English (en)
Other versions
KR20040023297A (ko
Inventor
추강수
이주원
박재언
양종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0055005A priority Critical patent/KR100459724B1/ko
Priority to US10/612,028 priority patent/US6858533B2/en
Priority to JP2003278185A priority patent/JP4152276B2/ja
Publication of KR20040023297A publication Critical patent/KR20040023297A/ko
Application granted granted Critical
Publication of KR100459724B1 publication Critical patent/KR100459724B1/ko
Priority to US11/024,555 priority patent/US20050146037A1/en
Priority to US11/024,579 priority patent/US20050142781A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 기판에 식각손상이 발생하는 것을 방지하기 위해 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 반도체 기판 위에 먼저 고온에서 저압화학기상증착 (LPCVD)으로 형성된 제1 질화막을 형성하고, 그 상부에 저온에서 원자층 증착(ALD)으로 형성된 제2 질화막 재질의 식각저지층을 형성한 후, 상기 제1 질화막과 제2 질화막의 식각선택비를 이용하여 제2 질화막을 습식식각으로 제거함으로써, 제2 질화막 재질의 식각저지층 하부 반도체 기판에서 식각손상이 발생하는 문제점을 해결한다.

Description

저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 및 그 제조방법{Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same}
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 자기정렬콘택 형성 공정에서 저온에서 원자층 증착(ALD: Atomic Layer Deposition)에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자를 제조하는 방법에서 패턴의 미세화 및 막질의 박막화가 요구됨에 따라 패턴 미세화 및 막질 박막화에 유리한 원자층 증착 기술이 DRAM 소자를 중심으로 적용이 확대되고 있다. 특히, 원자층 증착(ALD) 기술은 막질의 두께를 정밀하게 제어하기가 유리하기 때문에 메모리소자의 커패시터 유전막, 확산방지막 및 게이트 유전막 등에 적용이 점차 확대되고 있다.
최근 반도체 소자에 대한 고집적화가 진행되면서 게이트와 게이트 사이의 간격도 점차 좁아져서 일반적으로 디자인 룰(design rule)이 0.2㎛ 전후로 자기정렬콘택(SAC: Self Align Contact) 공정이 사용되고 있다. 자기정렬콘택(SAC) 공정이란, 게이트와 게이트 사이에 있는 소오스(Source)나 드레인(drain)에 콘택홀을 형성할 때, 미스얼라인(Miss-align)에 의한 콘택플러그(contact plug)와 게이트 패턴 사이의 단선(Short)를 방지하기 위하여 게이트 패턴을 식각 버퍼(buffer)로 사용하는 기술을 말한다. 이렇게 자기정렬콘택을 사용하는 공정이 반도체 소자의 제조공정에 도입됨에 따라 자기정렬콘택(SAC) 공정과 연관된 주변공정에도 많은 변화를 야기하였다.
도 1은 종래 기술에 의한 자기정렬콘택 공정을 설명하기 위해 도시한 단면도이고, 도 2는 2차 건식식각 후, 도1의 A 부분에 대한 확대 단면도이다.
도 1을 참조하면, 반도체 기판(10) 위에 게이트 패턴(20)을 형성하고, 식각저지층(30)을 적층한 후, 층간절연막(40)으로 반도체 기판 위를 평탄화시킨다. 이어서 층간절연막(40) 위에 포토레지스트 패턴(50)을 형성한 후, 건식식각을 통하여 게이트 패턴(20) 사이의 소오스 및 드레인 영역을 노출시키는 자기정렬콘택홀(self align contact hole, 60)을 형성한다.
상기 건식식각시, 게이트 패턴(20)의 게이트전극 패턴(22) 및 실리사이드 패턴(24)이 식각되는 것을 방지하기 위해, 상기 층간절연막(40), 예컨대 산화막 계열의 막질과 고선택비를 갖는 저압화학기상증착(LPCVD: Low Pressure Chemical Vapor Deposition)에 의한 질화막을 게이트 상부 절연막 패턴(26) 및 게이트 스페이서(28)의 재질로 사용한다.
또한, 자기정렬 콘택홀을 건식식각으로 형성할 때, 반도체 기판(10)이 식각되어 손상되는 것을 방지하기 위해, 저압화학기상증착(LPCVD)에 의한 질화막을 식각저지층(etch stopper, 30) 재질로 사용하고 있다. 상기 식각저지층(30)은 100 ~ 200Å 정도의 얇은 막질로 자기정렬 콘택홀(60)을 형성하기 위한 건식식각으로 상기 층간절연막(40)을 먼저 식각한 후, 자기정렬 콘택홀 형성을 위한 건식식각과는 식각방법(etch recipe)를 달리하는 2차 건식식각에 의하여 제거된다.
그러나 종래 기술에 의한 자기정렬 콘택 공정은 두께가 매우 얇은 식각저지층(30)을 2차 건식식각으로 제거하는 과정에서 도2와 같이 반도체 기판(10)이 함께 식각되어 리세스(recess)되거나 반도체 기판(10)에 식각손상(etch damage)이 발생하는 문제점이 있다.
이러한 문제의 원인은 식각 대상이 되는 막질이 얇고 현재의 건식식각 기술로서는 웨이퍼 전면에 동일한 속도로 식각을 할 수 없으며, 층간절연막 식각시에도 하부의 질화막 두께를 일정하게 관리할 수 없기 때문이다. 더욱이 양산시에는 장비간의 편차 때문에 얇은 막질을 균일하게 식각하기 어려운 점이 식각손상 발생을 더욱 심화시키고 있다.
상술한 반도체 기판(10)의 리세스 및 식각손상은 식각이 상대적으로 적은 웨이퍼 중심부에 있는 DRAM소자 칩에서는 TRDL(Last data in to row precharge)과 같은 AC 파라미터 불량을 야기하고, 식각이 상대적으로 많은 웨이퍼 가장자리 부위 DRAM소자 칩에서는 리프레쉬(refresh) 특성을 저하시켜, 반도체 소자의 신뢰성을 저하시키고, 수율을 떨어뜨리는 원인이 되고 있는 실정이다.
본 발명이 이루고자 하는 기술적 과제는 식각저지층으로 다른 재질의 막질을 사용하여 반도체 기판에서 발생하는 리세스 및 식각손상을 방지할 수 있는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 자기정렬 콘택 공정을 설명하기 위해 도시한 단면도이다.
도 2는 도1의 A 부분에 대한 확대 단면도이다.
도 3 내지 도 7은 본 발명에 따라서 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자의 자기정렬 콘택 공정을 설명하기 위해 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 기판, 102: 게이트 전극 패턴,
104: 실리사이드 패턴, 106: 최상부층 패턴,
108: 게이트 스페이서, 110: 게이트 패턴,
120: 식각저지층, 130: 층간절연막,
140: 포토레지스트 패턴, 150: 자기정렬 콘택홀,
상기 기술적 과제를 달성하기 위하여 본 발명은, 패드산화막이 형성되어 있는 반도체 기판과, 상기 반도체 기판 위에 형성되고 최상부층 및 게이트 스페이서가 저압화학기상증착(LPCVD)에 의한 제1 질화막인 게이트 패턴과, 상기 반도체 기판과 상기 게이트 패턴 위를 블랭킷(blanket) 방식으로 덮으며, 저온에서 원자층 증착(ALD)으로 형성된 제2 질화막을 재질로 하는 식각저지층과, 상기 식각저지층 위에 형성된 층간절연막을 구비하는 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 식각저지층은 100~ 500℃의 온도에서 만들어진 막질인 것이 적합하고, 두께가 100~700Å 범위인 것이 적합하다.
바람직하게는, 상기 반도체 기판 위에 형성된 폴리실리콘 재질의 게이트 전극 패턴과, 상기 게이트 전극 패턴 위에 형성된 실리사이드 패턴과, 상기 실리사이드 패턴 위에 형성되고 저압화학기상증착에 의한 제1 질화막 재질인 최상부층 패턴과, 상기 게이트 전극 패턴, 실리사이드 패턴 및 최상부층 패턴의 측벽에 형성되고 저압화학기상증착에 의한 제1 질화막 재질인 게이트 스페이서를 구비하는 것이 적합하다.
또한, 상기 층간절연막은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 단일막 혹은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 막질을 포함하는 다층막인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 위에 게이트 패턴을 형성하되 상기 게이트 패턴은 최상부 및 측벽에 저압화학기상증착에 의한 제1 질화막이 있는 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴 전체와 상기 반도체 기판 전체를 일정한 두께로 덮는 저온 원자층 증착에 의한 제2 질화막 재질의 식각저지층을 형성하는 단계와, 상기 식각저지층이 형성된 반도체 기판 위에 층간절연막을 증착하는 단계와, 상기 게이트 패턴을 이용하여 상기 층간절연막을 건식식각으로 식각하여 자기정렬 콘택홀을 형성하는 단계와, 상기 자기정렬 콘택홀 영역에 노출된 식각저지층을 습식식각으로 제거하는 단계를 구비하는 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 게이트 패턴을 형성하는 방법은 상기 반도체 기판 위에 게이트 전극, 실리사이드층 및 저압화학기상증착에 의한 제1 질화막 재질인 최상부층 패턴을 적층하는 단계와, 상기 게이트 전극, 실리사이드층 및 최상부층 패턴 측벽에 저압화학기상증착에 의한 제1 질화막 재질인 게이트 스페이서를 형성하는 단계를 구비하는 것이 적합하고, 상기 원자층 증착에 의한 제2 질화막을 형성하는 온도는 100~500℃ 범위인 것이 적합하고, 그 두께는 100~700Å의 범위인 것이 적합하다.
바람직하게는, 상기 원자층 증착에 의한 제2 질화막 재질의 식각저지층을 형성하기 위한 반응가스는, 실리콘 소스로는 SiH4, SiCl2H2, SiCl4중에서 선택된 하나를 사용하고, 질소 소스로는 N2, NH3, N2O 중에서 선택된 하나를 사용하는 것이 적합하다.
또한, 상기 층간절연막은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 단일막 혹은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 막질을 포함하는 다층막을 사용하는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 자기정렬 콘택홀을 형성하기 위한 건식식각은, 상기 식각저지층이 노출될 때까지 진행하는 것이 바람직하고, 상기 식각저지층을 제거하기 위한 습식식각은 불산(HF) 용액을 식각액으로 사용하거나, RCA사에 의해 개발된 SC1 세정법을 습식방법으로 적용할 수 있다.
본 발명에 따르면, 자기정렬 콘택홀 형성공정에서 게이트 패턴의 최상부층 및 게이트 스페이서 재질인 제1 질화막과 습식식각에서 고선택비(high selectivity)를 갖는 제2 질화막, 예컨대 500℃ 이하의 저온에서 원자층 증착으로 형성된 막질을 식각저지층 사용하여 반도체 기판에 리세스가 발생하거나 식각손상이 야기되는 문제점을 해결할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 아래의 바람직한 실시예에 있어서는 500℃ 이하의 저온에서 원자층 증착으로 형성된 제2 질화막 재질의 식각저지층이 자기정렬콘택 공정의 게이트 패턴 위에 적용되었지만, 이를 변형하여 상기 제2 질화막 재질의 식각저지층을 자기정렬콘택 공정이 아닌 다른 공정에서 식각저지층으로 사용할 수도 있다. 또한, 본 발명으로부터 500℃ 이하의 저온에서 원자층 증착으로 형성된 질화막의 사용법을 참고한 후, 자기정렬콘택 공정이 아닌 다른 공정에 이를 적용하고 본 발명과 같이 고온 질화막과 저온 질화막의 습식식각 선택비를 이용하여 저온 질화막, 즉 제2 질화막을 제거해도 본 발명의 효과를 달성할 수 있다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
먼저 도 5를 참조하여 본 발명에 의한 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자를 설명한다.
본 발명에 의한 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자의 구성은, 패드산화막(미도시)이 형성되어 있는 반도체 기판(100)과, 상기 반도체 기판(100) 위에 형성되고 최상부층(106) 및 게이트 스페이서(108)가 저압화학기상증착(LPCVD)에 의한 제1 질화막인 게이트 패턴(110)과, 상기 반도체 기판(100)과 상기 게이트 패턴(110) 위를 블랭킷(blanket) 방식으로 덮으며, 저온에서 원자층 증착(ALD)으로 형성된 제2 질화막을 재질인 식각저지층(120)과, 상기 식각저지층(120) 위에 형성된 층간절연막(130)으로 이루어진다.
여기서 상기 식각저지층(120)은 본 발명의 목적을 달성하는 주요한 역할을수행한다. 즉, 산화막 계열의 층간절연막(130)을 식각하여 자기정렬 콘택홀(도6 150)을 형성하는 건식식각에서, 상기 게이트 패턴의 최상부층(106) 및 게이트 스페이서(108)의 재질인 제1 질화막보다 약 1~1.3배의 선택비를 갖기 때문에 식각저지층의 역할을 충실히 수행한다. 여기서 제1 질화막(106, 108)은 600℃ 이상의 고온에서 저압화학기상증착으로 형성된 막질을 말한다.
또한, 식각저지층(120)을 제거하기 위한 두 번째 습식식각 공정에서는, 제1 질화막, 즉 게이트 패턴의 최상부층(106) 및 게이트 스페이서(108)보다 약 20배의 식각율을 갖고 밀도가 낮은 막질이기 때문에, 반도체 기판(100)에 리세스나 식각손상을 야기하지 않고 제거가 가능하다.
따라서, 본 발명에 의한 저온에서 원자층 증착에 의해 형성된 제2 질화막 재질의 식각저지층(120)은, 산화막 계열의 층간절연막(130)과는 건식식각에서 고선택비를 갖고, 고온에서 저압화학기상증착에 의해 형성된 제1 질화막보다는 습식식각에서 고선택비를 갖는 막질이다.
이어서, 도 3 내지 도 7은 참조하여 본 발명에 의한 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자의 자기정렬콘택(SAC) 공정을 설명하기로 한다.
도 3을 참조하면, 패드산화막(미도시)이 형성된 반도체 기판(100) 위에 게이트 패턴(110)을 형성한다. 여기서 게이트 패턴(110)은 반도체 기판(100) 위에 게이트 산화막(미도시), 폴리실리콘막 재질의 게이트 전극(102), 실리사이드층(104) 및 제1 질화막 재질의 최상부층 패턴(106)을 적층한 후, 그 측벽에 제1 질화막 재질의 게이트 스페이서(108)을 형성하여 만들 수 있다. 이때, 상기 게이트 패턴(110)의 최상부층 패턴(106) 및 게이트 스페이서(108)는 600℃ 이상 고온에서 저압화학기상증착(LPCVD)으로 만든 제1 질화막 재질이다.
도 4를 참조하면, 상기 게이트 패턴(110) 위와 반도체 기판(100) 전체를 블랭킷(blanket) 방식으로 덮는 식각저지층(120)을 형성한다. 상기 식각저지층(120)은 100∼500℃의 저온에서 원자층 증착에 의해 형성된 제2 질화막 재질이며, 두께는 100~700Å의 범위로 형성하는 것이 적합하다. 상기 제2 질화막, 즉 식각저지층(120)을 만들기 위한 원자층 증착 방법은, 실리콘 소스로는 SiH4, SiCl2H2, SiCl4중에서 선택된 하나를 사용하고, 질소 소스로는 N2, NH3, N2O 중에서 선택된 하나를 사용하여 만들 수 있다. 이렇게 원자층 증착(ALD)으로 형성된 제2 질화막(120)은 제1 질화막(106, 108)이 500℃ 이상의 고온에서 저압화학기상증착으로 형성된 막질임을 감안할 때에, 이보다 훨씬 낮은 온도에서 형성이 가능하고 막질의 밀도가 낮은 특성이 있다. 따라서, 후속공정에서 형성되는 층간절연막(130)을 패터닝할 때에는 식각저지층(120) 기능을 훌륭히 수행한다. 아울러 이어지는 제2 질화막, 즉 식각저지층(120) 제거를 위한 습식식각 공정에서는 하부 막질, 예컨대 반도체 기판(100)에 리세스나 식각손상의 발생없이 제거가 가능한 특징을 지닌다.
도 5를 참조하면, 상기 식각저지층(120)이 형성된 반도체 기판(10) 위에 평탄화를 위한 층간절연막(130)을 형성한다. 상기 층간절연막(130)은 산화막 계열로서, SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 단일막 혹은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 막질을 포함하는 다층막을 사용하여 형성한다. 이때, 필요에 따라 상기 층간절연막(130)에 화학기계적 연마(CMP: Chemical Mechanical Polishing) 공정이나 리플로우(reflow)같은 평탄화 공정을 진행할 수도 있다.
도 6을 참조하면, 상기 층간절연막(130)이 형성된 반도체 기판 위에 포토레지스트 패턴(140)을 형성한 후, 건식식각을 통하여 상기 층간절연막(130)을 식각하여 자기정렬 콘택홀(150)을 형성한다. 이때, 상기 제2 질화막 재질의 식각저지층(120)은 자기정렬 콘택홀(150)을 형성하기 위한 건식식각시, 게이트 패턴(110)의 실리사이드층 패턴(104)이나 게이트 전극 패턴(102)이 식각되는 것을 방지하고, 상기 반도체 기판(100)에 식각손상이 발생하는 것을 방지한다.
도 7은 상기 도 6의 B 부분의 확대단면도로서, B 부분에 습식식각을 진행한 후의 결과를 나타낸다.
도 7을 참조하면, 종래에는 건식식각으로 식각저지층(120)을 제거하였으나, 본 발명에서는 식각저지층(120)의 재질을 저온에서 원자층 증착으로 형성된 제2 질화막으로 변경하고, 이를 제거하는 공정을 습식식각으로 변경한다. 이때, 식각액으로 불산(HF) 용액을 식각액으로 사용하거나, RCA사에 의해 개발된 SC1(standard cleaning 1) 세정법을 적용할 수 있다.
상기 RCA사의 SC1 세정법은, NH4OH : H2O2: H2O가 1: 1: 5의 비율인세정액(80℃)에 10분 동안 세정 -> 순수(Deionized water)에 린스 -> 1%의 불산(HF)액에 침수(dipping) 세정 -> 순수(Deionized water)에 린스 -> HCl : H2O2: H2O가 1: 1: 6 비율인 세정액(80℃)에 10분 동안 세정 -> 순수(Deionized water)에 린스 -> 스핀 드리이(spin dry)의 순서로 실시하는 세정법을 말한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 자기정렬 콘택홀 형성공정에서 게이트 패턴의 최상부층 및 게이트 스페이서 재질인 제1 질화막과 습식식각에서 고선택비(high selectivity)를 갖는 제2 질화막, 예컨대 500℃ 이하의 저온에서 원자층 증착으로 형성된 막질을 식각저지층 사용하여 반도체 기판에 리세스가 발생하거나 식각손상이 야기되는 문제점을 해결할 수 있다.

Claims (16)

  1. 패드산화막이 형성되어 있는 반도체 기판;
    상기 반도체 기판위에 형성되고 최상부층 및 게이트 스페이서가 저압화학기상증착(LPCVD)에 의한 제1 질화막인 게이트 패턴;
    상기 반도체 기판과 상기 게이트 패턴 위를 블랭킷 방식으로 덮으며, 저온에서 원자층 증착(ALD)으로 형성된 제2 질화막을 재질의 식각저지층; 및
    상기 식각저지층 위에 형성된 층간절연막을 구비하는 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자.
  2. 제1항에 있어서,
    상기 반도체 기판 위에 형성된 폴리실리콘 재질의 게이트 전극 패턴;
    상기 게이트 전극 패턴 위에 형성된 실리사이드 패턴;
    상기 실리사이드 패턴 위에 형성되고 저압화학기상증착에 의한 제1 질화막 재질인 최상부층 패턴; 및
    상기 게이트 전극 패턴, 실리사이드 패턴 및 최상부층 패턴의 측벽에 형성되고 저압화학기상증착에 의한 제1 질화막 재질인 게이트 스페이서를 구비하는 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자.
  3. 제1항에 있어서,
    상기 식각저지층은 100~ 500℃의 온도에서 만들어진 막질인 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자.
  4. 제1항에 있어서,
    상기 식각저지층은 두께가 100~700Å 범위인 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자.
  5. 제1항에 있어서,
    상기 층간절연막은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 단일막인 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자.
  6. 제1항에 있어서,
    상기 층간절연막은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 막질을 포함하는 다층막인 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자.
  7. 반도체 기판 위에 게이트 패턴을 형성하되 상기 게이트 패턴은 최상부 및 측벽에 저압화학기상증착에 의한 제1 질화막이 있는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 전체와 상기 반도체 기판 전체를 일정한 두께로 덮는 저온 원자층 증착에 의한 제2 질화막 재질의 식각저지층을 형성하는 단계;
    상기 식각저지층이 형성된 반도체 기판 위에 층간절연막을 증착하는 단계;
    상기 게이트 패턴을 이용하여 상기 층간절연막을 건식식각으로 식각하여 자기정렬 콘택홀을 형성하는 단계; 및
    상기 자기정렬 콘택홀 영역에 노출된 식각저지층을 습식식각으로 제거하는단계를 구비하는 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자의 제조방법.
  8. 제7항에 있어서,
    상기 게이트 패턴을 형성하는 방법은,
    상기 반도체 기판 위에 게이트 전극, 실리사이드층 및 저압화학기상증착에 의한 제1 질화막 재질인 최상부층 패턴을 적층하는 단계; 및
    상기 게이트 전극, 실리사이드층 및 최상부층 패턴 측벽에 저압화학기상증착에 의한 제1 질화막 재질인 게이트 스페이서를 형성하는 단계를 구비하는 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
  9. 제7항에 있어서,
    상기 원자층 증착에 의한 제2 질화막을 형성하는 온도는 100~500℃ 범위인 것을 특징으로 하는 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
  10. 제7항에 있어서,
    상기 원자층 증착에 의한 제2 질화막 재질의 식각저지층을 형성하기 위한 반응가스는,
    실리콘 소스로는 SiH4, SiCl2H2, SiCl4중에서 선택된 하나를 사용하고,
    질소 소스로는 N2, NH3, N2O 중에서 선택된 하나를 사용하는 것을 특징으로 하는 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
  11. 제7항에 있어서,
    상기 원자층 증착에 의한 제2 질화막은 100~700Å의 두께 범위로 형성하는 것을 특징으로 하는 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
  12. 제7항에 있어서,
    상기 층간절연막은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나의 단일막인 것을 특징으로 하는 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
  13. 제7항에 있어서,
    상기 층간절연막은 SiO2, BPSG, HDP oxide 및 Fox로 이루어진 산화막군 중에서 선택된 하나를 포함하는 다층막인 것을 특징으로 하는 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
  14. 제7항에 있어서,
    상기 자기정렬 콘택홀을 형성하기 위한 건식식각은,
    상기 식각저지층이 노출될 때까지 진행하는 것을 특징으로 하는 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
  15. 제7항에 있어서,
    상기 식각저지층을 제거하기 위한 습식식각은 불산(HF) 용액을 식각액하는 것을 특징으로 하는 저온 원자층증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 방법.
  16. 제7항에 있어서,
    상기 식각저지층을 제거하기 위한 습식식각은.
    RCA사에 의해 개발된 SC1 세정법을 습식방법으로 적용하는 것을 특징으로 하는 저온 원자층 증착에 의한 질화막을 식각저지층으로 이용하는 반도체 소자 제조방법.
KR10-2002-0055005A 2002-09-11 2002-09-11 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 KR100459724B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0055005A KR100459724B1 (ko) 2002-09-11 2002-09-11 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US10/612,028 US6858533B2 (en) 2002-09-11 2003-07-02 Semiconductor device having an etch stopper formed of a sin layer by low temperature ALD and method of fabricating the same
JP2003278185A JP4152276B2 (ja) 2002-09-11 2003-07-23 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
US11/024,555 US20050146037A1 (en) 2002-09-11 2004-12-29 Semiconductor device having an etch stopper formed of a SiN layer by low temperature ALD and method of fabricating the same
US11/024,579 US20050142781A1 (en) 2002-09-11 2004-12-29 Semiconductor device having an etch stopper formed of a SiN layer by low temperature ALD and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0055005A KR100459724B1 (ko) 2002-09-11 2002-09-11 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040023297A KR20040023297A (ko) 2004-03-18
KR100459724B1 true KR100459724B1 (ko) 2004-12-03

Family

ID=31987396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0055005A KR100459724B1 (ko) 2002-09-11 2002-09-11 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법

Country Status (3)

Country Link
US (3) US6858533B2 (ko)
JP (1) JP4152276B2 (ko)
KR (1) KR100459724B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609047B1 (ko) * 2004-10-30 2006-08-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100702134B1 (ko) 2005-05-17 2007-03-30 주식회사 하이닉스반도체 반도체소자의 커패시터 형성 방법

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702307B1 (ko) * 2004-07-29 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 디램 및 그 제조 방법
KR100648859B1 (ko) 2005-06-07 2006-11-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100693253B1 (ko) * 2005-07-06 2007-03-13 삼성전자주식회사 반도체 소자 및 그 제조방법
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US20080157159A1 (en) * 2006-12-28 2008-07-03 International Business Machines Corporation Highly tunable metal-on-semiconductor varactor
US7541288B2 (en) 2007-03-08 2009-06-02 Samsung Electronics Co., Ltd. Methods of forming integrated circuit structures using insulator deposition and insulator gap filling techniques
KR100965775B1 (ko) * 2007-09-12 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US8357435B2 (en) * 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
US20100081293A1 (en) * 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US8449942B2 (en) * 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
US20110159213A1 (en) * 2009-12-30 2011-06-30 Applied Materials, Inc. Chemical vapor deposition improvements through radical-component modification
JP2013516763A (ja) * 2009-12-30 2013-05-13 アプライド マテリアルズ インコーポレイテッド フレキシブルな窒素／水素比を使用して生成されるラジカルを用いる誘電体膜成長
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
SG182336A1 (en) * 2010-01-06 2012-08-30 Applied Materials Inc Flowable dielectric using oxide liner
CN102714156A (zh) 2010-01-07 2012-10-03 应用材料公司 自由基成分cvd的原位臭氧固化
KR101853802B1 (ko) 2010-03-05 2018-05-02 어플라이드 머티어리얼스, 인코포레이티드 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
US8053325B1 (en) * 2010-05-18 2011-11-08 International Business Machines Corporation Body contact structures and methods of manufacturing the same
US8580699B2 (en) 2010-09-10 2013-11-12 Applied Materials, Inc. Embedded catalyst for atomic layer deposition of silicon oxide
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
CN102623331A (zh) * 2011-01-26 2012-08-01 上海华虹Nec电子有限公司 Psg层间膜中自对准接触孔的制备方法
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9472392B2 (en) 2015-01-30 2016-10-18 Applied Materials, Inc. Step coverage dielectric
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9761483B1 (en) * 2016-03-07 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, FinFET devices and methods of forming the same
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
CN108962894B (zh) * 2018-06-22 2024-01-16 长鑫存储技术有限公司 一种填充沟槽形成触点的方法
KR102507288B1 (ko) 2018-09-13 2023-03-08 삼성전자주식회사 패드 영역을 갖는 게이트 패턴을 포함하는 반도체 소자
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TWI707058B (zh) * 2019-12-19 2020-10-11 汎銓科技股份有限公司 一種物性分析試片的製備方法
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020030569A (ko) * 2000-10-19 2002-04-25 윤종용 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
KR20020057769A (ko) * 2001-01-06 2002-07-12 윤종용 자기정렬된 콘택 패드를 구비하는 반도체 소자의 제조방법
KR20030049159A (ko) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR20030050671A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체소자의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292677A (en) * 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
US5930650A (en) * 1997-08-01 1999-07-27 Chung; Bryan Chaeyoo Method of etching silicon materials
US6350659B1 (en) * 1999-09-01 2002-02-26 Agere Systems Guardian Corp. Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate
US7192888B1 (en) * 2000-08-21 2007-03-20 Micron Technology, Inc. Low selectivity deposition methods
US6638879B2 (en) * 2001-12-06 2003-10-28 Macronix International Co., Ltd. Method for forming nitride spacer by using atomic layer deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020030569A (ko) * 2000-10-19 2002-04-25 윤종용 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
KR20020057769A (ko) * 2001-01-06 2002-07-12 윤종용 자기정렬된 콘택 패드를 구비하는 반도체 소자의 제조방법
KR20030049159A (ko) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR20030050671A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 반도체소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609047B1 (ko) * 2004-10-30 2006-08-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100702134B1 (ko) 2005-05-17 2007-03-30 주식회사 하이닉스반도체 반도체소자의 커패시터 형성 방법

Also Published As

Publication number Publication date
US6858533B2 (en) 2005-02-22
US20040046189A1 (en) 2004-03-11
JP2004104098A (ja) 2004-04-02
US20050146037A1 (en) 2005-07-07
JP4152276B2 (ja) 2008-09-17
US20050142781A1 (en) 2005-06-30
KR20040023297A (ko) 2004-03-18

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7741222B2 (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
KR100297737B1 (ko) 반도체소자의 트렌치 소자 분리 방법
KR100299594B1 (ko) 디램 장치의 제조 방법
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20100057203A (ko) 반도체 장치의 배선 구조물 및 이의 형성방법
JP2006114896A (ja) 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置
KR100382727B1 (ko) 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
KR20020037684A (ko) 반도체 장치의 제조방법
US7476622B2 (en) Method of forming a contact in a semiconductor device
KR100366614B1 (ko) 티형 트렌치 소자분리막 형성방법
US7651923B2 (en) Method for forming transistor of semiconductor device
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
TWI714423B (zh) 半導體結構及其製造方法
KR100525108B1 (ko) 반도체 소자의 제조방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20030058634A (ko) 반도체소자의 제조방법
KR100361765B1 (ko) 반도체소자의 제조방법
KR930010082B1 (ko) 고집적 소자용 콘택제조방법
KR100431815B1 (ko) 반도체소자의 제조방법
KR20110012679A (ko) 반도체 소자의 제조방법
KR20070002235A (ko) 반도체 소자의 콘택홀 형성 방법
KR20070013726A (ko) 리세스 채널 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee