KR20000014181U - 이이피롬의 데이터 오류 발생 방지장치 - Google Patents

Abstract

본 고안은 이이피롬(EEPROM) 제어회로에 관한 것으로, 동작전압 공급부에 의해 외부로부터 인가되는 교류 전압으로부터 소정 직류 전압 레벨을 가지는 동작 전압을 생성하고, 전압 감지부가 동작 전압을 소정 전압 레벨의 비교 전압과 비교하여 비교 결과에 의해 전압 감지신호를 출력하며, 전압 감지신호에 의해 전압 제어부가 제어를 행하여 이이피롬으로 공급되는 동작 전압의 경로를 차단 또는 연결하도록 하는 전원감지장치를 구현하였다.

Description

이이피롬의 데이터 오류 발생 방지장치

본 고안은 이이피롬(EEPROM) 제어회로에 관한 것으로, 특히 오류 발생 방지장치를 구비한 이이피롬 제어회로에 관한 것이다.

통상적으로 데이터 통신시스템 뿐 아니라 외부 전원의 공급에 의해 동작하는 시스템은 동작에 요구되는 직류 전압을 자체적으로 생성하여 사용하기 위한 전원 발생부를 구비하고 있다. 상기 전원 발생부는 외부로부터 제공되는 교류 전압을 트랜스포머를 이용하여 변압한 후 이를 정류 및 안정화함으로서 원하는 직류 전압을 얻도록 구성된다.

이는 이이피롬(EEPROM; Electrically Erasable and Programmable ROM)을 활용하는 회로에서도 동일하게 적용된다. 상기 이이피롬을 활용하는 회로는 일정 레벨을 가지는 안정된 전압(+5V 등)이 동작 전압(Vcc)으로 연결되고, 제어신호는 중앙처리장치(CPU)에 연결되어 동작한다.

상기한 바와 같은 이이피롬을 활용한 회로의 통상적인 구성은 도 1에 도시한 바와 같다.

상기 도 1에서도 도시하고 있는 바와 같이 이이피롬을 활용한 회로는 이이피롬(110), 중앙처리장치(이하 "CPU"라 통칭함)(120) 및 동작전압 공급부(130)로 구성된다.

이때 상기 이이피롬(110)과 CPU(120)는 칩 선택신호(C.S; Chip Select Signal), 입력 데이터(D_in), 출력 데이터(D_out) 및 클럭(Clock)을 상호 전송할 수 있는 연결을 가진다. 또한 상기 이이피롬(110)과 CPU(120)는 동작 전압 공급부(130)로부터 제공되는 소정 레벨을 가지는 동작 전압 +Vcc에 의해 동작한다.

한편, 상기 이이피롬(110)은 동작 전압이 차단되면 백-업 모드(Back up mode)로 전이되어 동작 전압이 공급되지 않더라도 데이터를 저장하는 특성을 가지며, 동작 전압이 재 공급되면 상기 CPU(120)의 제어에 의해 저장된 데이터를 상기 CPU(120)로 제공한다.

즉, 상기한 바와 같이 정상적인 동작 상태에서 외부 전원의 오프로 인해 동작 전압이 차단되는 경우에는 문제가 없으나 외부 전원이 오프되는 순간에 상기 이이피롬(110)의 동작 전압과 제어신호가 불안정한 상태가 발생하여 상기 이이피롬(110)에서 데이터 오류가 발생할 수 있다. 즉, 비정상적인 제어신호로 인하여 오류 데이터가 상기 이이피롬(110)에 쓰여지는 상황이 발생되어 시스템의 동작에 문제를 일으키는 경우가 가끔 발생한다.

따라서 상기한 바와 같은 문제점을 해결하기 위한 본 고안의 목적은 동작 전압의 상태를 파악하여 이이피롬에서 불안정한 전압 상태가 발생하지 않도록 하는 이이피롬의 데이터 오류 발생 방지장치를 제공함에 있다.

상기한 목적을 달성하기 위한 본 고안은 외부로부터 인가되는 교류 전압으로부터 소정 직류 전압 레벨을 가지는 동작 전압을 생성하는 동작전압 공급부와, 상기 동작 전압을 소정 전압 레벨의 비교 전압과 비교하여 상기 비교 결과에 의해 전압 감지신호를 출력하는 전압 감지부와, 상기 전압 감지신호에 의해 상기 이이피롬으로 공급되는 동작 전압의 경로를 제어하는 전압 제어부로 전원감지장치를 구현하였다.

도 1은 통상적인 이이피롬 제어회로의 구성을 도시한 도면.

도 2는 본 고안의 일 실시 예에 따른 오류 발생 방지장치를 구비한 이이피롬 제어회로의 구성을 도시한 도면.

도 3은 도 2에 도시한 전원제어부의 일 실시 예를 상세 도시한 도면.

도 4는 본 고안의 일 실시 예에 따른 타이밍을 도시한 도면.

이하 본 고안의 일 실시 예에 따라 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

우선 본 고안의 일 실시 예에 따른 오류 발생 방지장치를 구비한 이이피롬 제어회로의 구성은 도 2에 도시한 바와 같다.

상기 도 2를 참조하여 보다 구체적으로 구성을 살펴보면, 전원 제어부(250)는 전압 감지부(240)의 전압 감지신호에 해당하는 전압 공급 감지신호 또는 전압 차단 감지신호를 받아 동작전압 발생부(230)로부터 생성된 동작 전압의 공급을 제어한다. 즉, 상기 전압 감지부(240)의 전압 차단 감지신호에 의해 상기 직류 전원 발생부(230)로부터 생성된 동작 전압을 이이피롬(210)으로 차단하거나 전압 공급 감지신호에 의해 상기 직류 전원 발생부(230)로부터 생성된 동작 전압을 이이피롬(210)으로 공급한다.

상기 전압 감지부(240)는 상기 동작전압 공급부(230)로부터 상기 이이피롬(210)으로 공급되는 동작 전압의 상태를 검사하여 동작 전압의 차단 및 재 공급을 감지하여 감지된 상태에 대응하는 전압 감지신호를 발생한다. 즉, 동작 전압의 차단을 감지할 시 이에 대응한 전압 감지신호인 전압 차단 감지신호를 발생하며, 동작 전압 재 공급을 감지할 시 이에 대응하는 전압 감지신호인 전압 공급신호를 발생한다. 상기 동작 전압의 차단은 정전, 사용자에 의한 외부 전원과의 분리 등에 의해 외부 전원이 상기 동작전압 공급부(230)로 제공되지 않으므로 인해 발생한다. 상기 동작 전압의 정전 해제, 사용자에 의한 외부 전원의 공급 등에 의해 중단되었던 외부 전원이 상기 동작전압 공급부(230)로 재 공급됨으로 인해 발생한다.

통상적으로 상기 이이피롬(210)과 상기 CPU(220)는 5V를 동작 전압으로 사용하는데, 이 경우에 동작 전압이 4.5V 이하로 떨어지면 정상적인 동작을 하기 어려우므로 상기 전압 감지부(240)에서 사용되는 비교 전압은 4.5V가 가장 적정하다고 할 수 있다.

그 외의 구성인 이이피롬(210)과 CPU(220)는 종래 구성으로 개시한 구성과 동일하며, 수행하는 기능 또한 동일하다. 즉, 입력장치를 통해 사용자로부터 입력되는 데이터는 CPU(220)로 제공되며, 상기 제공받은 데이터는 상기 CPU(220)의 제어에 의해 상기 이이피롬(210)에 저장된다.

앞에서 도 2를 참조하여 개시한 전원 제어부(250)의 일 실시 예를 상세히 나타낸 오류 발생 방지장치를 구비한 이이피롬 제어회로의 구성은 도 3에 도시한 바와 같다.

상기 도 3에서 상세하게 개시하고 있는 전원 제어부(250)의 일 예에 따른 구성은 두 개의 트랜지스터(Q1, Q2)로 구성된다. 상기 Q1은 n형(npn)의 트랜지스터이며, 상기 Q2는 p형(pnp)의 트랜지스터로 구성한다.

상기 두 개의 트랜지스터의 연결을 설명하면, 상기 Q1의 베이스는 전압 차단 감지신호가 출력되는 전압 감지부(240)의 출력이 연결되며, 에비터는 접지된다. 또한, 상기 Q1의 콜렉터는 상기 Q2의 베이스에 연결되며, 상기 Q2의 에미터와 콜렉터에는 동작 전압과 이이피롬(210)의 동작 전압 입력단이 각각 연결된다.

따라서, 상기 전압감지부(240)로부터 인가되는 하이 레벨의 전압 차단 감지신호에 의해 상기 Q1이 온 되며, 상기 Q1의 온 됨에 따라 상기 Q2는 오프되어 상기 이이피롬(210)의 동작 전압 입력단으로 인가되는 동작 전압을 차단한다.

또한, 상기 전압감지부(240)로부터 인가되는 로우 레벨의 전압 공급 감지신호에 의해 상기 Q1이 오프 되며, 상기 Q1의 오프 됨에 따라 상기 Q2는 온 되어 상기 이이피롬(210)의 동작 전압 입력단으로 인가되는 동작 전압을 공급한다.

도 4는 본 고안의 일 실시 예에 따른 타이밍을 도시한 도면이다.

첫 번째로 도 4의 (a)는 외부 전원의 차단과 재 공급에 따른 동작 전압의 공급 타이밍을 도시한 도면이며, 두 번째로 도 4의 (b)는 상기 (a)에 도시한 타이밍에 의해 공급되는 동작 전압에 의한 CPU(220)의 동작 타이밍을 도시한 도면이다.

세 번째로 도 4의 (c)는 상기 (a)에 도시한 타이밍에 의해 공급되는 동작 전압에 의한 이이피롬(210)의 동작 타이밍을 도시한 도면이다.

상기 도 4의 (b)와 (c)에 도시한 타이밍은 본 고안에 따른 오류발생 방지장치를 배제한 상황에서의 타이밍이다.

네 번째로 도 4의 (d)는 상기 (a)에 도시한 타이밍에 의해 공급되는 동작 전압에 의한 전압 감지부(240)의 출력 타이밍을 도시한 도면이며, 다섯 번째로 도 4의 (e)는 상기 (d)에 도시한 타이밍에 의해 동작 전압을 차단한 경우 이이피롬(210)의 동작 전압 공급 타이밍을 도시한 도면이다.

마지막으로 도 4의 (f)는 상기 (e)에 도시한 타이밍에 따른 이이피롬(210)의 동작 타이밍을 도시한 도면이다.

상기 도 4의 (a)와 (b), (c)에서도 알 수 있듯이 5V의 동작 전압을 사용하는 이이피롬(210)의 경우 동작 전압이 4.5V 이하가 되면 불안정한 상태가 되어 정상적인 동작을 수행할 수 없다. 그러나 상기 이이피롬(210)은 4.5V 이하에서 동작을 멈추는 것이 아니라 비정상적인 동작을 지속하게 되는데, 이러한 상태에서의 동작은 짧을수록 좋다. 특히, 중요한 것은 백-업용 메모리 소자는 이러한 상태에서는 동작되지 않아야 한다.

따라서, 상기 도 4에 도시한 (c)와 (f)의 타이밍을 통해 알 수 있듯이 본 고안에서 구현한 오류발생 방지장치에 의해 이이피롬(210)의 불안정한 상태를 없앰으로서 백-업 타임이 길어졌음을 알 수 있다. 즉, 이이피롬(210)이 불안정한 상태에 위치하는 것을 미연에 방지하고 있음을 알 수 있다.

이하 상기한 구성을 참조하여 본 고안의 바람직한 일 실시 예에 따른 동작을 상세히 설명하면 다음과 같다.

먼저, 도 4의 (a)에 도시한 동작 전압이 차단되는 타이밍에서의 동작을 설명하도록 한다.

외부 전원이 차단되면 동작전압 공급부(230)로부터 출력되는 동작 전압의 레벨은 점진적으로 낮아지게 된다. 전압 감지부(240)는 점진적으로 낮아지는 동작 전압을 비교 전압(4.5V)과 비교하여 현재 공급되는 동작 전압이 4.5V까지 떨어지는 가를 감시한다. 상기 전압 감지부(240)에 의해 동작 전압이 4.5V까지 낮아짐이 감지되면 상기 전압 감지부(240)는 동작 전압이 차단되었음을 알리는 전압 차단 감지신호를 출력한다. 상기 출력되는 전압 차단 감지신호의 타이밍은 도 4의 (d)에 도시한 바와 같다.

상기 출력된 전압 차단 감지신호는 전원 제어부(250)로 제공되며, 상기 전압 차단 감지신호를 제공받은 전원 제어부(250)는 상기 동작전압 공급부(230)로부터 제공되는 4.5V보다 낮은 동작 전압이 이이피롬(210)으로 공급되는 경로를 차단한다.

따라서, 상기 이이피롬(210)으로 공급되는 동작 전압은 4.5V보다 낮아지는 순간에 차단됨에 따라 도 4의 (e)에 도시한 타이밍을 얻을 수 있으며, 그로 인해 상기 이이피롬(210)이 4.5V보다 낮은 동작 전압에서 동작하는 불안정한 상태를 미연에 방지한다.

상기 전압 차단 감지신호에 의해 상기 이이피롬(210)으로 인가되는 동작 전압을 차단하는 동작을 도 3에 도시한 전원 제어부(250)의 일 예에 따른 구성을 참조하여 설명하면 다음과 같다.

이때에는 전압 차단 감지신호로는 하이 레벨의 로직신호를 이용하여야 하는데, 상기 하이 레벨의 전압 차단 감지신호가 상기 전원 제어부(250)를 구성하는 Q1의 베이스에 인가되면 상기 Q1은 턴-온 된다. 상기 Q1이 턴-온 됨에 따라 Q2의 베이스는 접지 레벨이 됨으로 인해 상기 Q2는 턴-오프 된다. 상기 Q2가 턴-오프 됨으로 인해 상기 Q2의 에미터와 콜렉터를 거쳐 상기 이이피롬(210)의 동작전압 입력단으로 연결되는 동작 전압 공급 경로를 차단한다.

다음으로, 도 4의 (a)에 도시한 동작 전압이 재 공급되는 타이밍에서의 동작을 설명하도록 한다.

외부 전원이 재 공급되면 동작전압 공급부(230)로부터 출력되는 동작 전압의 레벨은 점진적으로 높아지게 된다. 전압 감지부(240)는 점진적으로 높아지는 동작 전압을 비교 전압(4.5V)과 비교하여 현재 공급되는 동작 전압이 4.5V까지 상승하는 가를 감시한다. 상기 전압 감지부(240)에 의해 동작 전압이 4.5V까지 상승함이 감지되면 상기 전압 감지부(240)는 외부 전원이 재 공급되었음을 알리는 전압 공급 감지신호를 출력한다. 상기 출력되는 전압 공급 감지신호의 타이밍은 도 4의 (d)에 도시한 바와 같다.

상기 출력된 전압 공급 감지신호는 전원 제어부(250)로 제공되며, 상기 전압 공급 감지신호를 제공받은 전원 제어부(250)는 상기 동작전압 공급부(230)로부터 제공되는 4.5V보다 높은 동작 전압이 이이피롬(210)으로 공급되는 경로를 재 연결한다.

따라서, 상기 이이피롬(210)으로 공급되는 동작 전압은 4.5V보다 높아지는 순간에 재 공급됨에 따라 도 4의 (e)에 도시한 타이밍을 얻을 수 있다. 즉, 상기 동작 전압이 상승함에 따른 상기 이이피롬(210)이 4.5V보다 낮은 동작 전압에서 동작하는 불안정한 상태를 미연에 방지한다.

상기 전압 공급 감지신호에 의해 상기 이이피롬(210)으로 인가되는 동작 전압을 공급하는 동작을 도 3에 도시한 전원 제어부(250)의 일 예에 따른 구성을 참조하여 설명하면 다음과 같다.

이때에는 전압 공급 감지신호로는 로우 레벨의 로직신호를 이용하여야 하는데, 상기 로우 레벨의 전압 공급 감지신호가 상기 전원 제어부(250)를 구성하는 Q1의 베이스에 인가되면 상기 Q1은 턴-오프 된다. 상기 Q1이 턴-오프 됨에 따라 Q2의 베이스는 접지로부터 분리됨에 따라 상기 Q2는 턴-온 된다. 상기 Q2가 턴-온 됨으로 인해 상기 Q2의 에미터와 콜렉터를 거쳐 상기 이이피롬(210)의 동작전압 입력단으로 연결되는 동작 전압 공급 경로가 형성된다.

상술한 바와 같이 본 고안은 전원 감지부에서 동작 전압을 감시하여 소정 전압 이상인 정상상태에서만 이이피롬으로 동작 전압이 공급되도록 함으로서 동작 전압이 불안정한 상태에서 이이피롬에 오 데이터가 기록되는 것을 방지할 수 있다.

따라서, 이이피롬을 이용하여 회로를 구현하는 경우 보다 안정적인 회로를 구현할 수 있어 사용자에게 보다 양질의 서비스를 제공할 수 있다는 효과가 있다.

Claims (3)

1. 이이피롬에 오류 데이터가 기록되는 것을 방지하기 위한 장치에 있어서,

   외부로부터 인가되는 교류 전압으로부터 소정 직류 전압 레벨을 가지는 동작 전압을 생성하는 동작전압 공급부와,

   상기 동작 전압을 소정 전압 레벨의 비교 전압과 비교하여 상기 비교 결과에 의해 전압 감지신호를 출력하는 전압 감지부와,

   상기 전압 감지신호에 의해 상기 이이피롬으로 공급되는 동작 전압의 경로를 제어하는 전압 제어부로 구성됨을 특징으로 하는 이이피롬의 데이터 오류 발생 방지장치.
2. 제1항에 있어서, 상기 동작전압 공급부는,

   상기 동작 전압의 전압 레벨이 상기 비교 전압의 전압 레벨보다 높으면 전압 공급 감지신호를 출력하며, 상기 동작 전압의 전압 레벨이 상기 비교 전압의 전압 레벨보다 낮으면 전압 차단 감지신호를 출력함을 특징으로 하는 이이피롬의 데이터 오류 발생 방지장치.
3. 제2항에 있어서, 상기 전원 제어부는,

   상기 전압 공급 감지신호에 의해 상기 이이피롬으로 공급되는 동작 전압의 경로를 연결하며, 상기 전압 차단 감지신호에 의해 상기 이이피롬으로 공급되는 동작 전압의 경로를 차단함을 특징으로 하는 이이피롬의 데이터 오류 발생 방지장치.