KR20000003943A - 에스오아이 소자의 소자분리구조 및 그 제조방법 - Google Patents

에스오아이 소자의 소자분리구조 및 그 제조방법 Download PDF

Info

Publication number
KR20000003943A
KR20000003943A KR1019980025251A KR19980025251A KR20000003943A KR 20000003943 A KR20000003943 A KR 20000003943A KR 1019980025251 A KR1019980025251 A KR 1019980025251A KR 19980025251 A KR19980025251 A KR 19980025251A KR 20000003943 A KR20000003943 A KR 20000003943A
Authority
KR
South Korea
Prior art keywords
region
semiconductor layer
field oxide
oxide film
layer
Prior art date
Application number
KR1019980025251A
Other languages
English (en)
Inventor
이원창
허민
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025251A priority Critical patent/KR20000003943A/ko
Publication of KR20000003943A publication Critical patent/KR20000003943A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 SOI 소자 제조시 상충되는 두가지 요구 조건, 즉 필드산화막의 두께 확보와 웰저항의 감소를 모두 만족하는 반도체소자의 소자분리 구조 및 그 제조방법을 제공하고자하는 것으로, 이를 위한 본 발명의 반도체소자는, 제1지역 보다 제2지역에서 상대적으로 얇은 두께를 갖도록 그 표면이 단차진 제1반도체층과, 상기 제1반도체층 후면 상에 매몰절연층을 개재하여 형성된 제2반도체층을 포함하는 SOI 기판; 상기 제1지역의 상기 제1반도체층에 큰 사이즈로 형성되며, 그 바닥면이 상기 매몰절연층과 제1거리를 두고 떨어져 형성된 제1필드산화막; 및 상기 제2지역의 상기 제1반도체층에 작은 사이즈로 형성되며 그 바닥면이 상기 매몰절연층과 제1거리 보다 작은 제2거리를 두고 떨어져 형성된 제2필드산화막을 포함하여 이루어진다.

Description

에스오아이 소자의 소자분리구조 및 그 제조방법
본 발명은 SOI(Silicon On Insulator) 기판을 사용한 반도체소자(이하 "SOI 소자"라 한다)에 관한 것으로, 특히 BC(Body-Contacted)-SOI 소자의 소자분리구조 및 그 제조방법에 관한 것이다.
SOI 소자는 차세대의 저전력/고속 소자로서 많은 주목을 받고 있는데, 특히 최근에는 필드산화막 밑에 실리콘막을 남키므로써, SOI 소자에서 발생하는 플로팅바디이펙트(Floating Body Effect)의 문제를 해결한 BC-SOI(Body-Contated SOI)구조가 많이 연구되고 있다.
도1은 종래기술에 따른 BC-SOI 소자의 구조를 나타낸 단면도이다. 도1을 참조하면, 종래의 BC-SOI 소자는, 지지 기판 역할을 하는 제1실리콘층(101), 매몰산화층(102), 및 활성영역(즉, 트랜지스터의 Body)을 제공하는 제2실리콘층(103)으로 이루어진 SOI 기판에 필드산화막(104a, 104b)과 트랜지스터(106)가 형성되어 있다. 필드산화막(104a, 104b)은 트랜지스터(106)의 바디(Body)가 플로팅되므로써 발생되는 플로팅바디이펙트를 방지하기 위해 제2실리콘층(103) 내에서 매몰산화층(102)과 떨어져 있다. 트랜지스터(106)는 게이트산화막, 게이트전극 및 소스/드레인에 의해 형성되며, 소스/드레인은 LDD(lightly doped drain) 구조의 소스/드레인으로 형성될 수도 있다.
제2실리콘층(103)에 형성되는 트랜지스터들의 채널 전위를 제어하기 위하여 웰(well) 픽업(pick-up)을 위한 확산영역(105)이 제2실리콘층의 소정부위에 형성되어 있다. 참고적으로, 도면에서 나타난 제2실리콘층(103)에는 웰이 도시되어 있지 않으나, 통상 반도체소자는 CMOS 회로이므로 N-채널 트랜지스터와 P-채널트랜지스터의 바디(Body)는 각각 P웰 또는 N웰이 될 것이며, 이때의 웰 픽업을 위한 확산영역은 그 웰과 동일한 도전형의 불순물이 도핑된 영역이다.
이러한 도1에 도시된 종래의 BC-SOI 소자의 구조는 그 두께가 얇은 제2실리콘층(103)을 사용할 수 있으므로, 접합 커패시턴스(Junction Capacitance) 값이 작아 고속 소자에 적합한 특성을 갖는 등, SOI 소자로서의 이점을 가지면서도 플로팅바디이펙트의 문제가 없으며, 일반 단일 실리콘기판을 사용한 설계, 공정 등을 그대로 이용하여 소자를 제작할 수 있다는 장점을 가지고 있다.
그러나, 종래의 BC-SOI 소자도 몇가지 문제점을 갖고 있는데, 그 중 하나가 웰 저항의 문제이다. 즉, 양호한 소자분리(Isolation ) 특성을 얻기 위해서는 충분한 두께의 필드산화막 확보가 필요한데, 충분한 두께의 필드산화막을 확보하기 위해서 필드산화막의 두께를 두껍게 할 경우 필드산화막 밑에 남는 제2실리콘층의 두께가 얇아져 웰 저항이 커지는 문제가 있다. 필드산화막 밑에 남은 제2실리층의 양이 작아 웰 저항이 커지는 경우, 트랜지스터의 바디 바이어스(Body Bias)가 잘 잡히지 않아, 심한 경우 플로팅바디이펙트가 나타날 수도 있다. 한편, 웰 저항을 작게하기 위해서는 필드산화막의 두께를 감소시켜 필드산화막 밑에 남아있는 제2실리콘층의 두께를 증가시켜야 하는데, 이를 위해 필드산화막의 두께를 감소시키면 필드산화막 펀치쓰루(Punch through) 문제가 발생된다.
더욱이, 도1에 도시된 종래의 소자분리 구조는 필드지역이 적은 영역에서의 필드산화막(104a)와 필드지역이 큰 영역에서의 필드산화막(104b)이 각기 매몰산화층(102)과 떨어진 거리가 동일(LA= LB)하기 때문에, 즉, 각 필드산화막(104a, 104b)과 메몰산화층(102) 사이에 형성된 제2실리콘층(103)의 두께가 실질적으로 동일하게 형성되어 있기 때문에, 상충관계를 갖는 필드산화막 두께 확보와 웰저항 감소를 모두 만족할 수가 없었다.
왜냐하면, 작은 사이즈의 필드산화막(104a)이 형성된 영역의 소자에서는 웰저항보다 펀치쓰루 문제가 더 심각한데 반하여, 큰 사이즈의 필드산화막(104b)이 형성된 영역의 소자에서는 펀치쓰루는 그리 문제되지 않으나(필드지역이 크므로) 웰저항이 매우 심각한 문제로 대두되기 때문이다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 상충되는 두가지 요구 조건, 즉 필드산화막의 두께 확보와 웰저항의 감소를 모두 만족하는 SOI 소자의 소자분리 구조 및 그 제조방법을 제공하는데 목적이 있다.
도1은 종래기술에 따른 BC-SOI 소자의 구조를 나타낸 단면도.
도2는 본 발명에 따른 SOI 소자의 소자분리 구조를 나타내는 단면도.
도3a 내지 도3d는 본 발명에 따른 SOI 소자의 소자분리 방법을 나타내는 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
201 : 제1실리콘층 202 : 매몰산화층
203 : 제2실리콘층 207a : 작은 사이즈의 필드산화막
207b : 큰 사이즈의 필드산화막
상기 목적을 달성하기 위한 본 발명의 반도체소자는, 제1지역 보다 제2지역에서 상대적으로 얇은 두께를 갖도록 그 표면이 단차진 제1반도체층과, 상기 제1반도체층 후면 상에 매몰절연층을 개재하여 형성된 제2반도체층을 포함하는 SOI 기판; 상기 제1지역의 상기 제1반도체층에 큰 사이즈(면적)로 형성되며, 그 바닥면이 상기 매몰절연층과 제1거리를 두고 떨어져 형성된 제1필드산화막; 및 상기 제2지역의 상기 제1반도체층에 작은 사이즈로 형성되며 그 바닥면이 상기 매몰절연층과 제1거리 보다 작은 제2거리를 두고 떨어져 형성된 제2필드산화막을 포함하여 이루어진다.
또한 본 발명의 반도체소자 제조방법은, 제1반도체층과, 상기 제1반도체층 상에 매몰절연층을 개재하여 형성된 제2반도체층을 포함하는 SOI 기판을 준비하는 단계; 상대적으로 큰 면적을 갖는 필드영역 이외의 제1지역에 선택적 산화공정을 실시하여 상기 제2반도체층에 산화막을 형성하는 단계; 상기 산화막을 제거하여, 상기 제1지역에서의 제1반도체층 두께가 상기 큰 면적을 갖는 필드영역인 제2지역에서의 상기 제1반도체층 두께에 비해 얇은 두께를 가지도록 하는 단계; 및 소자분리 공정을 진행하여 상기 제1지역에 작은 사이즈의 필드산화막을 형성하고, 동시에 상기 제2지역에 큰 사이즈의 필드산화막을 형성하는 단계를 포함하여 이루어진다.
본 발명의 반도체소자 제조방법에서, 상기 소자분리 공정을 통상의 LOCOS 공정 또는 통상의 트렌치 소자분리 공정으로 진행할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2에는 본 발명의 일실시예에 따른 SOI 소자의 소자분리 구조가 도시되어 있다. 도2를 참조하면, 제1실리콘층(201), 매몰산화층(202) 및 제2실리콘층(203)으로 이루어진 SOI 기판에 작은 사이즈를 갖는 필드산화막(207a)과 큰 사이즈를 갖는 필드산화막(207b)가 형성되어 있는바, 작은 사이즈를 갖는 필드산화막(207a)는 매몰산화층(202)와 거리 LA를 두고 이격되어 있으며, 큰 사이즈를 갖는 필드산화막(207b)는 매몰산화층(202)와 LA보다 큰 거리 LB를 두고 이격되어 있다.
따라서, 작은 사이즈의 필드산화막(207a)이 형성된 영역의 소자에서는 펀치쓰루를 억제할수 있고, 큰 사이즈의 필드산화막(207b)이 형성된 영역의 소자에서는 웰저항을 개선할 수 있다. 즉, 작은 사이즈의 필드산화막(207a)이 형성된 영역의 소자에서는 웰저항보다 펀치쓰루 문제가 더 심각한데, 작은 사이즈의 필드산화막(207a)과 매몰산화층(202) 사이에 형성된 제2실리콘층(203)의 두께는 상대적으로 적기 때문에 펀치쓰루 문제를 최대한 억제할 수 있고, 큰 사이즈의 필드산화막(207b)이 형성된 영역의 소자에서는 펀치쓰루는 그리 문제되지 않으나 웰저항이 매우 심각한 문제로 대두되기 때문에, 큰 사이즈의 필드산화막(207b)과 매몰산화층(202) 사이에 형성된 제2실리콘층(203)의 두께는 상대적으로 크기 때문에 웰저항을 작아지게 된다.
도3a 내지 도3d는 본 발명에 따른 SOI 소자의 소자분리 방법을 나타내는 공정 단면도이다.
먼저, 도3a와 같이 제1실리콘층(201), 매몰산화층(202) 및 제2실리콘층(203)으로 이루어진 SOI 기판에서, 제2실리콘층(203) 상에 큰 사이즈의 필드산화막이 형성될 지역을 덮는 산화방지막(204)을 형성하고 산화를 실시하여 산화막(205)를 형성한다. 산화방지막은 질화막을 사용할 수 있으며, 스트레스 억제를 위해 산화막 또는 산화막/폴리실리콘막을 상기 질화막과 제2실리콘층(203) 사이에 형성할 수 있다.
이어서, 도3b는 산화방지막(204)과 산화막(25)를 제거한 상태로서, 제2실리콘층(203)은 큰 사이즈의 필드산화막이 형성될 지역이 다른 지역보다 두꺼운 두께를 갖게 된다.
이어서, 도3c와 같이 통상의 LOCOS(Local oxidation of silicon) 소자분리 공정을 진행하여, 작은 사이즈 및 큰 사이즈를 갖는 필드산화막(207a, 207b)을 동시에 형성하는데, 이때 동일한 조건에서 산화가 이루어지므로, 상대적으로 두꺼운 제2실리콘층(103)은 산화되지 않고 잔류하는 두께가 상대적으로 얇았던 지역보다 크게 된다.
한편, 도3d는 도3b의 상태에서, 통상의 트렌치(Trench) 소자분리 공정을 진행하여 작은 사이즈 및 큰 사이즈를 갖는 필드산화막(207a, 207b)을 동시에 형성한 상태로서, 트렌치 소자분리 공정중 트렌치 형성을 위한 제2실리콘층(203)의 식각시 제2실리콘층(203)은 각 필드 지역에서 동일한 두께로 식각되기 때문에, 큰 사이즈를 갖는 필드산화막(207b) 하부에 형성되는 제2실리콘층(203)은 상대적으로 두꺼운 두께를 갖는다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 BC-SOI 소자에서 작은 사이즈의 필드산화막 및 큰 사이즈의 필드산화막에서 각기 현저한 문제를 일으키는 펀치쓰루 및 웰저항 증가 문제를 동시에 개선할 수 있어, 고집적 BC-SOI 소자의 특성을 향상시키는 효과가 있다.

Claims (4)

  1. 반도체소자에 있어서,
    제1지역 보다 제2지역에서 상대적으로 얇은 두께를 갖도록 그 표면이 단차진 제1반도체층과, 상기 제1반도체층 후면 상에 매몰절연층을 개재하여 형성된 제2반도체층을 포함하는 SOI 기판;
    상기 제1지역의 상기 제1반도체층에 큰 사이즈로 형성되며, 그 바닥면이 상기 매몰절연층과 제1거리를 두고 떨어져 형성된 제1필드산화막; 및
    상기 제2지역의 상기 제1반도체층에 작은 사이즈로 형성되며 그 바닥면이 상기 매몰절연층과 제1거리 보다 작은 제2거리를 두고 떨어져 형성된 제2필드산화막
    을 포함하여 이루어진 반도체소자.
  2. 반도체소자 제조방법에 있어서,
    제1반도체층과, 상기 제1반도체층 상에 매몰절연층을 개재하여 형성된 제2반도체층을 포함하는 SOI 기판을 준비하는 단계;
    상대적으로 큰 면적을 갖는 필드영역 이외의 제1지역에 선택적 산화공정을 실시하여 상기 제2반도체층에 산화막을 형성하는 단계;
    상기 산화막을 제거하여, 상기 제1지역에서의 제1반도체층 두께가 상기 큰 면적을 갖는 필드영역인 제2지역에서의 상기 제1반도체층 두께에 비해 얇은 두께를 가지도록 하는 단계; 및
    소자분리 공정을 진행하여 상기 제1지역에 작은 사이즈의 필드산화막을 형성하고, 동시에 상기 제2지역에 큰 사이즈의 필드산화막을 형성하는 단계
    를 포함하여 이루어진 반도체소자 제조방법.
  3. 제2항에 있어서,
    상기 소자분리 공정을 LOCOS 공정으로 진행하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제2항에 있어서,
    상기 소자분리 공정을 트렌치 소자분리 공정으로 진행하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019980025251A 1998-06-30 1998-06-30 에스오아이 소자의 소자분리구조 및 그 제조방법 KR20000003943A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025251A KR20000003943A (ko) 1998-06-30 1998-06-30 에스오아이 소자의 소자분리구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025251A KR20000003943A (ko) 1998-06-30 1998-06-30 에스오아이 소자의 소자분리구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20000003943A true KR20000003943A (ko) 2000-01-25

Family

ID=19541738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025251A KR20000003943A (ko) 1998-06-30 1998-06-30 에스오아이 소자의 소자분리구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20000003943A (ko)

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US6870226B2 (en) Semiconductor device and method of manufacturing same
US6307235B1 (en) Another technique for gated lateral bipolar transistors
US20010025991A1 (en) Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI mosfet using the SOI substrate
US5214295A (en) Thin film field effect transistor, CMOS inverter, and methods of forming thin film field effect transistors and CMOS inverters
US6294817B1 (en) Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication
US4316203A (en) Insulated gate field effect transistor
JP2001110911A (ja) Ｓｏｉ構造を有する半導体素子及びその製造方法
KR100272527B1 (ko) 반도체 소자 및 그 제조방법
US5747356A (en) Method for manufacturing ISRC MOSFET
US5677210A (en) Method of producing a fully planarized concave transistor
US7135742B1 (en) Insulated gate type semiconductor device and method for fabricating same
US6605843B1 (en) Fully depleted SOI device with tungsten damascene contacts and method of forming same
KR100318458B1 (ko) 에스오아이소자의소자분리방법
JP3529220B2 (ja) 半導体装置及びその製造方法
US6423578B2 (en) Field-effect transistor and manufacture thereof
KR20030050997A (ko) 수직 실리콘-온-인슐레이터 구조의 원통형 트랜지스터 및그 제조 방법
JP2002124682A (ja) Ｍｉｓ電界効果トランジスタ及びその製造方法
US20050127441A1 (en) Body contact layout for semiconductor-on-insulator devices
KR20000003943A (ko) 에스오아이 소자의 소자분리구조 및 그 제조방법
JPH0786582A (ja) 半導体装置
KR100520466B1 (ko) 이미지센서 및 그 제조방법
KR100438665B1 (ko) 엠배디드 메모리 소자의 제조방법
JPH10242460A (ja) 半導体集積回路装置およびその製造方法
KR100321778B1 (ko) 낮은접합커패시턴스를갖는에스오아이트랜지스터및그제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination