KR20000001516A - Method for driving a plasma display panel - Google Patents

Method for driving a plasma display panel Download PDF

Info

Publication number
KR20000001516A
KR20000001516A KR1019980021815A KR19980021815A KR20000001516A KR 20000001516 A KR20000001516 A KR 20000001516A KR 1019980021815 A KR1019980021815 A KR 1019980021815A KR 19980021815 A KR19980021815 A KR 19980021815A KR 20000001516 A KR20000001516 A KR 20000001516A
Authority
KR
South Korea
Prior art keywords
discharge
sustain
voltage
address
address electrode
Prior art date
Application number
KR1019980021815A
Other languages
Korean (ko)
Inventor
임근수
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980021815A priority Critical patent/KR20000001516A/en
Publication of KR20000001516A publication Critical patent/KR20000001516A/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A plasma display panel driving method is provided to perform an address discharge operation by use of a low drive voltage in a case of a sub-frame driving fashion. CONSTITUTION: The plasma display panel driving method comprises the steps of: performing a writing discharge in order to generate a wall charge; performing a light discharge by use of a voltage applied between an address electrode and one of the sustain electrodes in order to erase an unessential charge; performing an address discharge for displaying video data; and performing a sustain discharge for maintaining a discharge. By the method, in a case of a sub-frame discharge fashion, wall charges are uniformly generated in a writing period of each sub-frame, and unessential charges are erased by the light discharge. Thus next addressing voltage is reduced and a contrast is improved.

Description

플라즈마 디스플레이 패널의 구동 방법(Method of Driving Plasma Display Panel)Method of Driving Plasma Display Panel

본 발명은 평판 디스플레이(Flat Panel Display) 장치 중의 하나인 플라즈마 디스플레이 패널(Plasma Display Panel;이하, PDP라 한다)에 관한 것으로, 특히 서브프레임 방식으로 구동되는 경우 낮은 구동전압으로 어드레스 방전을 일으킬 수 있는 PDP의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (PDP), which is one of flat panel display devices. In particular, the present invention relates to an address discharge with a low driving voltage when driven in a subframe manner. It relates to a driving method of the PDP.

통상적으로, PDP는 가스 방전 현상을 이용하여 화상을 표시하는 디스플레이 장치로서 화소를 구성하는 셀(Cell)의 수직 및 수평 전극 사이에 인가되는 전압조절을 통하여 방전을 얻으며 방전되는 빛의 양은 셀 내에서의 방전시간의 길이를 변화시켜서 조절한다. 전체화면은 각각의 셀의 수직 및 수평 전극에 디지털 영상 신호를 입력시키기 위한 쓰기(Write) 펄스, 주사를 위한 주사(Scan) 펄스, 방전을 유지시켜 주기 위한 서스테인(Sustain) 펄스 및 방전된 셀의 방전을 중지시키기 위한 소거(Erase) 펄스를 인가하여 매트릭스(Matrix) 형태로 구동시키게 된다. 여기서, 영상표시를 위해 필요한 단계적인 밝기, 즉 계조(Gray Scale)는 한 화면 즉, 한 프레임의 영상을 표시하기 위해 주어진 시간(예컨대, NTSC TV 신호인 경우 1/30초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 함으로써 구현시키게 된다. 이때, 화면의 휘도는 각각의 셀을 최대로 구동시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시키기 위해서는 한 프레임에 주어진 시간 내에서 셀의 방전시간을 최대한 길게 유지시킬 수 있도록 구동회로가 설계되어야 한다. 명암의 차이를 나타내는 컨트래스트(Contrast)는 조명 등과 같은 배경의 밝기와 휘도에 의해 결정이 되는데, 이 컨트래스트 증가를 위해서는 배경을 어둡게 하여야 할 뿐만 아니라 휘도 또한 증가시킬 필요가 있다.In general, a PDP is a display device that displays an image by using a gas discharge phenomenon. The PDP obtains a discharge through voltage control applied between vertical and horizontal electrodes of a cell constituting a pixel, and the amount of light discharged is within the cell. Adjust by varying the length of discharge time. The full screen includes write pulses for inputting digital image signals to the vertical and horizontal electrodes of each cell, scan pulses for scanning, sustain pulses for sustaining discharge, and discharged cells. An erase pulse for stopping the discharge is applied to drive the matrix. Here, the step brightness required for image display, that is, gray scale, is an individual cell within a given time (e.g., 1/30 second for an NTSC TV signal) for displaying an image of one screen, that is, one frame. The discharge time is realized by different lengths. At this time, the brightness of the screen is determined by the brightness when each cell is driven to the maximum. In order to increase the brightness, the driving circuit is designed to keep the discharge time of the cell as long as possible within a given time in one frame. Should be. Contrast, which represents the difference in contrast, is determined by the brightness and brightness of the background, such as lighting. In order to increase this contrast, not only the background needs to be darkened, but also the brightness needs to be increased.

예컨대, HDTV를 위한 평판 디스플레이 장치인 경우 256 계조가 필요하고 해상도는 1280×1024 이상이 되어야 하며 200 럭스(Lux) 조명하에서의 컨트래스트는 100:1 이상이 필요하다. 따라서, 256 계조의 영상을 표시하기 위해 영상 디지털 신호는 색신호(R,G,B) 각각 8비트(Bit)가 필요하고, 요구되어지는 휘도 및 컨트래스트를 얻기 위해서는 셀의 방전 시간을 최대한 길게 유지시켜주어야 한다. 계조 구현을 위한 PDP 구동방법에는 크게 서브필드(Sub-field) 구동방식과 서브프레임(Sub-frame) 구동방식이 있다.For example, in the case of a flat panel display device for HDTV, 256 gray levels are required, the resolution should be 1280 × 1024 or more, and the contrast under 200 lux lighting requires 100: 1 or more. Therefore, in order to display a 256 gray level image, the image digital signal requires 8 bits (Bit) of the color signals R, G, and B, respectively, and the discharge time of the cell is extended as long as possible to obtain the required luminance and contrast. It must be maintained. PDP driving methods for gray scale implementation include a sub-field driving method and a sub-frame driving method.

도 1을 참조하면, 통상적으로 많이 사용되고 있는 3전극 면방전 교류(AC) 방식의 PDP 셀의 구조가 도시되어 있다.Referring to FIG. 1, a structure of a PDP cell of a three-electrode surface discharge alternating current (AC) type which is commonly used is shown.

도 1에 도시된 PDP의 셀은 화상의 표시면인 상부기판(10)과, 격벽(26)에 의해 상부기판(10)과 평행하게 배치된 하부기판(20)을 구비한다. 이 격벽(26)은 셀 사이를 격리시켜 셀 내부에 방전공간을 마련하게 된다. 상부기판(10) 상에는 두 개의 서스테인전극들, 즉 주사 및 서스테인 전극(이하, Y 서스테인전극이라 한다)(12)과 서스테인 전극(이하, Z 서스테인전극이라 한다)(14)이 나란하게 배치되어 있다. 이 Y 및 Z 서스테인전극(12, 14)들은 빛을 투과시키기 위한 투명전극(ITO)(12a, 14a)과, 이 투명전극(12a, 14a)의 도전성을 향상시키기 위한 버스전극(12b, 14b)으로 구성되어진다. 하부기판(20) 상에는 Y 및 Z 서스테인전극(12, 14)들과 방전을 일으키기 위한 어드레스 전극(22)이 배치되어 있다. 이러한 Y 및 Z 서스테인전극(12, 14)과 어드레스 전극(22)에는 방전을 유지시켜 주기 위해 극성이 계속적으로 반전되는 교류(AC) 전압이 인가된다.The cell of the PDP shown in FIG. 1 includes an upper substrate 10 which is a display surface of an image, and a lower substrate 20 arranged in parallel with the upper substrate 10 by a partition wall 26. The partition wall 26 isolates between the cells to provide a discharge space inside the cell. On the upper substrate 10, two sustain electrodes, that is, a scan and sustain electrode (hereinafter referred to as Y sustain electrode) 12 and a sustain electrode (hereinafter referred to as Z sustain electrode) 14 are arranged side by side. . The Y and Z sustain electrodes 12, 14 are transparent electrodes (ITO) 12a, 14a for transmitting light, and bus electrodes 12b, 14b for improving the conductivity of the transparent electrodes 12a, 14a. It consists of. On the lower substrate 20, Y and Z sustain electrodes 12 and 14 and an address electrode 22 for causing discharge are disposed. To the Y and Z sustain electrodes 12 and 14 and the address electrode 22, an alternating current (AC) voltage whose polarity is continuously reversed is applied to maintain the discharge.

그리고, Y 및 Z 서스테인전극(12, 14)이 배치된 상부기판(10) 상에는 전하축적을 위한 상부 유전체층(16)이 평탄하게 형성되어 있고, 이 상부 유전체층(16) 표면에는 보호막(18)이 형성되어 있다. 이 보호막(18)은 플라즈마 입자들의 스퍼터링 현상으로부터 상부 유전체층(16)을 보호하여 수명을 연장시켜 줄 뿐만 아니라 이차전자의 방출 효율을 높여주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여주는 역할을 하는 것으로써, 주로 산화마그네슘(MgO) 막이 사용되어 진다. 어드레스 전극(22)이 배치된 하부기판(20) 상에는 역시 전하축적을 위한 하부 유전체층(24)이 평탄하게 형성되어 있고, 하부 유전체층(24) 상에는 고유색의 가시광선(R,G,B)을 발생하기 위한 형광체층(30)이 격벽(26)을 포획하도록 도포되어 있다. 이 형광체층(30)은 가스방전시 발생되는 짧은 파장의 자외선(Visible Ultraviolet;VUV)에 의해 여기되어 적, 녹, 청(R,G,B)의 가시광을 발생하게 된다. 격벽(26)의 상부에 형성되는 블랙매트릭스(28)는 외광의 반사로 인하여 초래되는 컨트래스트 저하를 방지하는 역할을 한다. 셀 내부에 마련되는 방전공간은 자외선 방출 효율을 높여주기 위해 주로 아르곤(Ar)과 제논(Xe)의 혼합가스로 충진되어진다.On the upper substrate 10 on which the Y and Z sustain electrodes 12 and 14 are disposed, an upper dielectric layer 16 for charge accumulation is formed flat, and a protective film 18 is formed on the upper dielectric layer 16 surface. Formed. The protective film 18 protects the upper dielectric layer 16 from sputtering of plasma particles to extend its lifespan, improve the emission efficiency of secondary electrons, and reduce the change of discharge characteristics due to oxide contamination of the refractory metal. By doing so, a magnesium oxide (MgO) film is mainly used. The lower dielectric layer 24 for charge accumulation is also formed flat on the lower substrate 20 on which the address electrode 22 is disposed, and the visible rays R, G, and B of intrinsic color are generated on the lower dielectric layer 24. Phosphor layer 30 is applied so as to capture partition 26. The phosphor layer 30 is excited by a short wavelength of ultraviolet (VUV) generated during gas discharge to generate visible light of red, green, and blue (R, G, B). The black matrix 28 formed on the top of the partition wall 26 serves to prevent the lowering of the contrast caused by the reflection of external light. The discharge space provided inside the cell is mainly filled with a mixed gas of argon (Ar) and xenon (Xe) in order to increase ultraviolet emission efficiency.

도 2는 PDP의 전극 배치도를 도시한 것으로써, 도 2의 PDP는 상부기판(10)과 하부기판(20)이 대향하여 접착(Sealing)되는 영역(34)에 매트릭스 구조로 배열된 Y 및 Z 서스테인 전극라인들(Y, Z)과 어드레스 전극라인들(X)을 구비한다.FIG. 2 is a diagram illustrating an arrangement of electrodes of a PDP, wherein the PDP of FIG. 2 has Y and Z arranged in a matrix structure in a region 34 in which an upper substrate 10 and a lower substrate 20 are opposed to each other. Sustain electrode lines Y and Z and address electrode lines X are provided.

도 2의 PDP에서 Y 서스테인 전극라인들(Y1∼Ym)과 Z 서스테인전극 라인들(Z1∼Zm)은 수평방향으로 교번되도록 배치되고, 이 서스테인 전극라인 쌍(Y, Z)이 하나의 로오(Row)를 이루게 된다. 어드레스 전극라인들(X1∼Xn)은 서스테인 전극라인 쌍(Y, Z)과 교차하도록 수직방향으로 배치되고, 그 교차지점에 도 1에 도시된 바와 같은 셀(32)이 각각 형성되게 된다. 여기서, 로오라인을 이루는 서스테인 전극라인 쌍(Y, Z)은 화면을 주사하고 방전을 유지시켜 주기 위해 주로 사용되고, 칼럼(Column)을 이루는 어드레스 전극라인(X)은 데이터 입력에 주로 사용된다.In the PDP of FIG. 2, the Y sustain electrode lines Y1 to Ym and the Z sustain electrode lines Z1 to Zm are arranged to be alternated in the horizontal direction, and the pair of sustain electrode lines Y and Z are formed in one row ( Row). The address electrode lines X1 to Xn are arranged in a vertical direction to intersect the pair of sustain electrode lines Y and Z, and cells 32 as shown in FIG. 1 are formed at the intersections thereof. Here, the sustain electrode line pairs Y and Z constituting the low line are mainly used to scan the screen and maintain the discharge, and the address electrode lines X constituting the column are mainly used for data input.

상세히 하면, Z 서스테인 전극라인(Z)에는 셀의 방전을 유지시키기 위한 서스테인 펄스와 방전된 셀의 방전을 중지시켜 주기 위한 소거 펄스들이 인가되고, Y 서스테인 전극라인(Y)에는 셀을 방전을 유지시키기 위한 서스테인 펄스와 방전된 셀의 방전을 중지시켜 주기 위한 소거 펄스와 어드레스 전극라인(X)에 인가되는 비디오 데이터 신호와 동기화된 주사 펄스가 인가되게 된다. 어드레스 전극라인(X)에는 데이터 펄스들이 입력되는데, 이 데이터 펄스는 Y 서스테인 전극라인(Y)에 인가되는 주사 펄스와 대응하여 라이팅 방전을 일으키게 된다.In detail, a sustain pulse for maintaining the discharge of the cell and an erase pulse for stopping the discharge of the discharged cell are applied to the Z sustain electrode line Z, and the discharge is maintained for the Y sustain electrode line Y. The sustain pulse to cancel the discharge of the discharged cells and the scan pulse synchronized with the video data signal applied to the address electrode line X are applied. Data pulses are input to the address electrode line X. The data pulses cause writing discharges corresponding to scan pulses applied to the Y sustain electrode line Y.

도 3을 참조하면, 도 2의 PDP가 서브프레임 구동방식으로 구동되는 경우 첫번째 서브프레임 동안 Y 및 Z 서스테인 전극라인(Y, Z)과 어드레스 전극라인(X)에 공급되는 전압펄스가 도시되어 있다. 도 3에 있어서, (a)는 어드레스 전극라인(X)에 공급되는 전압펄스를 나타내고, (b)와 (c)는 첫번째 Y 및 Z 서스테인 전극라인(Y1, Z1) 각각에 공급되는 전압펄스를, (d)와 (e)는 n번째 Y 및 Z 서스테인 전극라인(Yn, Zn) 각각에 공급되는 전압펄스를 나타낸다.Referring to FIG. 3, the voltage pulses supplied to the Y and Z sustain electrode lines Y and Z and the address electrode line X during the first subframe when the PDP of FIG. 2 is driven by the subframe driving method are illustrated. . In FIG. 3, (a) shows voltage pulses supplied to the address electrode lines X, and (b) and (c) show voltage pulses supplied to each of the first Y and Z sustain electrode lines Y1 and Z1. , (d) and (e) represent voltage pulses supplied to each of the nth Y and Z sustain electrode lines Yn and Zn.

임의의 셀이 방전되어야 하는 경우 어드레스 전극라인(X)에 양의 전압(Vaw) 값을 갖는 데이터 펄스가 입력되고 이 데이터 펄스와 동기화가 된 주사 펄스가 첫 번째 및 n번째 Y 서스테인 전극라인(Y1, Yn) 에 입력되면, 어드레스 전극라인(X)과 그 Y 서스테인 전극라인(Y1, Yn) 사이의 전압이 방전을 일으키기 위해 필요한 임계전압 이상이 되어 순차적으로 어드레싱 방전이 일어나게 된다. 이 상태는 방전에 의해 절연막에 대전된 하전 입자에 의해 발생된 전계와 Y 서스테인 전극라인(Y1, Yn)과 Z 서스테인 전극라인(Z1, Zn)에 서로 상반되게 인가되는 서스테인 펄스로 발생된 전계에 의해 다른 소거 펄스가 인가될 때 까지 유지된다. 그 다음, 주사펄스보다 진폭이 낮은 소거펄스(Vs)가 Y 서스테인 전극라인(Y1, Yn)과 Z 서스테인 전극라인(Z1, Zn)에 인가되면 하전입자에 의한 전계와 소거펄스에 의한 전계의 합이 방전을 지속적-으로 유지시켜 주기에는 불충분한 작은 방전이 발생되어 다음 서스테인 펄스가 인가될 때 방전은 소멸되어 진다. 이상 상술한 각 전극라인들의 역할을 정리하면, Y 서스테인 전극라인(Y)은 서스테인과 화면주사 및 소거 역할을 하며, Z 서스테인 전극라인(Z)은 유지 기능과 소거 방전을 수행하고, 어드레스 전극(X)은 화면 구성을 위한 데이터 입력을 담당한다.When any cell is to be discharged, a data pulse having a positive voltage Vaw value is input to the address electrode line X, and the scan pulse synchronized with the data pulse is the first and nth Y sustain electrode line Y1. , Yn), the voltage between the address electrode line X and the Y sustain electrode lines Y1 and Yn becomes higher than or equal to the threshold voltage necessary for causing the discharge, so that addressing discharge occurs sequentially. This state is applied to the electric field generated by the electric field generated by the charged particles charged to the insulating film by discharge and the sustain pulse applied to the Y sustain electrode lines (Y1, Yn) and the Z sustain electrode lines (Z1, Zn) opposite to each other. Is maintained until another erase pulse is applied. Then, when an erase pulse Vs having a lower amplitude than the scan pulse is applied to the Y sustain electrode lines Y1 and Yn and the Z sustain electrode lines Z1 and Zn, the sum of the electric field by the charged particles and the electric field by the erasing pulse is applied. Insufficient small discharges occur to sustain this discharge so that the discharge disappears when the next sustain pulse is applied. Summarizing the roles of the above-described electrode lines, the Y sustain electrode line Y serves as sustain, screen scanning and erasing, and the Z sustain electrode line Z performs the sustain function and erase discharge, and the address electrode ( X) is responsible for data input for screen composition.

도 4는 도 3에 도시된 바와 같은 구동 파형에 의해 한 셀의 내부에서 발생하는 방전현상을 단계적으로 도시한 단면도이다.FIG. 4 is a cross-sectional view illustrating a discharge phenomenon generated in one cell by a driving waveform as shown in FIG.

우선, Y 서스테인 전극(12)에 소거전압(Vs) 펄스가 인가되고 Z 서스테인 전극(14)과 어드레스 전극(22)에는 전압이 인가되지 않는 경우 방전을 일으키기 위한 임계전압 이하가 되어 (a)에 도시된 바와 같이 방전 셀 내에서는 방전이 발생하지 않는다. 이어서, 어드레스 전극(22)에 데이터 펄스, 즉 양의 전압펄스(Vaw)가 인가되고 Y 서스테인 전극(12)에 방전을 일으키기 위한 충분한 전압펄스(Vyw)가 인가되는 경우 셀 내에서는 라이팅(Writing) 방전이 발생하여 (b)에 도시된 바와 같이 벽전하가 형성된다. 이때, Y 서스테인 전극(12)의 전압(Vyw)은 Y 및 Z 서스테인 전극(12, 14)에 서스테인 전압펄스가 인가되어도 서스테인 방전을 일으키지 않는 레벨이어야 하며, 어드레스 전극(22)에 데이터 전압펄스(Vaw)가 인가되어 있을 때에만 Y 및 Z 서스테인 전극(12, 14) 서스테인 전압펄스가 인가되면 서스테인 방전을 일으킨다. (c)와 (d)에 도시된 바와 같이 Y 및 Z 서스테인 전극(12, 14)에 교번적으로 서스테인 전압펄스(Vs)가 인가되어 발생한 서스테인 방전 기간이 끝나고, 다음 서브프레임에서는 (a)에 도시된 바와 같이 다시 소거방전을 행한다. 서브 프레임 구동방식에 의해 한 프레임의 화면을 표시하게 된다.First, when an erase voltage (Vs) pulse is applied to the Y sustain electrode 12 and no voltage is applied to the Z sustain electrode 14 and the address electrode 22, it becomes below a threshold voltage for causing discharge. As shown, no discharge occurs in the discharge cell. Subsequently, when a data pulse, that is, a positive voltage pulse Vaw is applied to the address electrode 22 and sufficient voltage pulse Vyw is applied to the Y sustain electrode 12, writing is performed in the cell. A discharge occurs to form wall charge as shown in (b). At this time, the voltage Vyw of the Y sustain electrode 12 should be a level that does not cause sustain discharge even when the sustain voltage pulses are applied to the Y and Z sustain electrodes 12 and 14, and the data voltage pulse The sustain discharge is generated when the Y and Z sustain electrodes 12 and 14 sustain voltage pulses are applied only when Vaw) is applied. As shown in (c) and (d), the sustain discharge period generated by applying the sustain voltage pulses Vs to the Y and Z sustain electrodes 12 and 14 alternately ends, and in (a) in the next subframe, As shown in the figure, erase discharge is performed again. The sub frame driving method displays a screen of one frame.

그런데, 상술한 종래의 PDP 구동방법은 라이팅 방전시에 어드레스 전극에 양의 전압을 인가하여야 하므로 이 양의 전압과 라이팅 방전을 일으키기 위해서는 Y 서스테인 전극(Y)에 인가되는 라이팅 전압(Vyw)을 매우 높게 인가하여야 할 뿐만 아니라 펄스폭 또한 넓게 하여야만 한다. 이와 같이, Y 서스테인 전극에 인가되는 라이팅 전압(Vyw)이 매우 높고 펄스폭 또한 넓어서 서스테인 방전시 비디오 데이터가 인가되지 않은 셀, 즉 서스테인 방전이 일어나지 않아야 할 셀에서도 오방전이 발생하는 경우가 있다. 이 오방전을 방지하기 위해서는 서스테인 전압과 라이팅 전압(Vyw)의 전압차가 커져야만 한다. 또한, 메모리 효과를 이용하는 PDP의 원리상 서스테인 전압과 라이팅 전압의 차가 클수록 전화면을 균일한 밝기로 표시할 수 있다. 그런데 종래의 PDP 구동방법에서는 주사 전압(Vyw)이 높은데도 불구하고 서스테인 전압(Vs)과의 차를 크게 하는데 한계가 있다.However, in the above-described conventional PDP driving method, since a positive voltage must be applied to the address electrode during the lighting discharge, in order to generate the positive voltage and the lighting discharge, the writing voltage Vyw applied to the Y sustain electrode Y is very high. In addition to applying high, the pulse width must also be widened. As described above, since the writing voltage Vyw applied to the Y sustain electrode is very high and the pulse width is also wide, false discharge may occur in a cell to which video data is not applied during sustain discharge, that is, a cell in which sustain discharge should not occur. To prevent this false discharge, the voltage difference between the sustain voltage and the writing voltage Vyw must be increased. In addition, the larger the difference between the sustain voltage and the writing voltage, the larger the difference between the sustain voltage and the writing voltage can be displayed with uniform brightness. However, in the conventional PDP driving method, although the scan voltage Vyw is high, there is a limit to increasing the difference from the sustain voltage Vs.

더불어, Y 서스테인 전극에 높은 라이팅 전압(Vyw)이 인가되어야 함에 따라 이 라이팅 전압(Vyw)을 공급하는 구동용 집적회로(IC)의 내전압이 매우 큰 것이 필요하게 되고 구동시 높은 전압에 의한 IC 파손 등의 많은 문제가 발생하고 있다. 나아가, 높은 라이팅 전압(Vyw)에 의해서 어드레스 전극과 대향방전이 발생하게 된다. 이 경우, 보호층이 없는 형광체가 가스이온에 노출됨으로써 이 가스이온의 스퍼터링에 의한 수명저하를 초래하게 된다. 이를 방지하게 위해서는 어드레스 전극에 인가되는 전압을 조절하여야만 한다.In addition, since a high writing voltage Vyw should be applied to the Y sustain electrode, it is necessary to have a very large withstand voltage of the driving integrated circuit IC supplying the writing voltage Vyw, and the IC is damaged due to a high voltage during driving. Many problems have arisen. Furthermore, the opposite discharge occurs with the address electrode due to the high writing voltage Vyw. In this case, the phosphor without the protective layer is exposed to gas ions, resulting in a decrease in the lifetime of the gas ions by sputtering. To prevent this, the voltage applied to the address electrode must be adjusted.

따라서, 본 발명의 목적은 서브프레임 구동방식에서 낮은 구동 전압으로 어드레스 방전을 일으킬 수 있는 PDP 구동방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a PDP driving method capable of causing an address discharge with a low driving voltage in a subframe driving method.

본 발명의 다른 목적은 서브프레임 구동방식에서 낮은 구동 전압으로 어드레스 방전을 일으킴으로써 방전의 불균일성을 해소하여 전화면에 안정적인 화상을 표시할 수 있도록 하는 PDP 구동방법을 제공하는 것이다.Another object of the present invention is to provide a PDP driving method which can display a stable image on a full screen by eliminating nonuniformity of discharge by causing address discharge at a low driving voltage in a subframe driving method.

본 발명의 또 다른 목적은 서브프레임 구동방식에서 낮은 구동 전압으로 어드레스 방전을 일으킴으로써 불필요한 방전을 억제하여 컨트래스트를 향상시킬 수 있는 PDP 구동방법을 제공하는 것이다.It is still another object of the present invention to provide a PDP driving method capable of improving contrast by suppressing unnecessary discharges by generating address discharges at low driving voltages in a subframe driving method.

본 발명의 또 다른 목적은 불필요한 방전을 억제하여 가스이온의 스퍼터링에 의한 형광체 및 어드레스 전극의 수명저하를 방지할 수 있는 PDP 구동방법을 제공하는 것이다.It is still another object of the present invention to provide a PDP driving method capable of suppressing unnecessary discharge and preventing lifetime degradation of phosphors and address electrodes caused by sputtering of gas ions.

도 1은 통상적인 교류방식의 PDP 화소 셀의 구조를 나타내는 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a sectional view showing the structure of a PDP pixel cell of a conventional AC system.

도 2는 PDP의 전극 배치도.2 is an electrode arrangement diagram of a PDP.

도 3은 종래의 구동방법에 따라 도 2의 각 전극라인에 공급되는 파형을 나타내는 도면.3 is a view showing a waveform supplied to each electrode line of FIG. 2 according to a conventional driving method.

도 4는 도 3에 도시된 바와 같은 구동 파형에 의해 한 셀의 내부에서 발생하는 방전현상을 단계적으로 도시한 단면도.4 is a cross-sectional view illustrating a discharge phenomenon generated inside a cell by a driving waveform as shown in FIG.

도 5는 본 발명의 실시예에 따른 PDP 구동방법을 설명하기 위한 파형도.5 is a waveform diagram illustrating a PDP driving method according to an embodiment of the present invention.

도 6은 도 5에 도시된 바와 같은 구동 파형에 의해 한 셀의 내부에서 발생하는 방전현상을 단계적으로 도시한 단면도.FIG. 6 is a cross-sectional view illustrating the discharge phenomenon generated in the inside of one cell by the driving waveform as shown in FIG.

<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

10 : 상부기판 12 : Y 서스테인 전극10: upper substrate 12: Y sustain electrode

14 : Z 서스테인 전극 16 : 상부 유전체14 Z sustain electrode 16 upper dielectric

18 : 보호막 20 : 하부기판18: protective film 20: lower substrate

22 : 어드레스전극 24 : 하부 유전체22: address electrode 24: lower dielectric

26 : 격벽 28 : 블랙매트릭스26: bulkhead 28: black matrix

30 : 형광체 32 : 셀30 phosphor 32 cell

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP 구동방법은 각각의 셀들이 두 개의 서스테인 전극들과 하나의 어드레스 전극으로 구성된 3전극 교류방식의 플라즈마 디스플레이 패널에서 디지털영상신호를 표시할 때 한 프레임을 다수개의 서브프레임으로 나누어 표시하며 하나 이상의 어드레스 전극들이 어드레싱 방전을 할 때 다른 어드레스 전극들은 서스테인 방전을 하는 각 서브프레임의 구동방법에 있어서, 벽전하를 생성하기 위한 라이팅 방전을 일으키는 단계와, 불요전하를 소거하기 위하여 상기 서스테인 전극들 중 어느 하나와 어드레스 전극 간에 인가된 전압에 의해 미소방전을 일으키는 단계와, 비디오 데이터를 표시하기 위한 어드레싱 방전을 일으키는 단계와, 방전을 유지하기 위한 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the PDP driving method according to the present invention uses one frame when displaying a digital video signal in a three-electrode alternating current plasma display panel having two sustain electrodes and one address electrode. In the driving method of each subframe in which the display is divided into a plurality of subframes and one or more address electrodes perform addressing discharges, the method of driving each subframe in which the sustain discharges are generated comprises: generating a lighting discharge to generate wall charges, and an uncharged charge. Generating a micro discharge by a voltage applied between any one of the sustain electrodes and an address electrode for erasing, generating an addressing discharge for displaying video data, and generating a sustain discharge for maintaining the discharge. To include And a gong.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

도 5는 본 발명에 따른 PDP 구동방법에 의한 구동파형을 도시한 것으로서, PDP가 서브프레임 구동방식으로 구동되는 경우 첫번째 서브프레임 동안 Y 및 Z 서스테인 전극라인(Y, Z)과 어드레스 전극라인(X)에 공급되는 펄스파형이 도시되어 있다.FIG. 5 illustrates driving waveforms according to the PDP driving method according to the present invention. When the PDP is driven by a subframe driving method, the Y and Z sustain electrode lines Y and Z and the address electrode lines X during the first subframe are shown. The pulse waveform supplied to is shown.

도 6은 본 발명에 따른 PDP 구동방법에 의한 셀 내의 방전 현상을 나타낸 것이다. 이하, 도 5 및 도 6을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.6 illustrates a discharge phenomenon in a cell by the PDP driving method according to the present invention. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5 and 6.

도 5에 있어서, (a)는 어드레스 전극라인(X)에 공급되는 펄스파형을 나타내고, (b)와 (c)는 첫번째 Y 및 Z 서스테인 전극라인(Y1, Z1) 각각에 공급되는 펄스 파형을, (d)와 (e)는 n번째 Y 및 Z 서스테인 전극라인(Yn, Zn) 각각에 공급되는 펄스 파형을 나타낸다. 또한, Y 및 Z 서스테인 전극라인(Y, Z)에 인가되는 공급전압을 3단계로 변화시키므로써 에너지 회수(Energy Recovery)의 효과를 얻을 수 있게 된다.In FIG. 5, (a) shows the pulse waveform supplied to the address electrode line X, and (b) and (c) shows the pulse waveform supplied to each of the first Y and Z sustain electrode lines Y1 and Z1. , (d) and (e) show pulse waveforms supplied to each of the nth Y and Z sustain electrode lines Yn and Zn. In addition, by changing the supply voltage applied to the Y and Z sustain electrode lines (Y, Z) in three steps, the effect of energy recovery can be obtained.

본 발명에서는 종래의 소거구간을 라이팅 구간과 소거구간으로 구성하게 된다. 다시 말하여, 본 발명에서는 소거구간전에 전셀에 벽전하를 균일하게 생성시키기 위한 라이팅 구간을 포함하게 된다. 우선, 벽전하를 전화면에 균일하게 생성시키기 위하여 구동할 Y 서스테인 전극라인(Y1, Yn)과, Z 서스테인 전극라인(Z1, Zn)에 동시에 라이팅 전압펄스를 인가하여 라이팅방전을 일으킨다. 다시 말하여, 도 6의 (a)에 도시된 바와 같이 Y 서스테인 전극(12)에 영전위(0V)의 전압을 인가하고 동시에 Z 서스테인 전극라인(14)에 고전위(Vzw)의 전압을 인가하여 라이팅 방전을 일으킨다.In the present invention, the conventional erasing section is composed of a writing section and an erasing section. In other words, the present invention includes a writing section for uniformly generating wall charges in all cells before the erasing section. First, writing discharge is generated by simultaneously applying writing voltage pulses to the Y sustain electrode lines Y1 and Yn to be driven and the Z sustain electrode lines Z1 and Zn to generate wall charges uniformly across the entire surface. In other words, as shown in FIG. 6A, a voltage of zero potential (0 V) is applied to the Y sustain electrode 12 and a voltage of high potential Vzw is applied to the Z sustain electrode line 14 at the same time. To cause a lighting discharge.

이어서, 어드레스 전극(X)과 Z 서스테인 전극라인(Z1, Zn)에 사이에 낮은 소거 전압(Ve)를 인가하여 미소방전, 즉 소거방전을 일으켜 불요전하는 없애고 다음의 어드레싱 방전에 사용할 벽전하만을 남겨 놓는다. 다시 말하여, 도 6의 (b)에 도시된 바와 같이 어드레스 전극(22)에 소거전압(Vaw)를 인가하고, Z 서스테인 전극(14)에는 기저전압(GND)을, Y 서스테인 전극(12)에는 중간레벨(Vm)의 전압을 인가하여 미소방전을 일으켜 불요전하는 없애고 어드레싱 방전에 이용될 벽전하만이 잔류하도록 한다. 여기서, 이 잔류벽전하는 서스테인 전압에 의해 방전을 일으키기 않는 레벨이어야 한다.Subsequently, a low erase voltage Ve is applied between the address electrode X and the Z sustain electrode lines Z1 and Zn to cause a micro discharge, that is, an erase discharge, thereby eliminating unnecessary charges and leaving only the wall charges to be used for the next addressing discharge. Release. In other words, as shown in FIG. 6B, the erase voltage Vaw is applied to the address electrode 22, the ground voltage GND is applied to the Z sustain electrode 14, and the Y sustain electrode 12 is applied to the Z sustain electrode 14. In this case, a voltage of an intermediate level (Vm) is applied to cause microdischarge to eliminate unnecessary charges, so that only wall charges to be used for addressing discharges remain. Here, this residual wall charge should be at a level that does not cause discharge due to the sustain voltage.

그 다음, 어드레스 전극라인(X)에 기저전압(GND)을 갖는 데이터 펄스를 인가하고 이 데이터 펄스와 동기화가 된 라이팅전압 펄스(Vyw)를 Y 서스테인 전극라인(Y1, Yn)에 인가하여 해당 로오라인에서 순차적인 어드레싱 방전이 일으킴으로써 점등할 셀에 서스테인방전을 일으킬 수 있는 벽전하를 형성하게 된다. 다시 말하여, 도 6의 (c)에 도시된 바와 같이 어드레스 전극(22)에 기저전압(GND)을 인가하고 Y 서스테인 전극(12)에는 종래보다 낮은 라이팅 전압(Vyw)을, Z 서스테인 전극(22)에 기저전압(GND)을 인가하여 어드레스 방전을 일으킴으로써 점등할 셀에 벽전하를 형성하게 된다. 이때, 잔류 벽전하가 Y 서스테인 전극(12)과 어드레스 전극(22) 사이에 인가된 전압에 더해져 사용되므로 훨씬 낮은 구동전압으로 방전을 일으킬 수 있을 뿐만 아니라 펄스폭도 짧게 할 수 있어 고속 구동에도 유리하다. 또한, 비디오 데이터를 기저전압(GND)으로 인가하고 비디오 데이터가 없는 부분에서는 양의 전압(Vaw)을 인가함으로써 어드레스 방전을 쉽게 일으켜 점등할 셀에 많은 벽전하를 형성하게 된다.Next, a data pulse having a ground voltage GND is applied to the address electrode line X, and a writing voltage pulse Vyw synchronized with the data pulse is applied to the Y sustain electrode lines Y1 and Yn to apply the data pulse. Sequential addressing discharges in the line create wall charges that can cause sustain discharge in the cells to be lit. In other words, as shown in FIG. 6C, the ground voltage GND is applied to the address electrode 22, and the writing voltage Vyw lower than the conventional one is applied to the Y sustain electrode 12, and the Z sustain electrode ( 22, the base voltage GND is applied to cause address discharge, thereby forming wall charges in the cells to be lit. At this time, since the residual wall charge is used in addition to the voltage applied between the Y sustain electrode 12 and the address electrode 22, not only the discharge can be generated at a much lower driving voltage but also the pulse width can be shortened, which is advantageous for high speed driving. . In addition, by applying video data to the base voltage GND and applying a positive voltage Vaw in a portion where there is no video data, address discharge is easily caused to form a large number of wall charges in a cell to be lit.

그리고, 어드레싱 방전에 의해 형성된 벽전하와 Y 서스테인 전극라인(Y1, Yn)과 Z 서스테인 전극라인(Z1, Zn)에 서로 상반되게 인가되는 서스테인 펄스로 발생된 전계에 의해 다른 서브프레임의 라이팅 펄스가 인가될 때 까지 서스테인 방전을 유지하게 된다. 다시 말하여, 도 6의 (d)에 도시된 바와 같이 Z 서스테인 전극(14)에 공통전압(Vs)을 인가하고, Y 서스테인 전극(12) 및 어드레스 전극(22)에는 기전전압(GND)을 인가함으로써 상기 어드레스 방전에 의해 형성된 벽전하가 가산되어 발생된 전계에 의해 서스테인 방전이 발생하게 된다. 계속해서 Y 서스테인 전극(12)과 Z 서스테인 전극(14)에 교번적으로 인가되는 서스테인 전압(Vs)에 의해 이 서스테인 방전이 일정시간동안 유지되어 원하는 화상을 표시하게 된다.Then, the writing pulse of another subframe is generated by the wall charge formed by the addressing discharge and the electric field generated by the sustain pulse applied to the Y sustain electrode lines (Y1, Yn) and the Z sustain electrode lines (Z1, Zn) opposite to each other. The sustain discharge is maintained until it is applied. In other words, as shown in FIG. 6D, the common voltage Vs is applied to the Z sustain electrode 14, and the electromotive voltage GND is applied to the Y sustain electrode 12 and the address electrode 22. When applied, the sustain discharge is generated by the electric field generated by the addition of the wall charges formed by the address discharge. Subsequently, this sustain discharge is maintained for a predetermined time by the sustain voltage Vs alternately applied to the Y sustain electrode 12 and the Z sustain electrode 14 to display a desired image.

여기서, 어드레스 전극(22)에 서스테인 구간과 라이팅 구간에서는 일정전압을 인가하는 경우 방전의 크기와 서스테인 전압, 라이팅 전압 등을 변경함으로써 불필요한 방전을 억제할 수 있게 된다. 이에 따라, 대향방전에 의한 이온의 스퍼터링 현상으로부터 형광체 및 어드레스 전극의 수명을 증가시킬 수 있게 된다.Here, when a constant voltage is applied to the address electrode 22 in the sustain period and the writing period, unnecessary discharge can be suppressed by changing the magnitude of the discharge, the sustain voltage, the writing voltage, and the like. Accordingly, it is possible to increase the lifespan of the phosphor and the address electrode from the sputtering of ions due to the opposite discharge.

또한, 상기 벽전하를 형성하기 위한 라이팅 방전을 매 서브프레임마다 일으키지 않고 한 프레임당 최초의 서브프레임에서만 발생하도록 하거나, 한 프레임당 n개의 서브프레임에서만 발생하도록 하여도 다음의 어드레싱 전압을 낮출 수 있게 된다.In addition, it is possible to lower the next addressing voltage even when the lighting discharge for forming the wall charge is generated only in the first subframe per frame or in only n subframes per frame without generating every subframe. do.

상술한 바와 같이, 본 발명에 따른 PDP 구동방법에 의하면, 서브프레임 방식으로 구동되는 경우 각 서브프레임에서 라이팅 구간에서 벽전하를 균일하게 형성하고 미소방전으로 불요 벽전하는 소거함으로써 다음의 어드레싱 구동전압을 낮출 수 있을 뿐만 아니라 펄스폭을 짧게하여 고속방전을 일으킬 수 있다. 이에 따라, 방전의 불균일성을 해소하여 전화면에 안정적인 화상을 표시할 수 있다. 또한, 불필요한 방전을 억제함으로써 컨트래스트를 향상시킬 수 있을 뿐만 아니라 가스이온의 스퍼터링에 의한 형광체 및 어드레스 전극의 수명저하를 방지할 수 있다.As described above, according to the PDP driving method according to the present invention, when driven in the sub-frame method, the wall address is uniformly formed in the lighting section in each subframe and the unnecessary addressing is eliminated by the micro discharge. Not only can it be lowered, but also the pulse width can be shortened to cause high-speed discharge. As a result, the unevenness of the discharge can be eliminated and a stable image can be displayed on the full screen. In addition, by suppressing unnecessary discharge, not only can the contrast be improved, but also the lifetime degradation of the phosphor and the address electrode due to the sputtering of gas ions can be prevented.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (4)

각각의 셀들이 두 개의 서스테인 전극들과 하나의 어드레스 전극으로 구성된 3전극 교류방식의 플라즈마 디스플레이 패널에서 디지털영상신호를 표시할 때 한 프레임을 다수개의 서브프레임으로 나누어 표시하며 하나 이상의 어드레스 전극들이 어드레싱 방전을 할 때 다른 어드레스 전극들은 서스테인 방전을 하는 각 서브프레임의 구동방법에 있어서,When a digital image signal is displayed in a three-electrode plasma display panel having two sustain electrodes and one address electrode, the cells are divided into a plurality of subframes and one or more address electrodes are addressed and discharged. In the driving method of each subframe in which the other address electrodes perform sustain discharge, 벽전하를 생성하기 위한 라이팅 방전을 일으키는 단계와,Causing a lighting discharge to generate wall charges, 불요전하를 소거하기 위하여 상기 서스테인 전극들 중 어느 하나와 어드레스 전극 간에 인가된 전압에 의해 미소방전을 일으키는 단계와,Generating a micro discharge by a voltage applied between any one of the sustain electrodes and an address electrode to eliminate unwanted charges; 비디오 데이터를 표시하기 위한 어드레싱 방전을 일으키는 단계와,Causing an addressing discharge for displaying video data, 방전을 유지하기 위한 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.And generating a sustain discharge for maintaining the discharge. 제 1 항에 있어서,The method of claim 1, 상기 라이팅 방전은 상기 두 서스테인 전극 간에 인가되는 전압에 의해 발생되는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.And the writing discharge is generated by a voltage applied between the two sustain electrodes. 제 1 항에 있어서,The method of claim 1, 상기 어드레싱 방전시 상기 어드레스 전극에는 비디오 데이터가 있는 경우 기저전압이 인가되고 비디오 데이터가 없는 경우 일정 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.And a base voltage is applied to the address electrode when there is video data and a constant voltage is applied to the address electrode when there is no video data. 제 1 항에 있어서,The method of claim 1, 상기 라이팅 방전과 서스테인 방전시 상기 어드레스 전극에 일정 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.And applying a predetermined voltage to the address electrode during the writing discharge and the sustain discharge.
KR1019980021815A 1998-06-11 1998-06-11 Method for driving a plasma display panel KR20000001516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021815A KR20000001516A (en) 1998-06-11 1998-06-11 Method for driving a plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021815A KR20000001516A (en) 1998-06-11 1998-06-11 Method for driving a plasma display panel

Publications (1)

Publication Number Publication Date
KR20000001516A true KR20000001516A (en) 2000-01-15

Family

ID=19539110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021815A KR20000001516A (en) 1998-06-11 1998-06-11 Method for driving a plasma display panel

Country Status (1)

Country Link
KR (1) KR20000001516A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438907B1 (en) * 2001-07-09 2004-07-03 엘지전자 주식회사 Driving Method of Plasma Display Panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438907B1 (en) * 2001-07-09 2004-07-03 엘지전자 주식회사 Driving Method of Plasma Display Panel

Similar Documents

Publication Publication Date Title
KR100450451B1 (en) How to operate AC type PDP
JPH11297211A (en) Ac discharge type plasma display panel and its driving method
US7129912B2 (en) Display device, and display panel driving method
US6456264B1 (en) Method of driving plasma display panel with automatic power control function
KR100639540B1 (en) Plasma display panel driving method, plasma display panel driver circuit, and plasma display device
JP4089759B2 (en) Driving method of AC type PDP
JP3787713B2 (en) Plasma display device
KR100374100B1 (en) Method of driving PDP
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
US20030038757A1 (en) Plasma display apparatus and driving method thereof
JP4914576B2 (en) Plasma display device and driving method used for the plasma display device
EP1262944B1 (en) Plasma display panel and driving method thereof
JP4240160B2 (en) AC type PDP driving method and plasma display device
KR20050035801A (en) Driving method for plasma display panel
KR100484113B1 (en) Method of driving a plasma display panel
KR100251154B1 (en) Ac plasma display apparatus and method for driving panel of the same
KR100267216B1 (en) apparatus for driving plasma display panel
KR100529955B1 (en) Driving method and driving circuit of three-electrode surface discharge plasma display panel
KR100285621B1 (en) Plasma Display Panel Driving Method
KR100251148B1 (en) Method for driving three electrodes surface discharge plasma display panel
KR20000001516A (en) Method for driving a plasma display panel
KR100477600B1 (en) Driving Method of Plasma Display Panel Using Selective Inversion Address Method
KR100296009B1 (en) Driving Method of Plasma Display Panel
KR100488158B1 (en) Method of driving plasma display panel
KR20000001515A (en) Method of driving a plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application